KR100938094B1

KR100938094B1 - 반도체 메모리 소자 및 이의 소거 방법

Info

Publication number: KR100938094B1
Application number: KR1020080023837A
Authority: KR
Inventors: 원삼규; 차재원; 강인호; 백광호
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-03-14
Filing date: 2008-03-14
Publication date: 2010-01-21
Also published as: US20090231919A1; US8218368B2; US7787299B2; KR20090098437A; US20100322004A1

Abstract

본 발명은 반도체 메모리 소자 및 이의 소거 방법에 관한 것으로, 다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 어레이와, 글로벌 워드라인과 상기 메모리 셀 어레이의 워드라인을 스위칭하는 블럭 스위치와, 상기 블럭 스위치를 제어하는 블럭 디코더, 및 상기 메모리 셀 어레이의 P웰에 차지된 소거 전압을 이용하여 상기 블럭 디코더의 공급 전압으로 활용하는 리사이클 스위치를 포함한다.

소거, 차지, 리사이클, 웰(well)

Description

반도체 메모리 소자 및 이의 소거 방법{Semiconductor memory device ans method for erase of the same}

본 발명은 반도체 메모리 소자 및 이의 소거 방법에 관한 것으로, 전력 소모를 감소시킬 수 있는 반도체 메모리 소자 및 이의 소거 방법에 관한 것이다.

일반적으로 플래시 메모리 장치는 소량의 정보를 고속으로 저장하는데 주로 사용되는 노아(NOR) 타입과 대량의 정보를 저장하는데 주로 사용되는 낸드(NAND) 타입으로 구분된다. 또, 플래시 메모리 장치는 리드(read) 동작, 프로그램 동작 및 소거(erase) 동작을 수행한다. 특히, 낸드 타입 플래시 메모리 장치의 프로그램 동작 및 소거 동작은 메모리 셀의 P-웰(well)과 플로팅 게이트 사이의 절연 막에서 일어나는 FN 터널링(Fowler-Nordheim tunneling)에 의해 실행된다. 즉, 상기 FN 터널링에 의해 메모리 셀의 플로팅 게이트에 전자가 주입됨으로써, 플래시 메모리 장치의 프로그램 동작이 이루어진다. 상기 프로그램 동작에서는, 메모리 셀 블록에 포함되는 복수의 메모리 셀들 중 선택된 셀들만이 프로그램된다. 또, 플래시 메모리 장치의 소거 동작은 상기 FN 터널링에 의해 메모리 셀의 플로팅 게이트에 존재 하는 전자가 P-웰에 방출됨으로써 실행된다. 상기 소거 동작에서는, 메모리 셀 블록에 포함되는 전체 메모리 셀들에 저장된 데이터들이 동시에 소거된다. 즉, 상기 소거 동작은 메모리 셀 블록 단위로 실행된다.

도 1은 일반적은 플래시 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.

도 1을 참조하면, 소거 모드가 시작되면 단위 섹터 또는 칩 내에서 균일한 소거 펄스 분포를 확보하기 위하여 셀을 전하저장 상태로 만드는 프리 프로그램(11)을 실시한다. 이 후, 선택된 메모리 셀 블럭의 P-웰(well)에 소거 전압을 인가하여 소거 동작(12)을 실시한다. 이 후, 검증 동작(13)을 실시하여 메모리 셀이 소거되었는지를 확인한다. 이때 모든 셀이 소거되면 이를 성공으로 판별하고, 그렇지 않을 경우 실패로 판별한다. 성공으로 판별되면, 소프트 프로그램(15)을 실시한다. 소프트 프로그램(15)은 소거 동작(12)으로 인하여 다수의 메모리 셀들의 문턱 전압분포가 산재해 있는 것을 문턱 전압 분포 폭을 좁혀주기 위해 실시한다.

본 발명이 이루고자 하는 기술적 과제는 반도체 메모리 소자의 소거 동작시 선택된 메모리 블럭의 P-웰에 인가되는 소거 전압의 차지를 후속 소프트 프로그램 동작시 재활용하여 고전압을 사용하는 소프트 프로그램 동작을 위한 고전압 펌프의 효율을 개선하여 메모리 소자의 차지를 절약하고, 소거 동작시 칩(chip)에 흐르는 소비 전류(ICC)를 감소시킬 수 있는 반도체 메모리 소자 및 이의 소거 방법을 제공하는 데 있다.

본 발명의 제1 실시 예에 따른 반도체 메모리 소자는 다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 어레이와, 글로벌 워드라인과 상기 메모리 셀 어레이의 워드라인을 스위칭하는 블럭 스위치와, 상기 블럭 스위치를 제어하는 블럭 디코더, 및 상기 메모리 셀 어레이의 P웰에 차지된 소거 전압을 이용하여 상기 블럭 디코더의 공급 전압으로 활용하는 리사이클 스위치를 포함한다.

상기 공급 전압은 상기 리사이클 스위치를 통해 1차 프리차지 된 후, 고전압 펌프를 통해 프리차지된 전압보다 높은 고전압으로 펌핑된다.

상기 블럭 디코더의 전원 공급 라인과 연결되고, 펌핑 동작으로 상기 전원 공급 라인을 고전압 레벨로 펌핑하는 고전압 펌프를 더 포함한다.

상기 리사이클 스위치는 상기 P웰과 상기 전원 공급 라인 사이에 연결되어 상기 고전압 펌프의 초기 펌핑 동작이 0V 보다 높은 전위에서 초기 펌핑 동작이 실시되도록 한다.

본 발명의 제1 실시 예에 따른 반도체 메모리 소자의 소거 방법은 상기 P웰에 상기 소거 전압을 인가하여 상기 메모리 셀 어레이를 소거시키는 단계와, 상기 P웰에 차지된 상기 소거 전압을 상기 리사이클 스위치를 통해 상기 블럭 디코더의 공급 전압으로 재활용하는 단계와, 상기 블럭 디코더에 의해 제어된 상기 블럭 스위치에 의해 메모리 셀 어레이의 워드라인과 글로벌 워드라인이 연결된 후 소거 검증 동작을 실시하는 단계를 포함한다.

상기 소거 검증 동작 이후, 상기 메모리 셀 어레이의 워드라인에 소프트 프로그램을 인가하여 소프트 프로그램 동작을 실시하는 단계를 더 포함한다.

본 발명의 제2 실시 예에 따른 반도체 메모리 소자는 다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 어레이와, 상기 메모리 셀 어레이의 워드라인과 선택 워드라인을 연결하거나, 상기 메모리 셀 어레이의 워드라인과 비선택 워드라인을 연결하는 글로벌 워드라인 스위치, 및 상기 메모리 셀 어레이의 P웰에 차지된 소거 전압을 이용하여 상기 선택 워드라인 또는 비선택 워드라인을 프리차지하는 리사이클 스위치를 포함한다.

본 발명의 제2 실시 예에 따른 반도체 메모리 소자의 소거 방법은 상기 P웰에 상기 소거 전압을 인가하여 상기 메모리 셀 어레이를 소거시키는 단계와, 상기 P웰에 차지된 상기 소거 전압을 상기 리사이클 스위치를 통해 상기 선택 워드라인 또는 비선택 워드라인의 인가 전압으로 재활용하는 단계, 및 상기 메모리 셀 어레이의 워드라인에 선택 워드라인 또는 비선택 워드라인을 연결하여 소거 검증 동작을 진행하는 단계를 포함한다.

본 발명의 실시 예에 따르면, 반도체 메모리 소자의 소거 동작시 선택된 메모리 블럭의 P-웰에 인가되는 소거 전압의 차지를 후속 소프트 프로그램 동작시 재활용하여 고전압을 사용하는 소프트 프로그램 동작을 위한 고전압 펌프의 효율을 개선하여 메모리 소자의 차지를 절약하고, 소거 동작시 칩(chip)에 흐르는 소비 전류(ICC)를 감소시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 2는 본 발명의 제1 실시 예에 따른 반도체 메모리 소자의 구성도이다.

도 2를 참조하면, 반도체 메모리 소자는 다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 블럭(100), 글로벌 워드라인(GWL<0:31>)과 글로벌 드레인 선택 라인(GDSL), 및 글로벌 소스 선택 라인(GSSL)을 메모리 셀 블럭(100)에 연결하는 블럭 스위치(150), 프리디코딩 신호들(XA, XB, XC, XD)에 응답하여 블럭 스위치(150)를 제어하는 블럭 디코더(140), 블럭 디코더(140)에 인가되는 블럭 선택 전압(VSW)을 생성하는 제1 고전압 펌프(130), 블럭 선택 전압(VSW)을 스위칭하여 블럭 디코더(140)에 인가되는 블럭 선택 노드(VBLC)로 전송하는 블럭 디코더 제어 스위치(131)를 포함한다. 고전압(Vpp)을 생성하는 제2 고전압 펌프(110), 소거 동작시 고전압(Vpp)을 스위칭하여 소거 전압(VERASE)으로 출력하는 소거 전압 스위치(111), 소거 전압(VERASE)을 메모리 셀 블럭(100)의 삼중 P웰(TPWELL)에 인가하는 P웰 스위치(112), 삼중 P웰(TPWELL)에 차지된 전하를 재활용하여 블럭 선택 노드(VBLC)로 전송하는 리사이클 스위치(120)을 포함한다. 고전압(Vpp)을 스위칭하여 선택 위드라인 전압(VSELWL)으로 출력하는 선택 위드라인 스위치(113), 패스 전압(Vpass)을 생성하는 패스 펌프(160), 패스 전압(Vpass)을 스위칭하여 비선택 위드라인 전압(VUNSELWL)으로 출력하는 비선택 위드라인 스위치(161), 선택 위드라인 전압(VSELWL)과 비선택 위드라인 전압(VUNSELWL)을 각각 스위칭하여 글로벌 위드라인(GWL<0:31>)에 인가하는 글로벌 위드라인 스위치(173), 글로벌 선택 라인 전압(VGSL)을 생성하는 글로벌 선택 펌프(170), 글로벌 선택 라인 전압(VGSL)을 스위칭하여 글로벌 드레인 선택 라인(GDSL), 및 글로벌 소스 선택 라인(GSSL)에 각각 인가하는 글로벌 드레인 선택 스위치(172), 및 글로벌 소스 선택 스위치(171)를 포함한다. 메모리 셀 블럭(100)의 이븐 및 오드 비트라인(BLe, BLo)과 연결되어 소거 검증 동작, 소프트 프로그램 검증, 및 소프트 소거 검증 동작을 실시하는 페이지 버퍼(180)를 포함한다.

도 3은 본 발명의 제1 실시 예에 따른 반도체 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 제1 실시 예 및 후술하는 제2 및 제3 실시예에 따른 반도체 메모리 소자의 신호 파형도이다.

도 2 내지 도 4를 참조하여 반도체 메모리 소자의 소거 방법을 설명하면 다음과 같다.

1) 소거 전압 인가(201)

제2 고전압 펌프(110)은 펌핑 동작을 실시하여 고전압(Vpp)을 생성한다. 소거 전압 스위치(111)은 고전압(Vpp)을 스위칭하여 소거 전압(VERASE)으로 출력한다. 이때 선택 워드라인 스위치(113), 및 비선택 워드라인 스위치(161)은 디스에이블된다. 글로벌 워드라인(GWL<0:3>)은 접지와 연결되어 디스차지된다. P웰 스위치(112)은 소거 전압(VERASE)을 스위칭하여 소거 동작을 실시하기 위해 선택된 메모리 셀 블럭(100)의 삼중 P웰(TPWELL)에 인가하여 소거 동작을 실시한다.

2) 차지 리사이클링(202)

P웰 스위치(112)가 디스에이블되어 삼중 P웰(TPWELL)에 인가되던 소거 전압(VERASE)이 차단된다. 이 후, 리사이클 스위치(120)가 인에이블 되어 삼중 P웰(TPWELL)에 인가되어 차지된 전하들을 이용하여 블럭 선택 노드(VBLC)를 프리차지한다. 일정 시간 후 리사이클 스위치(120)가 디스에이블된다. 이 후, 삼중 P웰(TPWELL)에 잔류하는 전하는 접지를 통해 방전된다.

3) 소거 검증 동작

제1 고전압 펌프(130)가 펌핑 동작을 실시하여 블럭 선택 전압(VSW)을 생성 하고, 글로벌 선택 펌프(170)가 펌핑 동작을 실시하여 글로벌 선택 라인 전압(VGSL)을 생성한다. 이때 블럭 디코더 제어 스위치(131)가 인에이블 되어 제1 고전압 펌프(130)의 출력 노드는 블럭 선택 노드(VBLC)와 연결된다. 이때 블럭 선택 노드(VBLC)는 삼중 P웰(TPWELL)에 인가되어 차지된 전하들을 이용하여 일절 레벨로 프리차지되어 있어 제1 고전압 펌프(130)는 그라운드 레벨(0V)에서 펌핑 동작을 실시하여 원하는 타겟 레벨(약 20V이상) 전압으로 도달하는 것보다 적은 펌핑 동작으로 타겟 레벨 전압으로 도달할 수 있다. 이로 인하여 소모 전력이 감소된다.

블럭 디코더(140)는 메모리 셀 블럭(100)을 선택하기 위한 프리 디코딩 신호들(XA, XB, XC, XD)에 응답하여 타겟 레벨 전압을 블럭 스위치(150)으로 출력한다. 블럭 스위치(150)은 인에이블 되어 글로벌 위드라인(GWL<0:31>), 글로벌 드레인 선택 라인(GDSL), 및 글로벌 소스 선택 라인(GSSL)을 메모리 셀 블럭(100)에 연결한다. 이때, 글로벌 위드라인(GWL<0:31>)은 0V의 소거 검증 전압이 인가되고, 글로벌 드레인 선택 라인(GDSL), 및 글로벌 소스 선택 라인(GSSL)에는 하이 레벨(Vcc 레벨)의 전압이 인가된다.

4) 판별(204)

메모리 셀 블럭(100)의 이븐 및 오드 비트라인(BLe, BLo)에 연결된 페이지 버퍼를 이용하여 메모리 셀 블럭(100)이 정상적으로 소거되었는지 판단한다. 이때 일정 수 이상의 메모리 셀이 소거 되지 않았을 경우 소거 동작 페일로 판별하여 소거 페일 플래그(205)를 생성한다.

5) 소프트 프로그램(206)

메모리 셀 들의 문턴 전압 분포 폭을 제어하기 위해 소프트 프로그램 동작을 실시한다. 이때, 제2 고전압 펌프(110)에서 소프트 프로그램을 위한 소프트 프로그램 전압을 생성하여 출력하고 이를 선택 워드라인 스위치(113)와 글로벌 워드라인 스위치(173)를 통해 글로벌 위드라인(GWL<0:31>)에 인가한다.

6) 소프트 프로그램 검증(207)

소프트 프로그램 검증 전압을 글로벌 위드라인(GWL<0:31>)에 인가한 후 문턱 전압 분포를 측정한다.

7) 판별(208)

메모리 셀 블럭(100)의 메모리 셀들 중 하나 이상의 문턱 전압이 OV 보다 높을 경우 패스로 판별하고, 모든 문턱 전압이 OV 보다 낮을 경우, 소프트 프로그램 전압을 증가시켜 상기 소프트 프로그램(206) 단계를 재 실시한다.(209)

8) 소프트 소거 검증(209)

소프트 소거 검증 동작을 실시하여 메모리 셀 블럭(100)의 메모리 셀의 문턱 전압 분포가 타겟 전압보다 높으면 패스로 판별하고, 낮을 경우 소거 페일 플래그(205)를 생성한다.

도 5는 본 발명의 제2 실시 예에 따른 반도체 메모리 소자의 구성도이다.

도 5를 참조하면, 반도체 메모리 소자는 도 2에 도시된 반도체 메모리 소자의 구성과 유사하며, 리사이클 스위치(120)가 삼중 P웰(TPWELL)에 차지된 전하를 재활용하여 선택 위드라인(VSELWL)로 전송하도록 연결되어 있다.

상술한 제2 실시 예에 따른 반도체 메모리 소자의 소거 동작은 제1 실시 예에 따른 반도체 메모리 소자의 소거 동작과 유사하며, 차지 리사이클링(202) 동작은 다음과 같다.

P웰 스위치(112)가 디스에이블되어 삼중 P웰(TPWELL)에 인가되던 소거 전압(VERASE)이 차단된 후, 리사이클 스위치(120)가 인에이블 되어 삼중 P웰(TPWELL)에 인가되어 차지된 전하들을 이용하여 선택 위드라인(VSELWL)을 프리차지한다. 일정 시간 후 리사이클 스위치(120)가 디스에이블된다. 이 후, 삼중 P웰(TPWELL)에 잔류하는 전하는 접지를 통해 방전된다.

이로 인하여 후속, 소거 검증 동작시 선택 위드라인(VSELWL)을 용이하게 프리차지 할 수 있어 전력 소모 및 속도를 개선할 수 있다.

도 6은 본 발명의 제3 실시 예에 따른 반도체 메모리 소자의 구성도이다.

도 6을 참조하면, 반도체 메모리 소자는 도 2에 도시된 반도체 메모리 소자의 구성과 유사하며, 리사이클 스위치(120)가 삼중 P웰(TPWELL)에 차지된 전하를 재활용하여 비선택 위드라인(VUNSELWL)로 전송하도록 연결되어 있다.

상술한 제3 실시 예에 따른 반도체 메모리 소자의 소거 동작은 제1 실시 예에 따른 반도체 메모리 소자의 소거 동작과 유사하며, 차지 리사이클링(202) 동작은 다음과 같다.

P웰 스위치(112)가 디스에이블되어 삼중 P웰(TPWELL)에 인가되던 소거 전압(VERASE)이 차단된 후, 리사이클 스위치(120)가 인에이블 되어 삼중 P웰(TPWELL) 에 인가되어 차지된 전하들을 이용하여 비선택 위드라인(VUNSELWL)을 프리차지한다. 일정 시간 후 리사이클 스위치(120)가 디스에이블된다. 이 후, 삼중 P웰(TPWELL)에 잔류하는 전하는 접지를 통해 방전된다.

이로 인하여 후속 동작시 비선택 위드라인(VUNSELWL)을 용이하게 프리차지 할 수 있어 전력 소모 및 속도를 개선할 수 있다.

도 3은 본 발명의 제1 실시 예에 따른 반도체 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 제1 내지 제3 실시 예에 따른 반도체 메모리 소자의 신호 파형도이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 구성도이다.

도 6은 본 발명의 제3 실시예에 따른 반도체 메모리 소자의 구성도이다.

삭제

<도면의 주요 부분에 대한 부호 설명>

100 : 메모리 셀 어레이 110 : 제2 고전압 펌프

111 : 소거 전압 스위치 112 : P웰 스위치

113 : 선택 워드라인 스위치 120 : 리사이클 스위치

130 : 제1 고전압 펌프 131 : 블럭 디코더 제어 스위치

140 : 블럭 디코더 150 : 블럭 스위치

160 : 패스 펌프 161 : 비선택 워드라인 스위치

170 : 글로벌 선택 펌프 171 : 글로벌 드레인 선택 스위치

172 : 글로벌 소스 선택 스위치 173 : 글로벌 워드라인 스위치

Claims

다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 어레이;

글로벌 워드라인과 상기 메모리 셀 어레이의 워드라인을 스위칭하는 블럭 스위치;

상기 블럭 스위치를 제어하는 블럭 디코더; 및

상기 메모리 셀 어레이의 P웰에 차지된 소거 전압을 이용하여 상기 블럭 디코더의 공급 전압으로 활용하는 리사이클 스위치를 포함하는 반도체 메모리 소자.
제 1 항에 있어서,

상기 공급 전압은 상기 리사이클 스위치를 통해 1차 프리차지 된 후, 고전압 펌프를 통해 프리차지된 전압보다 높은 고전압으로 펌핑되는 반도체 메모리 소자.
제 1 항에 있어서,

상기 블럭 디코더의 전원 공급 라인과 연결되고, 펌핑 동작으로 상기 전원 공급 라인을 고전압 레벨로 펌핑하는 고전압 펌프를 더 포함하는 반도체 메모리 소자.
제 3 항에 있어서,

상기 리사이클 스위치는 상기 P웰과 상기 전원 공급 라인 사이에 연결되어 상기 고전압 펌프의 초기 펌핑 동작이 0V 보다 높은 전위에서 초기 펌핑 동작이 실시되도록 하는 반도체 메모리 소자.
다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 어레이;

상기 메모리 셀 어레이의 워드라인과 선택 워드라인을 연결하거나, 상기 메모리 셀 어레이의 워드라인과 비선택 워드라인을 연결하는 글로벌 워드라인 스위치; 및

상기 메모리 셀 어레이의 P웰에 차지된 소거 전압을 이용하여 상기 선택 워드라인 또는 비선택 워드라인을 프리차지하는 리사이클 스위치를 포함하는 반도체 메모리 소자.
제 5 항에 있어서,

상기 선택 워드라인 및 상기 비선택 워드라인에 각각 연결되어 상기 선택 워드라인 및 상기 비선택 워드라인에 출력 전압을 인가하는 고전압 펌프들을 더 포함하는 반도체 메모리 소자.
제 6 항에 있어서,

상기 리사이클 스위치는 상기 P웰과 상기 선택 워드라인 또는 비선택 워드라인 사이에 연결되어 상기 고전압 펌프들의 초기 펌핑 동작이 0V 보다 높은 전위에서 초기 펌핑 동작이 실시되도록 하는 반도체 메모리 소자.
다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 어레이;

글로벌 워드라인과 상기 메모리 셀 어레이의 워드라인을 스위칭하는 블럭 스위치;

상기 블럭 스위치를 제어하는 블럭 디코더; 및

상기 메모리 셀 어레이의 P웰에 차지된 소거 전압을 이용하여 상기 블럭 디코더의 공급 전압으로 활용하는 리사이클 스위치를 포함하는 반도체 메모리 소자의 소거 방법에 있어서,

상기 P웰에 상기 소거 전압을 인가하여 상기 메모리 셀 어레이를 소거시키는 단계;

상기 P웰에 차지된 상기 소거 전압을 상기 리사이클 스위치를 통해 상기 블럭 디코더의 공급 전압으로 재활용하는 단계;

상기 블럭 디코더에 의해 제어된 상기 블럭 스위치에 의해 메모리 셀 어레이 의 워드라인과 글로벌 워드라인이 연결된 후 소거 검증 동작을 실시하는 단계를 포함하는 반도체 메모리 소자의 소거 방법.
제 8 항에 있어서,

상기 소거 검증 동작 이후, 상기 메모리 셀 어레이의 워드라인에 소프트 프로그램 전압을 인가하여 소프트 프로그램 동작을 실시하는 단계를 더 포함하는 반도체 메모리 소자의 소거 방법.
다수의 메모리 셀이 스트링 구조로 연결된 메모리 셀 어레이;

상기 메모리 셀 어레이의 워드라인과 선택 워드라인을 연결하거나, 상기 메모리 셀 어레이의 워드라인과 비선택 워드라인을 연결하는 글로벌 워드라인 스위치; 및

상기 메모리 셀 어레이의 P웰에 차지된 소거 전압을 이용하여 상기 선택 워드라인 또는 비선택 워드라인을 프리차지하는 리사이클 스위치를 포함하는 반도체 메모리 소자의 소거 방법에 있어서,

상기 P웰에 상기 소거 전압을 인가하여 상기 메모리 셀 어레이를 소거시키는 단계;

상기 P웰에 차지된 상기 소거 전압을 상기 리사이클 스위치를 통해 상기 선 택 워드라인 또는 비선택 워드라인의 인가 전압으로 재활용하는 단계; 및

상기 메모리 셀 어레이의 워드라인에 선택 워드라인 또는 비선택 워드라인을 연결하여 소거 검증 동작을 진행하는 단계를 포함하는 반도체 메모리 소자의 소거 방법.