Nothing Special   »   [go: up one dir, main page]

KR100887475B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100887475B1
KR100887475B1 KR1020070019127A KR20070019127A KR100887475B1 KR 100887475 B1 KR100887475 B1 KR 100887475B1 KR 1020070019127 A KR1020070019127 A KR 1020070019127A KR 20070019127 A KR20070019127 A KR 20070019127A KR 100887475 B1 KR100887475 B1 KR 100887475B1
Authority
KR
South Korea
Prior art keywords
thin film
film structure
multilayer thin
semiconductor chip
package
Prior art date
Application number
KR1020070019127A
Other languages
English (en)
Other versions
KR20080079074A (ko
Inventor
정기조
강인수
김종헌
백승대
Original Assignee
주식회사 네패스
네패스 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스, 네패스 피티이 리미티드 filed Critical 주식회사 네패스
Priority to KR1020070019127A priority Critical patent/KR100887475B1/ko
Priority to TW096150602A priority patent/TWI384593B/zh
Priority to JP2008011047A priority patent/JP2008211187A/ja
Priority to US12/023,761 priority patent/US7952210B2/en
Publication of KR20080079074A publication Critical patent/KR20080079074A/ko
Application granted granted Critical
Publication of KR100887475B1 publication Critical patent/KR100887475B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

복수의 유전체층과 적어도 하나 이상의 재배선층을 포함하는 다층 박막 구조물과, 상기 다층 박막 구조물의 일면에 배치되어 상기 재배선층과 전기적으로 접속되는 반도체 칩과, 상기 다층 박막 구조물의 다른 일면에 형성된 솔더 범프를 포함하는 반도체 패키지를 제공한다. 상기 다층 박막 구조물은 반도체 패키지의 기판으로서 기능하며 별도의 기판 없이 경박단소한 BGA 패키지를 구현할 수 있다. 웨이퍼레벨 또는 캐리어레벨에서 복수의 패키지를 동시에 형성할 수 있으므로 공정이 단순하면서도 대량 생산에 유리하다. 반도체 칩을 웨이퍼레벨에서 형성한 후 테스트를 거쳐 동작 특성이 우수한 반도체 칩만을 선별적으로 다층 박막 구조물에 접합시킴으로써 불량률이 최대한 감소한 우수한 패키지 제품을 제공할 수 있다. 본 발명에 따른 경박단소한 BGA 패키지는 통신기기, 디스플레이, 기타 각종 전자기기의 소형화 및 슬림화를 가능하게 하며 적용되는 제품의 경쟁력 제고에 기여할 수 있다.
BGA 패키지, 웨이퍼레벨, 캐리어레벨, 경박단소, 적층

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND FABRICATION METHOD THEREOF}
도 1은 기존의 BGA 패키지 구조를 보인 단면도.
도 2는 본 발명의 일실시예에 따른 반도체 패키지 구조를 보인 단면도.
도 3은 본 발명에 따른 적층형 반도체 패키지 구조를 보인 단면도.
도 4는 본 발명에 따른 또 다른 적층형 반도체 패키지 구조를 보인 단면도.
도 5 내지 9는 본 발명의 일실시예에 따른 웨이퍼레벨 또는 캐리어레벨 다층 박막 구조물의 제조 공정을 보인 단면도.
도 10 내지 13은 본 발명의 일실시예에 따른 웨이퍼레벨 반도체 칩 제조 공정을 보인 단면도.
도 14 내지 20은 본 발명의 일실시예에 따른 반도체 패키지 제조 공정을 보인 단면도.
도 21은 본 발명의 다른 실시예에 따른 반도체 패키지 구조를 보인 단면도.
도 22는 본 발명의 또 다른 실시예에 따른 반도체 패키지 구조를 보인 단면도.
도 23은 본 발명의 또 다른 실시예에 따른 반도체 패키지 구조를 보인 단면도.
도 24 내지 31은 본 발명의 다른 실시예에 따른 반도체 패키지 제조 공정을 보인 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100:BGA 패키지 110:다층 박막 구조물
112:접합층 113:하부 금속층
114:전극 패드 115:제1유전층
116:재배선층 117:제2유전층
120:도전성 범프 125:솔더 범프
130:반도체 칩 131:전극 패드
132:제1유전층 133:하부 금속층
134:재배선층 135:제2유전층
140:몰딩부
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 구체적으로는 패키지용 기판을 사용하지 않고 다층 박막 구조물에 반도체 칩을 직접 접합한 경박단소한 반도체 패키지 및 웨이퍼레벨 또는 캐리어레벨 제조방법을 제안한다.
반도체 장치는 하나의 기판에 다수의 전기적 디바이스가 집적되어 다양한 동 작을 구현할 수 있다. 이를 위하여 여러가지 첨단 제조 기법이 이용되고 있으며, 제조되는 장치 내의 각 소자들은 더욱 미세 치수의 부품으로 소형화되고 있는 추세에 있다.
최근에는 반도체 장치의 패키지 기술을 발전시켜 고집적화 및 고용량화된 반도체 시스템을 제안하고 있다. 반도체 패키지 기술은 그 동안 와이어 본딩에서 칩스케일을 구현할 수 있는 플립칩 범핑 기술로의 변화되며, 시장의 요구에 부응하고 있다.
도 1은 기존의 BGA(ball grid array) 패키지(10) 구조의 일례를 도시한 단면도이다. 개별 반도체 칩(14)이 패키지용 기판(12)의 일면에 접착층(20) 매개로 접합되어 있고, 반도체 칩의 일부분과 기판의 일부분이 와이어(16)에 의하여 전기적으로 접속되어 있다. 기판의 하면에는 다수의 솔더 범프(18)가 형성되며 기판 상면에는 반도체 칩 및 와이어를 덮도록 보호 몰딩(30)이 형성된다.
이와 같이 종래에는 반도체 칩의 패키지를 위하여 소정 두께의 기판이 필요하였다. 반도체 칩의 동작시 기판 상면의 와이어로부터 기판 하면의 솔더 범프에 이르는 전기적인 배선을 통하여 신호가 전달된다. 그런데 최근 반도체 장치의 발전에 따라 반도체 장치의 동작 속도가 크게 증가하면서, 패키지 내의 배선 길이가 길게 되면 고속 동작시 또는 대용량 신호 처리시 신호의 지연이나 왜곡이 심하게 되어 각종 응용기기에 부합되는 요구 사항을 만족시키지 못하는 문제가 있다.
또한, 소정 두께의 기판이 패키지에 요구됨으로써 전체적인 패키지의 크기 및 두께를 줄이는데 한계가 있고, 이러한 결과로 통신기기나 전자 장치의 소형화 내지 슬림화에 걸림돌이 되고 있다.
뿐만 아니라, 각종 적층형 패키지 또는 시스템 패키지 구현에 있어서도 기존의 BGA 패키지 기술은 한계를 안고 있으며, 대량 생산에 효과적이지 못하다.
따라서, 본 발명의 목적은 두께가 극히 얇으며 구조가 심플한 새로운 BGA 패키지를 제공하는 것이다.
또한, 본 발명의 다른 목적은 전기적 배선 길이가 짧아 고속 동작에 유리한 BGA 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 적층이 용이하고 표면 실장이 가능한 BGA 패키지를 제공하는 것이다.
뿐만 아니라, 본 발명의 또 다른 목적은 대량 생산이 유리하고 공정이 단순하면서도 불량률을 현저히 감소시킨 BGA 패키지 제조 방법을 제공하는 것이다.
기타, 본 발명의 다른 목적 및 특징은 후술하는 상세한 설명에서 더욱 구체적으로 제시될 것이다.
상기 목적을 달성하기 위하여, 본 발명은 복수의 유전체층과 적어도 하나 이상의 재배선층을 포함하는 다층 박막 구조물과, 상기 다층 박막 구조물의 일면에 배치되어 상기 재배선층과 전기적으로 접속되는 반도체 칩과, 상기 다층 박막 구조물의 다른 일면에 형성된 솔더 범프를 포함하는 반도체 패키지를 제공한다.
상기 반도체 칩은 하나 이상의 재배선층을 포함할 수도 있고, 재배선층 없이 상기 다층 박막 구조물에 접합될 수도 있다. 상기 반도체 칩은 다층 박막 구조물과 범프 또는 와이어에 의하여 전기적으로 접속될 수 있으며, 둘 이상의 반도체 칩이 적층된 채로 다층 박막 구조물의 일면에 배치될 수도 있다. 복수의 반도체 칩이 다층 박막 구조물에 배치되는 경우 하나의 반도체 칩은 다층 박막 구조물과 범프에 의하여 전기적으로 접속되고 다른 반도체 칩은 다층 박막 구조물과 와이어에 의하여 전기적으로 접속되는 구조로 형성할 수 있다.
상기 다층 박막 구조물의 일면에 상기 반도체 칩의 측방향으로 형성된 몰딩부를 더 포함한다. 상기 몰딩부는 반도체 칩의 상면 이하로 형성되어 반도체 패키지의 전체 두께를 최소화할 수 있다.
본 발명에 따른 다층 박막 구조물은 반도체 패키지의 기판으로 사용되어 플립칩 패키지를 구현할 수 있다. 웨이퍼레벨 또는 캐리어(carrier)레벨에서 복수의 패키지를 동시에 형성할 수 있으므로 공정이 단순하면서도 대량 생산에 유리하다.
또한, 상기 다층 박막 구조물은 내부에 박막 수동 소자가 매립되어 있는 부가적인 기능을 수행할 수도 있다. 상기 박막 수동 소자는 예를 들어 커패시터, 인덕터, 저항 중의 적어도 하나를 포함할 수 있다.
상기 다층 박막 구조물의 재배선층과 솔더 범프 사이에는 적어도 하나의 금속층이 형성될 수 있으며, 상기 금속층으로는 전극 패드와 하부 금속층(under bump metal)을 포함할 수 있다.
본 발명에 따른 반도체 패키지는 극도로 경박단소한 패키지 구현이 가능할 뿐만 아니라, 복수의 패키지를 수직적으로 적층시키기에 매우 용이하다. 구체적으 로는, 복수의 유전체층과 적어도 하나 이상의 재배선층을 포함하는 다층 박막 구조물과, 상기 다층 박막 구조물의 일면에 배치되어 상기 재배선층과 전기적으로 접속되는 반도체 칩과, 상기 다층 박막 구조물의 다른 일면에 형성된 솔더 범프를 포함하는 둘 이상의 반도체 패키지가 상기 솔더 범프에 의하여 전기적으로 접속되며 수직적으로 배치되어 있는 적층형 반도체 패키지를 제공한다. 이 경우, 하나의 BGA 패키지는 솔더 범프를 통해 다른 하나의 BGA 패키지의 다층 박막 구조물의 일면과 전기적으로 접속될 수 있다. 또한, BGA 패키지를 수직적으로 적층하거나 별도의 인쇄회로 기판에 수평적으로 실장하여 시스템화된 패키지를 구현할 수 있다. 본 발명에 따른 경박단소한 적층형 패키지는 통신기기, 디스플레이, 기타 각종 전자기기의 소형화 및 슬림화를 가능하게 하며 적용되는 제품의 경쟁력 제고에 기여할 수 있다.
또한, 본 발명은 복수의 유전체층과 적어도 하나 이상의 재배선층을 포함하는 다층 박막 구조물을 형성하는 단계와, 상기 다층 박막 구조물의 일면에 반도체 칩을 정렬시켜 상기 재배선층과 전기적으로 접속시키는 단계와, 상기 다층 박막 구조물의 다른 일면에 솔더 범프를 형성하는 단계를 포함하는 반도체 패키지 제조 방법을 제공한다.
상기 다층 박막 구조물은 웨이퍼레벨 또는 캐리어레벨에서 형성되는 것이 바람직하며, 반도체 칩과의 전기적인 접속 및 솔더 범프 형성이 완료된 후 개별 패키지로 분리함으로써 전체적인 공정을 단순화시킬 수 있다.
상기 반도체 칩은 웨이퍼레벨에서 형성한 후, 역시 웨이퍼레벨에서 반도체 칩의 테스트를 거쳐 동작 특성이 우수한 반도체 칩만을 선별적으로 다층 박막 구조물에 접합시킴으로써 반도체 칩의 불량률이 최대한 감소한 우수한 패키지 제품을 제공할 수 있다.
또한, 패키지용 기판을 사용하지 않고 마이크로미터 수준의 극박막 구조물을 반도체 칩의 패키지 제조에 이용하여 패키지 두께를 극소화시키며, 몰딩부를 국부적으로 형성하여 다층 박막 구조물의 기계적인 지지력을 보완시킨다. 뿐만 아니라, 웨이퍼레벨에서 반도체 칩을 형성한 후 웨이퍼의 후면을 박형화(thining)시키는 단계를 더 포함함으로써 극도로 박형화된 BGA 패키지를 구현할 수 있다.
상기 다층 박막 구조물은 웨이퍼 또는 캐리어 상에 접착층을 형성하고, 상기 접착층 상에 하부 금속층(under bump metal), 전극 패드, 유전층, 재배선층 등을 형성한 다음, 다층 박막 구조물에 반도체 칩을 전기적으로 연결시킨 후 웨이퍼 또는 캐리어를 다층 박막 구조물로부터 제거한다.
본 발명에 따르면 웨이퍼레벨 또는 캐리어레벨에서 다층 박막 구조물과 반도체 칩이 접속된 복수의 패키지를 동시에 제조한 후, 개별 패키지로 분리시킴으로써 대량 생산에 유리하고 제조 비용을 낮출 수 있다.
도 2는 본 발명의 일실시예에 따른 BGA 패키지(100)를 도시한 것으로, 하부의 다층 박막 구조물(110) 상면에 반도체 칩(130)이 접합된 박형의 패키지를 보이고 있다.
하부의 다층 박막 구조물(110)은 유전층과 재배선층으로 이루어진 극박막 형태의 구조물로서 이해를 돕기 위하여 도면상에서는 실제 보다 과장되어 도시되어 있지만, 실제 두께는 밀리미터 미만, 바람직하게는 마이크로미터 수준의 두께를 갖는다.
상기 다층 박막 구조물(110)은 내부에 형성되어 있는 재배선층(116)의 일부가 도전성 범프(120)를 매개로 상면의 반도체 칩(130)과 전기적으로 연결된다. 상기 반도체 칩(130)은 재배선층(134)을 포함할 수 있으며, 이 경우 재배선층(134)의 일부가 상기 도전성 범프(120)와 접촉함으로써 다층 박막 구조물에 전기적으로 접속된다.
상기 다층 박막 구조물(110)은 하면에 적어도 하나의 솔더 범프(125)가 형성되어 외부 회로에 실장되거나 다른 패키지와 전기적으로 접속될 수 있다. 또한, 도시된 바에 따르면 다층 박막 구조물(110)의 상면에 상기 반도체 칩(130)의 측방향으로 몰딩부(140)가 국부적으로 형성되어 있어, 다층 박막 구조물(110)의 기계적인 지지력을 보완하고 있다. 상기 몰딩부(140)는 반도체 칩(130)의 측방향으로만 국부적으로 형성되어 있고 그 높이는 반도체 칩(130) 상면을 초과하지 않기 때문에 실질적으로 반도체 칩의 두께와 유사하게 극히 박형화된 BGA 패키지를 구현할 수 있다. 뿐만 아니라, 반도체 칩(130) 상면은 몰딩부가 형성되지 않고 외부에 노출되어 반도체 칩(130)의 고속 동작시 열이 외부로 발산되기에 유리하다.
또한, 상기 몰딩부(140)가 형성되지 않은 반도체 칩(130) 상면에는 방열체(heat spreader)(미도시)가 추가로 부착되어 반도체 칩의 열 방출을 향상시킬 수도 있다.
본 발명에 따른 BGA 패키지는 경박단소할 뿐만 아니라, 여러 개의 패키지를 수평적으로 외부 회로 기판에 실장하거나 또는 수직적으로 적층하기에 용이하다. 도 3은 예시적인 적층형 패키지(200)를 도시한 것으로 상부의 패키지(I)와 하부의 패키지(II)가 별도의 적층용 기판 없이 직접 솔더 범프로 접합되어 있는 것을 볼 수 있다. 상부 패키지(I)의 솔더 범프가 하부 패키지(II)의 다층 박막 구조물의 일측에 전기적으로 접속되어 적층 패키지의 두께를 크게 감소시킬 수 있다.
이와 같은 PoP(Package on Package) 타입의 적층 패키지는 예를 들어 고용량의 메모리가 요구되는 전자기기나 통신기기 등에 적용되어 최종 제품(consumer product)의 신뢰성과 가치를 더욱 배가시킬 수 있다.
뿐만 아니라, 본 발명에 따른 BGA 패키지는 하나 이상의 반도체 칩을 다층 박막 구조물에 적층시킨 구조도 가능하다. 도 4를 참조하면, 다층 박막 구조물(310) 위에 두 개의 반도체 칩(320, 330)이 수직적으로 적층된 채로 접합되어 있는 것을 볼 수 있다. 하부 반도체 칩(320)은 다층 박막 구조물과 솔더 범프(312)를 통해 전기적으로 연결되어 있고, 상부 반도체 칩(330)은 와이어(335)를 통해 다층 박막 구조물과 전기적으로 연결되어 있다. 이와 달리, 적층된 반도체 칩의 크기를 달리하여 상부 반도체 칩과 하부 반도체 칩이 모두 다층 박막 구조물에 솔더 범프로 플립칩 본딩시킬 수도 있을 것이다. 또한 셋 이상의 반도체 칩을 하나의 다층 박막 구조물 위에 적층시키는 것도 가능하다. 적층되는 각각의 반도체 칩은 접착층(325)을 매개로 상호간에 접합될 수도 있다.
본 발명에 따른 BGA 패키지는 웨이퍼레벨 또는 캐리어레벨에서 제조함으로써 박형화가 가능하고 대량 생산에 유리하다.
도 5 내지 20은 본 발명의 일실시예에 따른 BGA 패키지 제조 공정을 도시한다. 도 5 내지 9에 따르면, 패키지 기판으로서 기능하는 다층 박막 구조물 제조 공정이 도시되어 있다.
먼저, 다층의 박막 구조물을 형성하기 위하여 웨이퍼 또는 캐리어(111)를 준비한다. 캐리어(111) 상면에 박막 구조물의 형성 및 (공정 완료후) 캐리어 제거를 위한 접합층(112)을 형성하고 그 위에 하부 금속층(UBM)을 형성한다(도 5). 상기 하부 금속층은 금속 내지 합금으로 구성되는 하나 이상의 레이어를 포함할 수 있다.
하부 금속층으로는 예를 들어 구리(Cu), 구리 합금(Cu-alloy), 니켈(Ni), 니켈 합금(Ni-alloy), 텅스텐(W), 텅스텐 합금(W-alloy), 티타늄(Ti), 티타늄 합금(Ti-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 크롬(Cr), 크롬 합금(Cr-alloy), 금(Au), 금 합금(Au-alloy), 팔라듐(Pd), 팔라듐 합금(Pd-alloy), 안티몬(Sb), 안티몬 합금(Sb-alloy), 인듐(IN), 인듐합금(In-alloy), 비스무스(Bi), 비스무스 합금(Bi-alloy), 백금(Pt), 백금합금(Pt-alloy) 중에서 선택되는 하나 이상의 물질을 선택하여 1층 또는 2이상의 다층 구조로 형성할 수 있다.
상기 하부 금속층(113) 상면의 일부분에 솔더 범프 접속용 전극 패드(114)를 형성하고(도 6), 전극 패드가 노출되도록 제1유전층(115)을 형성한다(도 7). 제1유전층(115)을 형성한 후 국부적인 식각을 통하여 전극 패드(114)를 노출시킬 수 있으며, 이를 위하여 수행되는 포토리지스트 도포, 노광 공정, 부분적 식각 공정 등은 이미 당업자에게 잘 알려져 있으므로 자세한 설명을 생략한다.
제1유전층(115) 상면에 국부적으로 재배선층(116)을 형성하고(도 8), 재배선층을 국부적으로 노출시키도록 제2유전층(117)을 형성한다.
설명의 편의를 위하여 하나의 개별 다층 박막 구조물만을 도시하였으나, 실제로는 웨이퍼레벨 또는 캐리어레벨에서 복수의 패키지용 다층 박막 구조물이 동시에 형성되고 최종 공정이 완료된 후 개별 패키지로 분할된다.
웨이퍼레벨 또는 캐리어레벨에서 다층 박막 구조물이 형성되므로 전체적인 두께와 사이즈 조정이 용이하며, 결과적으로 두께가 얇고 크기가 작은 BGA 패키지를 제조할 수 있다. 또한, 전극 패드에서 외부와의 전기적인 연결을 위한 솔더 범프까지의 배선 길이가 매우 짧아 고속 동작시 신호 지연이나 왜곡의 발생을 억제할 수 있다.
다음으로, 도 10 내지 13에 웨이퍼레벨 반도체 칩 제조 공정이 도시되어 있다.
웨이퍼레벨로 제조된 반도체 칩(130)을 준비한다. 반도체 칩(130)은 웨이퍼 상에 복수로 형성되어 있지만 편의를 위하여 단일 칩에 대해 도식화하여 설명한다. 반도체 칩(130) 내부에는 예를 들어 트랜지스터, 다이오드, 전기적 배선 등의 다수의 박막 소자(미도시)들이 포함될 수 있으며, 반도체 칩은 메모리 또는 논리 회로 등이 될 수 있다.
반도체 칩(130) 상면의 일부분에 전극 패드(131)를 형성하고, 전극 패드가 노출되도록 제1유전층(132)을 형성한다(도 10). 다음으로, 상기 전극 패드(131)와 전기적으로 접촉하는 하부 금속층(133)을 형성한 후(도 11) 그 위에 재배선층(134) 을 형성하고 하부 금속층과 재배선층을 국부적으로 식각하여 패턴화시킨다(도 12).
마지막으로 상기 재배선층(134) 위에 재배선층의 일부가 국부적으로 노출되도록 제2유전층(135)을 형성한다.
본 발명에 있어서, 반도체 칩은 재배선층을 포함할 수도 있으나, 후술하는 다른 실시예에서와 같이 재배선층이 형성되지 않을 수도 있다.
웨이퍼레벨에서 형성된 반도체 칩은 개별 칩으로 분리하기 전에 웨이퍼레벨로 테스트를 거친다. 웨이퍼레벨에서 테스트 후 동작 특성이 우수하고 불량이 없는 칩을 선별하여 패키지에 사용한다.
반도체 칩의 테스트 전 또는 테스트 후에, 솔더 범프의 형성 이전에 웨이퍼레벨에서 웨이퍼 박형화(thinning) 공정을 수행하여 반도체 칩의 두께를 더욱 감소시킬 수 있다.
다음으로, 도 14 및 20에 반도체 칩과 다층 박막 구조물의 접합 공정을 도시하였다.
테스트를 거쳐 선별된 동작 특성이 우수한 반도체 칩(130')을 웨이퍼레벨 또는 캐리어레벨에서 다층 박막 구조물(110')에 정렬시킨다(도 14). 다층 박막 구조물의 재배선층의 노출된 부위에 도전성 범프를 형성하거나 반도체 칩의 재배선층의 노출된 부위에 도전성 범프를 형성하여 반도체 칩(130')과 다층 박막 구조물을 전기적으로 접속시킨다(도 15).
접속이 완료된 후, 다층 박막 구조물 하면에 접합되어 있는 캐리어(또는 웨이퍼)(111)를 제거한다(도 16). 그 다음, 다층 박막 구조물 하면의 하부 금속층을 부분적으로 제거한다(도 17). 하부 금속층은 예를 들어 둘 이상의 금속층(113a, 113b)으로 구성될 수 있는데, 재배선층과 전기적으로 연결된 부위에 하부 금속층을 모두 남겨놓을 수도 있고, 일부 층은 제거할 수도 있다. 도 18은 도 17의 솔더 범프 형성 영역(X)을 확대한 도면으로서, 솔더 범프 형성 부위에 재배선층(116)과, 전극 패드(114), 그리고 하부 금속층의 일부 레이어(113b)로 구성되는 다층 구조를 보이고 있다.
다음으로, 다층 박막 구조물 일면에 반도체 칩 측방향으로 몰딩부(140)를 국부적으로 형성한다(도 19). 상기 몰딩부(140)는 캐리어(또는 웨이퍼)(111)를 다층 박막 구조물로부터 제거하기 이전에 형성할 수도 있을 것이다.
마지막으로, 다층 박막 구조물 하면에 잔류하는 하부 금속층과 접촉하도록 솔더 범프(125)를 형성하여, 본 발명의 BGA 패키지를 완성한다(도 20). 하부 금속층에 형성되는 솔더 범프는 볼 어태치(ball attach), 전기도금, 무전해 도금, 프린팅, 스퍼터(sputter) 등의 방법으로 형성할 수 있다.
본 발명에 따른 BGA 패키지에 있어서 다층 박막 구조물에 배치되는 반도체 칩은 앞선 실시예에서와 달리 재배선층을 포함하지 않을 수도 있다.
도 21은 본 발명의 다른 실시예에 따른 BGA 패키지(400)를 도시한 것으로 반도체 칩(430)에 재배선층이 없이 다층 박막 구조물(410)과 솔더 범프(412)로 접속되어 있는 것을 볼 수 있다.
한편, 본 발명의 또 다른 실시예에 따른 BGA 패키지(500)는 도 22에 도시한 바와 같이 반도체 칩(530)이 와이어(535)에 의하여 다층 박막 구조물(510)과 전기 적으로 접속될 수 있다. 이 경우, 반도체 칩(530)의 하면에 접착층(525)을 형성하여 다층 박막 구조물(510)의 일면에 접합시킬 수도 있을 것이다.
도 23은 본 발명의 또 다른 실시예에 따른 BGA 패키지(600)를 도시한 것으로 다층 박막 구조물 내부에 박막형 소자들이 매립되어 있다. 이 박막형 소자는 예를 들어 인덕터(612)나 커패시터(614) 등의 수동 소자가 포함될 수 있다. 이와 같이 박막형 소자가 포함된 다층 박막 구조물은 앞선 도 2 내지 도 4의 BGA 패키지에도 동일하게 적용될 수 있다.
재배선층이 없는 반도체 칩을 다층 박막 구조물에 적용하여 BGA 패키지를 구현하는 제조 공정을 도 24 내지 도 31에 도시하였다.
도 24의 다층 박막 구조물은 캐리어(또는 웨이퍼)(511) 상에 접합층(512)과 하부 금속층(513)이 형성된 상태에서 전극 패드(514), 제1유전층(515), 제1재배선층(516), 제2유전층(517)이 순차적으로 적층되어 있다. 이 구조는 앞선 실시예에서 제2유전층이 형성되어 있는 다층 박막 구조물(도 9 참조)과 유사한 형태이다.
제1재배선층(516)이 형성되어 있는 다층 박막 구조물에 캐리어레벨 또는 웨이퍼레벨에서 제2재배선층(518)을 제1재배선층(516)과 부분적으로 접속되도록 형성하고(도 25), 제3유전층(519)을 형성하여 제2재배선층(518)을 국부적으로 노출시킨다(도 26).
다음으로, 웨이퍼레벨에서 제조된 후 테스트를 거쳐 선별된 반도체 칩(530)을 다층 박막 구조물의 상면에 접합시킨다(도 27). 반도체 칩의 접합을 위하여 별도의 접착층(525)을 이용할 수도 있다.
그 다음, 와이어(535)로 반도체 칩(530)의 일부분과 다층 박막 구조물의 제2재배선층(518)의 노출된 부위를 전기적으로 연결시킨다(도 28). 그 다음, 다층 박막 구조물(530) 하면에 접합되어 있는 캐리어(또는 웨이퍼)(511)를 제거하고, 이어서 다층 박막 구조물 하면의 하부 금속층을 부분적으로 제거한다(도 29).
다음으로, 다층 박막 구조물(510)과 반도체 칩(530) 상면에 상기 와이어(535)를 덮도록 몰딩부(540)를 형성한다(도 30).
마지막으로, 다층 박막 구조물 하면에 잔류하는 하부 금속층과 접촉하도록 솔더 범프(527)를 형성하여, 본 발명의 BGA 패키지를 완성한다(도 31).
본 발명에서 제1유전층, 제2유전층, 또는 제3유전층은 예를 들어 폴리이미드, BCB, 실리콘 산화물, 실리콘 질화물 등의 유전체 재료로 형성될 수 있으며, 재배선층은 구리나 금, 알루미늄, 텅스텐 등의 물질로 형성될 수 있을 것이다. 그러나, 이 밖에도 다른 물질을 사용하여 각각을 형성할 수 있으며, 특별히 사용되는 물질에 제한을 두지는 않는다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니므로, 본 발명은 본 발명의 사상 및 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따르면 다층 박막 구조물은 반도체 패키지의 기판으로서 기능하며 별도의 기판 없이 경박단소한 BGA 패키지를 구현할 수 있다. 또한, 웨이퍼레벨 또는 캐리어레벨에서 복수의 패키지를 동시에 형성할 수 있으므로 공정이 단순하면서도 대량 생산에 유리하다. 또한, 복수의 반도체 칩을 웨이퍼레벨에서 동시에 형성한 후, 역시 웨이퍼레벨에서 반도체 칩의 테스트를 거쳐 동작 특성이 우수한 반도체 칩만을 선별적으로 다층 박막 구조물에 접합시킴으로써 반도체 칩의 불량률이 최대한 감소한 우수한 패키지 제품을 제공할 수 있다. 다층 박막 구조물은 내부에 박막 수동 소자가 매립되어 있는 부가적인 기능을 수행할 수도 있으며, BGA 패키지를 수직적으로 적층하거나 별도의 인쇄회로 기판에 수평적으로 실장하여 시스템화된 패키지를 구현할 수 있다. 본 발명에 따른 경박단소한 BGA 패키지는 통신기기, 디스플레이, 기타 각종 전자기기의 소형화 및 슬림화를 가능하게 하며 적용되는 제품의 경쟁력 제고에 기여할 수 있다.

Claims (25)

  1. 복수의 유전체층과 적어도 하나 이상의 재배선층을 포함하는 다층 박막 구조물과,
    상기 다층 박막 구조물의 일면에 배치되어 상기 재배선층과 전기적으로 접속되는 반도체 칩과,
    상기 다층 박막 구조물의 다른 일면에 형성된 솔더 범프와,
    상기 다층 박막 구조물의 일면에 상기 반도체 칩의 측방향으로 형성된 몰딩부를 포함하며,
    상기 반도체 칩은 다층 박막 구조물과 범프 또는 와이어에 의하여 전기적으로 접속되는 것을 특징으로 하는
    반도체 패키지.
  2. 제1항에 있어서, 상기 반도체 칩은 재배선층을 포함하는 반도체 패키지.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 몰딩부는 반도체 칩의 상면 이하로 형성되는 반도체 패키지.
  7. 제1항에 있어서, 상기 반도체 칩의 상면에 적어도 하나 이상의 다른 반도체 칩이 적층되어 있는 반도체 패키지.
  8. 제7항에 있어서, 상기 반도체 칩은 다층 박막 구조물과 범프에 의하여 전기적으로 접속되고, 상기 다른 반도체 칩은 다층 박막 구조물과 와이어에 의하여 전기적으로 접속되는 반도체 패키지.
  9. 제1항에 있어서, 상기 다층 박막 구조물은 박막 수동 소자가 내장되어 있는 반도체 패키지.
  10. 제9항에 있어서, 상기 박막 수동 소자는 커패시터, 인덕터, 저항 중의 적어도 하나를 포함하는 반도체 패키지.
  11. 제1항에 있어서, 상기 다층 박막 구조물의 재배선층과 솔더 범프 사이에는 적어도 하나의 금속층이 형성되어 있는 반도체 패키지.
  12. 제11항에 있어서, 상기 금속층은 전극 패드와 하부 금속층(under bump metal)을 포함하는 반도체 패키지.
  13. 삭제
  14. 제1항에 있어서, 상기 다층 박막 구조물은 재배선층과 전기적으로 연결되는 또 다른 재배선층을 포함하는 반도체 패키지.
  15. 제14항에 있어서, 상기 반도체 칩은 와이어로 상기 다른 재배선층과 전기적으로 접속되는 반도체 패키지.
  16. 제1항에 있어서, 상기 반도체 칩 상면에 접촉하는 방열체를 더 포함하는 반도체 패키지.
  17. 복수의 유전체층과 적어도 하나 이상의 재배선층을 포함하는 다층 박막 구조물과, 상기 다층 박막 구조물의 일면에 배치되어 상기 재배선층과 전기적으로 접속되는 반도체 칩과, 상기 다층 박막 구조물의 다른 일면에 형성된 솔더 범프와, 상기 다층 박막 구조물의 일면에 상기 반도체 칩의 측방향으로 형성된 몰딩부를 포함하는 둘 이상의 반도체 패키지가 상기 솔더 범프에 의하여 전기적으로 접속되며 수직적으로 배치되어 있는
    적층형 반도체 패키지.
  18. 복수의 유전체층과 적어도 하나 이상의 재배선층을 포함하는 다층 박막 구조물을 형성하는 단계와,
    상기 다층 박막 구조물의 일면에 반도체 칩을 정렬시켜 상기 재배선층과 전기적으로 접속시키는 단계와,
    상기 다층 박막 구조물의 다른 일면에 솔더 범프를 형성하는 단계를 포함하며,
    상기 다층 박막 구조물은
    웨이퍼 또는 캐리어 상에 접착층을 형성하고,
    상기 접착층 상에 하부 금속층(under bump metal)을 형성하고,
    상기 하부 금속층 상에 국부적으로 전극 패드를 형성하고,
    상기 전극 패드를 노출시키도록 상기 하부 금속층 상에 제1유전층을 형성하고,
    상기 전극 패드와 전기적으로 연결되는 재배선층을 형성하고,
    상기 재배선층을 국부적으로 노출되도록 제2유전층을 형성하고,
    상기 다층 박막 구조물에 반도체 칩을 전기적으로 연결시킨 후, 웨이퍼 또는 캐리어를 다층 박막 구조물로부터 제거하는 단계를 포함하는
    반도체 패키지 제조 방법.
  19. 제18항에 있어서, 상기 다층 박막 구조물은 웨이퍼레벨 또는 캐리어레벨에서 형성되는 반도체 패키지 제조 방법.
  20. 제18항에 있어서, 상기 반도체 칩을 웨이퍼레벨에서 형성하는 단계와,
    웨이퍼레벨에서 반도체 칩을 테스트하는 단계와,
    웨이퍼레벨의 반도체 칩을 개별적으로 분리하는 단계를 포함하는 반도체 패키지 제조 방법.
  21. 제20항에 있어서, 웨이퍼레벨에서 반도체 칩을 형성한 후 웨이퍼의 후면을 박형화(thining)시키는 단계를 더 포함하는 반도체 패키지 제조 방법.
  22. 삭제
  23. 삭제
  24. 제18항에 있어서, 상기 다층 박막 구조물의 일면에 몰딩부를 형성하는 단계를 포함하는 반도체 패키지 제조 방법.
  25. 제18항에 있어서, 상기 다층 박막 구조물과 반도체 칩이 접속된 패키지를 웨이퍼레벨 또는 캐리어레벨에서 개별 패키지로 분리하는 단계를 포함하는 반도체 패키지 제조 방법.
KR1020070019127A 2007-02-26 2007-02-26 반도체 패키지 및 그 제조방법 KR100887475B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070019127A KR100887475B1 (ko) 2007-02-26 2007-02-26 반도체 패키지 및 그 제조방법
TW096150602A TWI384593B (zh) 2007-02-26 2007-12-27 半導體封裝及其製造方法
JP2008011047A JP2008211187A (ja) 2007-02-26 2008-01-22 半導体パッケージ及びその製造方法
US12/023,761 US7952210B2 (en) 2007-02-26 2008-01-31 Semiconductor package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019127A KR100887475B1 (ko) 2007-02-26 2007-02-26 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080079074A KR20080079074A (ko) 2008-08-29
KR100887475B1 true KR100887475B1 (ko) 2009-03-10

Family

ID=39714960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019127A KR100887475B1 (ko) 2007-02-26 2007-02-26 반도체 패키지 및 그 제조방법

Country Status (4)

Country Link
US (1) US7952210B2 (ko)
JP (1) JP2008211187A (ko)
KR (1) KR100887475B1 (ko)
TW (1) TWI384593B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494411B1 (ko) * 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지 및 이의 제조방법
KR20180084590A (ko) 2017-01-17 2018-07-25 주식회사 네패스 반도체 패키지의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013470A1 (ja) * 2008-07-31 2010-02-04 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
TWI420695B (zh) * 2008-10-21 2013-12-21 Advanced Optoelectronic Tech 化合物半導體元件之封裝模組結構及其製造方法
JP2010272609A (ja) * 2009-05-20 2010-12-02 Panasonic Corp 半導体装置及びその製造方法
KR101067133B1 (ko) * 2009-08-17 2011-09-22 삼성전기주식회사 원통형 캐패시터를 구비한 웨이퍼 레벨 패키지 및 그 제조방법
SG185491A1 (en) * 2010-05-20 2012-12-28 Ev Group E Thallner Gmbh Method for producing chip stacks as well as a carrier for executing the method
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
EP3163607A4 (en) * 2014-06-26 2018-03-07 Toppan Printing Co., Ltd. Wiring board, semiconductor device and method for manufacturing semiconductor device
US10204855B2 (en) 2014-07-11 2019-02-12 Intel Corporation Bendable and stretchable electronic devices and methods
US20190067248A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052655A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법
KR20050090882A (ko) * 2004-03-10 2005-09-14 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177323A (ja) * 1992-12-02 1994-06-24 Nippon Chemicon Corp 半導体回路装置
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
KR100333388B1 (ko) * 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP4589519B2 (ja) * 2000-11-09 2010-12-01 ルネサスエレクトロニクス株式会社 半導体回路部品の製造方法
TW478121B (en) * 2001-02-16 2002-03-01 Evision Technologies Co Ltd Soft packaging structure and method for making the same
EP1401020A4 (en) * 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP4595265B2 (ja) * 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6797537B2 (en) * 2001-10-30 2004-09-28 Irvine Sensors Corporation Method of making stackable layers containing encapsulated integrated circuit chips with one or more overlaying interconnect layers
US8003513B2 (en) * 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JPWO2006070452A1 (ja) * 2004-12-28 2008-08-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4603383B2 (ja) * 2005-02-17 2010-12-22 日本電気株式会社 配線基板及び半導体装置並びにそれらの製造方法
JP4921354B2 (ja) * 2005-03-01 2012-04-25 日本電気株式会社 半導体パッケージ及びその製造方法
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052655A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법
KR20050090882A (ko) * 2004-03-10 2005-09-14 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494411B1 (ko) * 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지 및 이의 제조방법
KR20180084590A (ko) 2017-01-17 2018-07-25 주식회사 네패스 반도체 패키지의 제조 방법
KR20180084589A (ko) 2017-01-17 2018-07-25 주식회사 네패스 반도체 패키지 제조용 트레이
KR20180084588A (ko) 2017-01-17 2018-07-25 주식회사 네패스 반도체 패키지의 제조 방법
KR20180084587A (ko) 2017-01-17 2018-07-25 주식회사 네패스 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
US20080203583A1 (en) 2008-08-28
KR20080079074A (ko) 2008-08-29
TW200836304A (en) 2008-09-01
US7952210B2 (en) 2011-05-31
JP2008211187A (ja) 2008-09-11
TWI384593B (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
KR100887475B1 (ko) 반도체 패키지 및 그 제조방법
KR100909322B1 (ko) 초박형 반도체 패키지 및 그 제조방법
KR101479512B1 (ko) 반도체 패키지의 제조방법
JP3651346B2 (ja) 半導体装置およびその製造方法
US11127704B2 (en) Semiconductor device with bump structure and method of making semiconductor device
US20090189296A1 (en) Flip chip quad flat non-leaded package structure and manufacturing method thereof and chip package structure
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US20080258306A1 (en) Semiconductor Device and Method for Fabricating the Same
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
KR100915761B1 (ko) 반도체 장치 및 그 제조 방법
US20230063886A1 (en) Semiconductor package comprising heat spreader
US12125775B2 (en) Semiconductor package and method for manufacturing the same
KR20240053837A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US12021034B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US20240055414A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20240258274A1 (en) Semiconductor packages and method for fabricating the same
CN219917164U (zh) 半导体封装装置
CN219642831U (zh) 一种封装结构
CN111354686B (zh) 电子封装件及其制法暨封装用基板及其制法
US20240194643A1 (en) Semiconductor package including a plurality of different stacked chips and method of manufacturing the semiconductor package
US20240030145A1 (en) Semiconductor package
US20240347434A1 (en) Package for semiconductor
KR100641564B1 (ko) 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법
CN118213360A (zh) 半导体封装件

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 12