JP4589519B2

JP4589519B2 - 半導体回路部品の製造方法

Info

Publication number: JP4589519B2
Application number: JP2000342404A
Authority: JP
Inventors: 明弘浜野; 広一本多
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2000-11-09
Filing date: 2000-11-09
Publication date: 2010-12-01
Anticipated expiration: 2020-11-09
Also published as: JP2002151622A

Description

【０００１】
【発明の属する技術分野】
本発明は、金属板上にビルドアップ形成した絶縁樹脂体に半導体素子を実装し、封止樹脂で樹脂封止した後、金属板をエッチングで除去して形成する半導体回路部品の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子を実装して形成される半導体回路部品には、半導体素子の高集積化に伴ない半導体素子を搭載する回路基板の配線が高密度化しており、その対応の一例として、ビルドアップ法による多層配線基板が使用されている。このビルドアップ多層配線基板の代表的な製造方法は、先ず、ガラスエポキシ等からなるコア基板にスルーホール用の孔を穿設し、Ｐｄ等の触媒を付与し、全面に無電解銅めっきを施し、この上にフォトリソグラフィ法でドライフィルムレジストによる開口部を形成し、無電解銅めっき層に電流を通して開口部に電解銅めっき層を形成する。その後、ドライフィルムを除去し、露出した無電解銅めっき層をエッチングで除去し、無電解銅めっきと電解銅めっきからなる下層側の配線パターン層を形成する。そして、この配線パターン層上にスクリーン印刷やロールコーター等により感光性絶縁樹脂を塗布し、乾燥した後、感光性絶縁樹脂層上にビア形成用のパターンマスクを密着させ、紫外線で露光し、現像することでビアを有する感光性絶縁樹脂層を形成する。次に、この感光性絶縁樹脂層を硬化させて、下層側の絶縁樹脂層とし、このビアを伴う下層側の絶縁樹脂表面をクロム酸、過マンガン酸等の絶縁樹脂粗化液により粗化し、Ｐｄ等の触媒を付与した後、全面に無電解銅めっきを行った後、ドライフィルムを貼付し、パターンマスクを密着させ、紫外線で露光し、現像することで配線パターン導体やビア導体となる開口部を形成する。次いで、この開口部に電解銅めっきを形成し、ドライフィルムを剥離後、銅めっき表面をエッチングで、銅めっき層の薄い無電解銅めっき部分を剥離除去し、電解銅めっきで銅めっき層が厚くなった部分の配線パターン導体やビア導体を残すことで上層側の配線パターン層を形成する。以後、同様の工程を順次繰り返して多層化するものである。このようにして形成されたビルドアップ多層配線基板に半導体素子を実装し、封止樹脂で樹脂封止をし、外部端子としての半田ボールを形成して、半導体回路部品としている。
【０００３】
【発明が解決しようとする課題】
しかしながら、前述したような従来の半導体回路部品及びその製造方法には、次のような問題がある。
（１）ビルドアップ多層配線基板を形成するには、多数のスルーホールを形成したコア基板を使用するが、このコア基板はビルドアップ多層配線基板の製造コストに占める割合が高い。
（２）一方、市場の要求は低価格の商品にあり、半導体回路部品への更なるコストダウンの要求が高い。しかしながら、現行のコア基板を使用したビルドアップ多層配線基板ではコストダウンの要素が殆どない。
（３）また、近年、半導体素子のクロック周波数の高周波化が急速に進んでおり、この半導体素子を実装する基板にはインダクタンスを低減できる回路設計が求められている。現行のビルドアップ多層配線基板では、コア基板のスルーホール部のインダクタンスがその割合の殆どを占め、コア基板を使用する上ではインダクタンスの低減が期待できない。
（４）さらに、将来、クロック周波数が１ＧＨｚを超えると、現行のコア基板を使用してのビルドアップ多層配線基板では対応が困難と予想されている。
本発明は、かかる事情に鑑みてなされたものであって、コア基板を使用しないで、ビルドアップ回路形成がなされた絶縁樹脂体に半導体素子を実装し、安価で高周波特性に優れた半導体回路部品及びその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的に沿う本発明に係る半導体回路部品は、下面に入出力端子を有し、配線パターン及びビア導体で回路が形成された絶縁樹脂体と半導体素子を接続し、封止樹脂で樹脂封止している半導体回路部品において、金属板上に形成された絶縁樹脂体に、半導体素子が実装され、樹脂封止された後に、金属板をエッチングで除去して形成されている。コア基板を必要としないことから製造コストを低く抑えられ、また、スルーホール部が存在しないので、インダクタンス低減の問題も起こらない。さらに、将来のクロック周波数が１ＧＨｚを超えた場合についても対応可能である。
ここで、半導体素子を絶縁樹脂体上面のフリップチップボンディング用のパッドに実装してもよい。これにより、実装面積を小さくすることができ、高密度で小型の半導体回路部品を提供できる。
また、半導体素子を予め電気特性が終了した良品回路の絶縁樹脂体上に実装することができる。これにより、断線やショートのある絶縁樹脂体への実装を避け、高価な半導体素子を無駄にすることがない。
【０００５】
前記目的に沿う本発明に係る半導体回路部品の製造方法は、金属板の片面に配線パターン及びビア導体からなる回路を備えた絶縁樹脂体を形成する工程と、回路の入出力端子部を露出するように、金属板にエッチングで孔を穿設し、孔に電気検査用のプローブを挿入し、電気検査する工程と、電気検査で良品とされた絶縁樹脂体に半導体素子を実装し、半導体素子を封止樹脂で封止する工程と、金属板の全てをエッチングで除去する工程とを含み、金属板に絶縁樹脂体を形成する工程の前において、金属板の片面のうち入出力端子部と対向する部分にＡｕめっきを施す。これにより、コア基板を必要としないので、比較的安価であり、インダクタンス低減の問題が起こらず、クロック周波数が１ＧＨｚを超える場合についても対応できる。さらに、半導体素子を実装する前に回路の電気検査を行うことで、良品回路をもつ絶縁樹脂体のみに半導体素子を実装できる。
ここで、複数層からなる絶縁樹脂層で絶縁樹脂体を形成してもよい。これにより、配線密度の高い多端子の半導体回路部品を製造することができる。
さらに、１枚の前記金属板に複数個の前記絶縁樹脂体を形成し、個片化切断することもできる。これにより、効率よく半導体回路部品を製造できる。また、個片化した後に、入出力端子に外部端子として半田ボールを形成することにより、ＢＧＡ（Ball Grid Array ）タイプの半導体回路部品を容易に形成することができる。
【０００６】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る半導体回路部品の部分拡大断面図、図２は本発明の一実施の形態に係る半導体回路部品の製造方法を説明するための部分拡大断面図である。
【０００７】
まず、図１を参照して、本発明の一実施の形態に係る半導体回路部品１０の構造を説明する。ビルドアップ層を形成するための土台となる金属板１１は、例えば、銅、銅合金、４２アロイ、ＳＵＳ３０４、ＳＵＳ４３０等が用いられ、樹脂との密着性を増すために、表面粗化が施されている。この金属板１１上に、ソルダーレジスト１２が形成されており、その開口部に金属被膜で形成された、入出力端子１３が形成されている。ソルダーレジスト１２上には、無電解銅めっき及び電解銅めっきにより配線パターン１３ａが形成されている。さらに、ソルダーレジスト１２上には、第１の絶縁樹脂層１４が形成され、この第１の絶縁樹脂層１４の所定位置には、フォトリソグラフィ法等でビアホール１５が形成されている。この第１の絶縁樹脂層１４の表面とビアホール１５とには、無電解銅めっき及び電解銅めっきにより、第１の配線パターン１６とビア導体１７が形成（回路の形成）され、入出力端子１３と、ソルダーレジスト１２上の配線パターン１３ａを通して、第１の絶縁樹脂層１４上の第１の配線パターン１６とが、ビア導体１７を介して電気的に接続されている。さらに、第１の配線パターン１６上に、第２の絶縁樹脂層１８が積層され、この第２の絶縁樹脂層１８の所定位置にフォトリソグラフィ法等でビアホール１５ａが形成され、第２の配線パターン１９とビア導体１７ａが形成されている。第１及び第２の絶縁樹脂層１４、１８によって絶縁樹脂体を形成している。さらに多層にする場合には上記方法を繰り返すことで形成される。
【０００８】
最上層の絶縁樹脂層（図１では第２の絶縁樹脂層１８）のビアホール１５ａ上に、接続部材２０を介して半導体素子２１が実装されている。さらに、半導体素子２１が封止樹脂２２によって樹脂封止されている。封止樹脂２２が形成された後、金属板１１をエッチングで除去して、下面に入出力端子１３を有する半導体回路部品１０が形成されている。なお、図１には、絶縁樹脂体は２層分の絶縁樹脂層（ソルダーレジスト層を入れたら３層分）のみが図示されているが、絶縁樹脂層の積層数は１層又は３層以上であってもよい。
【０００９】
次に、図１、図２を参照して、本発明の一実施の形態に係る半導体回路部品の製造方法について説明する。
（１）金属板１１の片面に回路を備えた絶縁樹脂体を形成する工程
金属板の片面にビルドアップ法により回路を形成するので、金属板は反りやすい。そこで、この金属板の選択として、反りを最小限に抑制するために、絶縁樹脂材料との熱膨張率差が小さく、且つ反りに対してある程度の機械強度を持つ材質が要求される。また、量産に適用できる安価である材質も要求される。その結果、銅、銅合金、４２アロイ、ＳＵＳ３０４、ＳＵＳ４３０等が揚げられるが、好ましい形態としては銅又は銅合金が選択される。板厚みは０．１〜０．５ｍｍ程度のものを使用する。ビルドアップに使用する材料は、既存のいずれの材料であっても適用可能である。また、プロセスについても既存のビア形成であるフォトビア方式、レーザービア方式等があり、回路形成方法としては、サブトラクティブ法、セミアディティブ法、フルアディティブ法等があり、特に限定するものではない。
【００１０】
ここでは、板厚み０．３ｍｍ程度のタフピッチ銅からなる金属板１１を使用して、セミアディティブ法によるビルドアップの製造方法で説明する。先ず、金属板１１と樹脂との密着性を高めるために、金属板１１の表面にジェットスクラブ処理等を施して表面粗化をする。金属板１１の裏面は、各種めっきやエッチングの処理から保護するために、耐薬品性に優れたカバーフィルムを形成する。この金属板１１の表面に、感光性のソルダーレジスト１２を約２０μｍ程度全面印刷し、フォトリソグラフィ法により、パターンマスクを載置し、例えば、６００ｍＪ／ｃｍ² の紫外線で露光し、現像処理を行い、さらに、紫外線キュア、熱キュアを行い、硬化させて、入出力端子１３になる開口部を形成する。この開口部の金属板１１の表面には、金属被膜、例えば、Ａｕめっき、Ｎｉめっきを施す。なお、金属被膜として、Ａｕめっき及びＮｉめっきを施す場合は、後述する金属板１１を除去するときにＡｕめっき面がめっきレジストとなるようにＡｕめっきを先に行い、Ｎｉめっきを後に行う必要がある。Ａｕめっき、Ｎｉめっきは電解めっき、無電解めっき何れでもよく、めっき厚はＡｕめっきがＭａｘ０．１μｍ程度であり、ＮｉめっきがＭａｘ５μｍ程度である。
【００１１】
次いで、ソルダーレジスト１２の表面に配線パターン１３ａを形成する。これには、先ず、ソルダーレジスト１２と銅めっきとの密着性を高めるために、ソルダーレジスト１２の表面をクロム酸、過マンガン酸カリウム等により表面粗化をする。次いで、Ｐｄ等の触媒を付与した後、無電解銅めっきを施し、その上に感光性のドライフィルムレジストをラミネートし、パターンマスクを密着させ露光し、現像し、ドライフィルムレジストによる開口部を形成する。その後、無電解銅めっき層を通して電流を流し、開口部に電解銅めっき層を形成する。次に、ドライフィルムレジストを除去し、エッチングすることで、無電解銅めっき層のみの銅厚みの薄い部分をエッチング除去し、無電解銅めっきと電解銅めっきから成る配線パターン１３ａを形成する。
【００１２】
次に、樹脂との密着性を高めるために、銅の配線パターン１３ａの表面をＣＺ処理等で表面粗化した後、ソルダーレジスト１２上に感光性絶縁樹脂をスクリーン印刷やロールコーター等により塗布し、乾燥した後、パターンマスクを密着させ、紫外線で露光し、現像することでビアホール１５を開口させ、次いで、紫外線キュア、熱キュアを行い、硬化させて、第１の絶縁樹脂層１４を形成する。この第１の絶縁樹脂層１４上に、第１の配線パターン１６及びビア導体１７からなる回路を形成する方法は、上記ソルダーレジスト１２上に、配線パターン１３ａ、及び入出力端子１３部を形成した方法と同様の方法を採用する。
更に、上記方法を繰り返して行って、第２の絶縁樹脂層１８、ビアホール１５ａ、第２の配線パターン１９、ビア導体１７ａを形成する。
半導体素子が実装される第２の絶縁樹脂層１８上の第２の配線パターン１９及びビア導体１７ａの回路を形成した後、ソルダーレジストや金属被膜、例えば、Ｎｉめっき、Ａｕめっき等を施す。
上記工程により、金属板１１上に、半導体素子実装用の絶縁樹脂体が形成される。
【００１３】
（２）電気検査工程
通常、半導体素子実装用パッケージは、半導体素子２１を実装する前にパッケージとしての回路の断線、ショートの電気検査を実施する。これは、高価な半導体素子を半導体素子実装用パッケージに実装した後に、半導体素子実装用パッケージの電気的不具合により機能できないことを防止するためである。しかしながら、本発明の実施の形態では、金属板１１の上に半導体素子実装用の絶縁樹脂体を形成し、この状態で半導体素子２１を実装するので、金属板１１によって全ての端子がショートの状態にある。そこで、この電気検査を可能にする方法が、この工程である。
先ず、金属板１１の裏面に形成されているカバーフィルムを剥離し、感光性のドライフィルムを貼付し、パターンマスクを載置し、紫外線露光、現像を行って、入出力端子１３の部分を露出させるに足る大きさの開口部を形成する。次いで、ドライフィルムをエッチングレジストとして、ドライフィルムの開口部の金属板１１を通常のエッチング液、例えば、ＦｅＣｌ₃ 等のエッチング液を使用してエッチングをし、除去する。電気検査は金属板１１の開口された孔２３にプローブ２４を挿入し、入出力端子１３側と半導体素子の接続端子間を検査することができる断線、ショート検査機で検査する。検査結果での良品とされた絶縁樹脂体のみが半導体素子実装用に供される。
なお、多数の絶縁樹脂体を１枚の大型パネルで製作される場合には、この電気検査の結果をパネル上の個々の絶縁樹脂体に反映させる手段、例えば、不良絶縁樹脂体にマーキングを施す等の処置をすることが好ましい。
【００１４】
（３）半導体素子実装、樹脂封止工程
電気検査で良品となった絶縁樹脂体上に接続部材２０を介して半導体素子２１を載置し、赤外線リフロー炉やオーブン等で加熱し、接続する。接続方法はフリップチップボンディング方式が好ましい形態である。接続部材２０は通常半田バンプや、ワイヤボンディングを利用したＡｕボールバンプや、あるいは、Ａｕめっきバンプ等が絶縁樹脂体側のビアホール部及び／又は、半導体素子２１の接続パッドに形成される。
半導体素子２１が絶縁樹脂体に実装された後、半導体素子２１を封止樹脂２２で樹脂封止する。その方法は特に限定されるものではなく、通常のポッティング方式やトランスファーモールド方式等で行われる。
【００１５】
（４）金属板除去工程
金属板１１の全てを通常のエッチング液、例えば、ＦｅＣｌ₃ 等のエッチング液を使用してエッチングし、除去することで、半導体回路部品１０となる。
多数個の絶縁樹脂体を１枚の大型パネルで製作する場合には、ダイシングソー等で個片化切断して個々の半導体回路部品１０とする。
【００１６】
（５）外部端子形成工程
個片化された半導体回路部品１０の入出力端子１３に外部端子としての半田ボール２５を形成する。この半田ボール２５は、フラックスを使用した半田ボール転写方式により、半田ボールを所定の位置に配置させ、赤外線リフロー炉やオーブン等による加熱処理によって形成される。
【００１７】
【発明の効果】
請求項１〜３記載の半導体回路部品においては、絶縁樹脂体は金属板上に形成され、半導体素子が実装され、樹脂封止（気密封止）された後に、金属板をエッチングで除去して形成されているので、半導体回路部品にコア基板がつかわれていない。従って、製造コストを低く抑えられることができる。また、コア基板を使用していないのでスルーホールが存在せず、インダクタンス低減の問題は起こらない。さらに、将来のクロック周波数が１ＧＨｚを超えても対応可能となる。
特に、請求項２記載の半導体回路部品においては、半導体素子は絶縁樹脂体上面のフリップチップボンディング用のパッドに実装されるので、僅かな実装面積ですみ、高密度で小型の半導体回路部品を提供できる。
請求項３記載の半導体回路部品においては、半導体素子は予め電気特性が終了した良品回路の絶縁樹脂体上に実装されているので、不良の絶縁樹脂体には実装されることがなく、高価な半導体素子を無駄にすることがない。
【００１８】
請求項４〜６記載の半導体回路部品の製造方法は、金属板の片面に絶縁樹脂と配線パターン及びビア導体からなる回路を備えた絶縁樹脂体を形成する工程と、回路の入出力端子部を露出するように、金属板にエッチングで孔を穿設し、孔に電気検査用のプローブを挿入し、電気検査する工程と、電気検査で良品の絶縁樹脂体に半導体素子を実装し、半導体素子を封止樹脂で封止する工程と、金属板の全てをエッチングで除去する工程とを含むので、コア基板を必要とせず、比較的安価に製造でき、インダクタンス低減の問題が起こらず、クロック周波数１ＧＨｚについても対応でき、さらに、半導体素子を実装する前に回路の電気検査を行うことで、良品回路の絶縁樹脂体のみに半導体素子を実装できる。
特に、請求項５記載の半導体回路部品の製造方法においては、複数層からなる絶縁樹脂層で絶縁樹脂体を形成するので、配線密度の高い多端子の半導体回路部品の製造ができる。
請求項６記載の半導体回路部品の製造方法においては、１枚の金属板に複数個の絶縁樹脂体を形成し、個片化切断するので、効率よく形成できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体回路部品の部分拡大断面図である。
【図２】本発明の一実施の形態に係る半導体回路部品の製造方法を説明するための部分拡大断面図である。
【符号の説明】
１０：半導体回路部品、１１：金属板、１２：ソルダーレジスト、１３：入出力端子、１３ａ：配線パターン、１４：第１の絶縁樹脂層、１５：ビアホール、１５ａ：ビアホール、１６：第１の配線パターン、１７：ビア導体、１７ａ：ビア導体、１８：第２の絶縁樹脂層、１９：第２の配線パターン、２０：接続部材、２１：半導体素子、２２：封止樹脂、２３：孔、２４：プローブ、２５：半田ボール

Claims

金属板の片面に配線パターン及びビア導体からなる回路を備えた絶縁樹脂体を形成する工程と、前記回路の入出力端子部を露出するように、前記金属板にエッチングで孔を穿設し、該孔に電気検査用のプローブを挿入し、電気検査する工程と、前記電気検査で良品とされた前記絶縁樹脂体に半導体素子を実装し、該半導体素子を封止樹脂で封止する工程と、前記金属板の全てをエッチングで除去する工程と、を含み、
前記金属板に前記絶縁樹脂体を形成する工程の前において、前記金属板の前記片面のうち前記入出力端子部と対向する部分にＡｕめっきを施す半導体回路部品の製造方法。
請求項１記載の半導体回路部品の製造方法において、複数層からなる絶縁樹脂層で前記絶縁樹脂体を形成することを特徴とする半導体回路部品の製造方法。
請求項１又は２記載の半導体回路部品の製造方法において、１枚の前記金属板に複数個の前記絶縁樹脂体を形成し、個片化切断することを特徴とする半導体回路部品の製造方法。
請求項１ないし３いずれか１項に記載の半導体回路部品の製造方法において、
前記Ａｕめっきを施す前に、前記金属板の前記片面に、前記入出力端子部を形成する部分に開口部を有するソルダーレジスト層を形成し、
前記絶縁樹脂体を形成する工程において、前記ソルダーレジスト層上に前記絶縁樹脂体を形成する半導体回路部品の製造方法。