Nothing Special   »   [go: up one dir, main page]

KR100863446B1 - 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 - Google Patents

반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 Download PDF

Info

Publication number
KR100863446B1
KR100863446B1 KR1020037007594A KR20037007594A KR100863446B1 KR 100863446 B1 KR100863446 B1 KR 100863446B1 KR 1020037007594 A KR1020037007594 A KR 1020037007594A KR 20037007594 A KR20037007594 A KR 20037007594A KR 100863446 B1 KR100863446 B1 KR 100863446B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
dopant ions
adsorbed
gas
amount
Prior art date
Application number
KR1020037007594A
Other languages
English (en)
Other versions
KR20030061423A (ko
Inventor
마치다아키오
우스이세츠오
고사인드하람폴
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030061423A publication Critical patent/KR20030061423A/ko
Application granted granted Critical
Publication of KR100863446B1 publication Critical patent/KR100863446B1/ko

Links

Images

Classifications

    • H01L29/786—
    • H01L29/78621—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L29/66757—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 저내열성 기판을 사용한 경우에도, 저농도의 불순물 확산 영역을 제어성 좋게 형성한다. 반도체층을 도핑할 때, 기판상에 반도체층을 형성한 후, 플라즈마 조사시에 수소 가스를 도입하는 등의 수단에 의해서 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하고, 엑시머 레이저 등에 의해서 흡착된 도펀트 이온을 반도체층 내에서 활성화시키는 것을 특징으로 한다.
Figure 112003020246595-pct00001
반도체층, 박막 반도체 소자, 플라즈마 조사, 도펀트, 불활성 가스

Description

반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및 박막 반도체 소자{Method for doping semiconductor layer, method for producing thin film semiconductor element and thin film semiconductor element}
본 발명은 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 반도체층의 저항 제어방법, 및 박막 반도체 소자에 관한 것으로, 특히 엑시머 레이저 어닐에 의한 결정화 반도체층을 사용한 도핑방법이나 박막 트랜지스터 등의 박막 반도체 소자의 제조방법, 다결정질 실리콘 등으로 이루어지는 반도체층을 채널에 사용한 박막 반도체 소자에 관한 것이다.
고도 정보화시대의 진전에 따라, 입출력 장치의 중요성이 급격히 증가하고 있고, 장치의 고기능화가 요구되고 있다. 또한, 최근, 휴대단말기의 보급은 눈에 뛰고, 그에 따라 종래의 글래스 기판에 대하여, 경량성, 가요성, 비파괴성이 우수한 플라스틱 기판상에 대한 TFT 제작 기술이 요구되고 있다. 이러한 상황에서 박막 트랜지스터(TFT : Thin Film Transistor)를 사용한 액티브 매트릭스 액정 표시 소자(AM-LCD)나, 밀착형 이미지 센서(CIS) 등의 연구개발이 활발히 행하여지고 있다.
실리콘으로 이루어지는 반도체막을 채널에 사용한 박막 트랜지스터를, 캐리어 주행층(활성층)의 구성 재료로 분류하면, 비정질 실리콘(어몰퍼스 실리콘:a-Si)으로 이루어지는 반도체막을 사용한 것과, 결정상을 갖는 다결정질 실리콘으로 이루어지는 반도체막을 사용한 것으로 분류할 수 있다. 다결정질 실리콘으로서는 주로 다결정 실리콘(poly-Si), 또는 미결정 실리콘(μc-Si)이 알려져 있다.
다결정 실리콘(poly-Si) 또는 미결정 실리콘(μc-Si) 등의 다결정질 실리콘으로 이루어지는 반도체는 어몰퍼스 실리콘으로 이루어지는 반도체와 비교하여 캐리어의 이동도가 10배에서 100배 정도 크다는 특징이 있고, 스위칭 소자의 구성 재료로서 대단히 뛰어난 특성을 갖고 있다. 또한, 다결정질 실리콘을 활성층에 사용한 박막 트랜지스터는 고속 동작이 가능하기 때문에, 최근에는 각종 논리회로(예를 들면 도미노 논리, CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터 게이트 회로)나 이들을 사용한 멀티플렉서, EPR0M(Erasable and Programmable Read 0nly Memory), EEPR0M(Electrically Erasable and Programmable Read 0nly Memory), CCD(Charge Coupled Device), RAM(Random Access Memory), 또한 액정 표시장치, 전계발광 표시장치 등의 구동회로 등을 구성하는 스위칭 소자로서도 주목되고 있다. 또한, 최근, 이러한 다결정 실리콘을 채널 반도체막으로서 사용한 박막 트랜지스터(TFT)를 스위칭 소자 및 주변의 구동회로로서 채용한 액티브 매트릭스형 액정 표시장치가 주목되고 있다. 저가의 비정질 글래스 기판에 저온성막이 가능한 다결정 실리콘 반도체막을 사용하여 박막 트랜지스터 어레이를 구성함으로써, 반사형이나 대면적, 고세밀, 고화질 또한 저가인 패널 디스플레이(예를 들면 플랫형 텔레비전)를 실현할 수 있는 가능성이 있기 때문이다.
한편, poly-Si TFT를 액정 표시장치 등의 화소 선택용 스위칭 소자에 사용하는 경우, 오프 전류가 크고, 표시 품질이 낮다는 문제가 있다. 종래의 단결정의 실리콘을 사용한 MOS 트랜지스터에서는, 게이트 역바이어스에 있어서, 채널이 소스 또는 드레인과 역극성이 되어, 공핍층이 형성되어 충분한 내압 및 정류성을 나타내기 때문에, 리크 전류의 증가는 없었다. 그렇지만, poly-Si TFT에서는 반도체막을 구성하는 결정 입자의 입자 경계, 또는 입자 내의 결함을 경유하여 전류가 흘러 버리기 때문에, 큰 리크 전류가 발생한다는 문제가 있다. 또한, MOS 트랜지스터는 그 만큼 큰 게이트 역바이어스로서는 사용되지 않기 때문에, 리크 전류는 문제가 되지 않았다. 그런데, 예를 들면 액티브 매트릭스형 액정 표시장치에 사용되는 poly-Si TFT에서는 약 10V 이상의 역바이어스 하에서 사용되기 때문에, 리크 전류가 큰 문제가 된다. 이 문제는 액정 표시장치의 화소 선택용 박막 트랜지스터에 poly-Si를 사용하는 경우에 특히 중요한 문제이다.
이 리크 전류를 저감하기 위해서는 드레인단에서의 전계를 완화하는 것이 효과적으로, 지금까지 LDD(Lightly Doped Drain) 구조(전자통신학회 종합전국대회, 2-20, pp.271 1978)가 효과적인 것으로 알려져 있다. 이것은 드레인 영역의 단부에 저도즈의 예를 들면 1×lO14/㎠ 이하로 불순물을 활성화한 영역을 형성하여 드레인 영역의 단부에서의 전계를 완화하는 것이다.
LDD 구조를 갖는 박막 트랜지스터는 종래, 예를 들면 이하와 같은 공정에 의해 형성되어 있다. 우선 수소를 함유하는 비정질 실리콘(a-Si:H)막을 글래스 기판상에 형성하고, 램프 어닐로 수소를 제외한다. 그 후 비정질 실리콘막에 레이저를 조사하여 결정화를 함으로써, 다결정 실리콘(poly-Si) 반도체막을 형성한다. 계속해서, 게이트 절연막 및 게이트 전극을 형성하고, 이 게이트 전극을 마스크로서 불순물 이온의 헤비(heavy) 도프를 한다. 이 때 게이트 전극은 채널 영역 및 LDD 영역을 덮도록 패터닝하여 둔다. 이어서, 게이트 전극을 채널 영역만을 덮도록 다시 패터닝한다. 그리고, 다시 패터닝한 게이트 전극을 마스크로서 불순물 이온의 라이트 도프를 한다. 이 결과, LDD 구조를 갖는 소스·드레인 영역이 형성된다. 이러한 공정은 예를 들면 일본 특개 2000-228526호 공보에 그 기재가 있다.
이러한 수법에 의해 LDD 구조를 갖는 박막 트랜지스터를 형성하는 경우, 게이트 전극의 패터닝시의 마스크 어긋남 등에 의해, 채널 영역의 양측에서 LDD 길이(채널 영역과 콘택트 영역 사이의 LDD 영역의 두께)가 다르거나, 불규칙하기도 하다는 문제가 있다. 이 때문에 박막 트랜지스터의 특징이 격차가 있고, 또한 박막 트랜지스터의 생산성이 저하되어 버린다는 문제가 있다. 또한, 마스크 맞춤 마진을 확보하기 위해서, LDD 길이를 약 2㎛ 이하로 할 수는 없다. 이 때문에 LDD 영역이 고저항이 되고, 캐리어의 이동도가 감소되어 버린다는 문제가 있다. 따라서, LDD 길이의 제어성이 좋은 자기정합형 프로세스로, 저도즈량의 예를 들면 1×1014/㎠ 이하에서의 제어성이 충분한 프로세스의 개발이 중요하다.
그런데, poly-Si TFT는 제조 공정상, 프로세스 최고 온도가 1000℃ 정도에 달한다. 그 때문에, 내열성이 뛰어난 석영 글래스 등이 poly-Si TFT 제조용 절연 기판으로서 사용되고 있다. 즉, 제조 프로세스상, 비교적 저융점의 글래스 기판을 사용하는 것은 곤란해졌다. 그렇지만, 액정 디스플레이의 저코스트화를 위해서는 저융점 글래스 기판 재료의 사용이 필요 불가결하다. 그래서, 최근, 프로세스 최고 온도가 600℃ 이하가 되는 소위 저온 프로세스의 개발이 진행되고, 실제로 디바이스의 제작이 이루어지고 있다. 또한, 최근에는 더욱 저온으로 대면적화가 용이한 플라스틱 기판을 사용하는 것도 검토되고 있다. 플라스틱 기판의 변형 온도는 내열성이 있는 재료에 의해서 형성된 경우에도, 기껏 200℃이다. 따라서, 기판이 플라스틱으로 형성되어 있는 경우에는 모든 프로세스를 200℃ 이하라는 종래에 비교하여 초저온의 조건으로 행하지 않을 수 없다.
액정 디스플레이의 대형화에 따라, 저온 프로세스의 poly-Si TFT에서는 대면적의 반도체 박막에 스루 풋(throughput) 좋게 불순물을 주입할 수 있는 이온 도핑법이나 플라즈마 도핑법이 사용되고 있다. 이온 도핑법은 불순물 기체를 이온화한 후, 질량 분리를 하지 않고 전계 가속하여 대면적의 반도체 박막에 일괄하여 불순물 이온을 조사하는 것으로, 플라즈마 도핑법은 불순물 기체와 성막 가스를 동시에 이온화하여, 기판 표면에 불순물 이온과 함께 성막하는 방법이다. 이것에 대하여, 이온 임플란테이션(implantation)은 불순물 이온의 질량 분리를 한 후, 이온 빔 반도체 박막에 조사하는 것이다. 이온 도핑법이나 플라즈마 도핑법은 대면적화에 유리하지만, 한편에서, 이들의 프로세스는 막 중에 수소를 다량으로 포함하기 때문에, 플라스틱 기판과 같은 더욱 저온에서의 프로세스에서는 수소 제거의 온도(400℃)를 얻을 수 없고, 엑시머 레이저에 의한 결정화(ELA:Excimer Laser Anneal)시에 내부의 수소가 분출하여 막을 파괴하여 버린다는 문제가 있다. 또한, 원리상, 자 기정합형 프로세스에는 맞지 않는 등의 문제도 있다.
그런데, 최근, 200℃ 이하의 프로세스에서 도핑 가능한 방법으로서 Laser-Induced Melting of Predeposited Impurity Doping(LIMPID법)이 주목되고 있다. 이것은 불순물 기체를 이온화하여, 반도체 박막 표면에 불순물 이온을 흡착시킨 후, 엑시머 레이저에 의해 막 중에 녹여 넣는 방법으로, 막 중에 수소를 넣지 않을 뿐만 아니라, 자기정합화 프로세스에도 최적이고, 저온 프로세스에 대한 최적성과 더불어 주목받고 있다(일본 특개소 61-138131호 공보, 일본 특개소 62-002531호 공보, 일본 특개소 62-264619호 공보, 및 일본 특개평 9-293878호 공보 참조).
이 LIMPID법에서는 1×1015 내지 1×1016/㎠ 정도의 고도즈량으로 불순물을 반도체 박막 중에 전기적으로 활성화할 수 있다. 그렇지만, 1×1014/㎠ 이하로 불순물의 도즈량을 정밀도 좋게 제어하는 것은 원리상 곤란하다. 이것은 예를 들면 Si 최표면에 1원자층의 불순물 이온이 흡착된 경우에도, 엑시머 레이저 어닐에 의해서 1×1015 내지 1×1016/㎠ 정도의 고도즈량으로 불순물이 활성화되어 버리기 때문이다. 또한, 종래 방법에서는 1 원자층의 불순물 이온의 흡착은 지극히 단시간에 일어나기 때문에, 저도즈량에서의 제어는 곤란하였다.
도 13은 플라즈마 조사에 의해서 인을 흡착시킨 후에 엑시머 레이저를 사용하여 어닐을 실시한 경우의 시트 저항(ρs)의 값을 나타내는 것이다. 이 시트 저항치(ρs)는 불활성 가스인 아르곤 가스에 의해서, 포스핀(PH3)을 여러가지 분압으로 하면서 측정한 것이다. 플라즈마 조사 조건으로는, 아르곤 가스는 유량 5 내지 150sccm이고, 포스핀·수소의 유량은 3 내지 10sccm이고, 전체 압력은 63Pa(475mTorr), 기판 온도 130℃, RF 파워 20W, 조사 시간은 1분이다. 엑시머 레이저를 사용한 어닐의 조건은 308㎚의 XeCl 엑시머 레이저를 사용하여, 300mJ/㎠의 에너지 밀도로, 오버랩율 98%이다. 도 13으로부터도 분명한 바와 같이, 포스핀의 분압을 바꾼 경우에도, 결과로서의 시트 저항(ρs)의 값에 큰 변화가 없고, 분압의 제어에 의해서는 불순물 확산 영역의 불순물 농도는 제어할 수 없는 것이 도시되어 있다.
한편, 종래의 이온 임플란테이션은 자기정합화 프로세스에도 최적이고, 저도즈량의 컨트롤도 가능하다. 그러나, 일반적으로 실리콘 기판에 대한 프로세스에서는 프로세스 중에 기판의 온도가 상승하여 버리기 때문에, 기판의 정전 척(chuck)으로 냉각판을 흡착시켜서, 이면으로부터 방열하는 방법을 취하고 있지만, 이 방법은 플라스틱 기판의 열 전도성 및 전기 전도성을 고려하면, 실현이 곤란하다. 또한, 대면적의 반도체 박막에 대하여 일괄해서 불순물을 넣을 수 없고, 대형 액정 디스플레이의 제조에 있어서는 스루 풋이 악화된다는 과제도 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은 저내열성 기판을 사용한 경우에 있어서도, 저농도의 불순물 확산 영역을 제어성 좋게 형성하는 것이 가능한 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 반도체층의 저항 제어방법, 및 박막 반도체 소자를 제공하는 것이다.
본 발명의 반도체층의 도핑방법은 기판상에 반도체층을 형성하는 공정과, 상기 반도체층의 표면에 도펀트 이온을 흡착시키는 동시에, 그 흡착량을 제어하는 공정과, 흡착된 도펀트 이온을 상기 반도체층 내에서 활성화시키는 공정을 갖는 것을 특징으로 한다.
반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하는 방법으로서는 예를 들면, 반도체층을 형성하는 재료의 댕글링 본드(dangling bond)의 종단량(終端量)을 제어하는 방법이나, 반도체층의 표면에 흡착된 도펀트 이온을 에칭에 의해 선택적으로 제거하는 방법을 들 수 있다. 댕글링 본드의 종단량을 제어하는 방법에 대해서 예시하면, 수소 이온을 댕글링 본드의 종단부에 흡착시키는 방법이나, 반도체층이 형성되는 기판의 온도를 변화시키는 방법이 있고, 더욱 구체적으로는 흡착되는 도펀트 이온 가스를 도펀트 이온 농도가 1% 미만이 되도록 수소 가스, 또는 수소 가스 및 불활성 가스의 혼합 가스로 희석하는 방법을 사용할 수 있다.
본 발명의 반도체층의 도핑방법에 의하면, 기판상에 형성된 반도체층의 표면에 도펀트 이온이 흡착되게 되지만, 그 도펀트 이온의 양이 제어되기 때문에, 반도체층에 도입되어 활성화되는 양도 정밀하게 제어할 수 있고, 특히 저내열성 기판상에 저농도 불순물 확산 영역이 재현성 좋게 형성된다.
또한, 본 발명의 박막 반도체 소자의 제조방법, 및 반도체층의 저항 제어방법은 기판상에 반도체층을 형성하는 공정과,상기 반도체층의 표면에 도펀트 이온을 흡착시키는 동시에, 그 흡착량을 제어하는 공정과,흡착된 도펀트 이온을 상기 반도체층 내에서 활성화시키는 공정을 갖는 것을 특징으로 한다. 또한, 본 발명의 박막 반도체 소자는 상술한 제조방법을 사용하여 제조되는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 효과는 이하의 설명에 의해서 더욱 분명해질 것이다.
도 1a 내지 도 1c는 본 발명의 반도체층의 도핑방법의 실시예의 일례를 도시하는 공정도로, 도 1a는 이온 흡착 전의 실리콘층 표면의 상태를 도시한 도면, 도 1b는 인 이온과 함께 수소 이온도 흡착된 상태를 도시한 도면, 도 1c는 엑시머 레이저의 조사에 의한 활성화 공정을 도시한 도면.
도 2는 본 발명에 근거하는 실험 결과에 따른 희석 가스의 혼합비와 시트 저항의 관계를 도시하는 특성도.
도 3은 본 발명에 근거하는 실험 결과에 따른 희석 가스의 혼합비와 인 농도의 관계를 도시하는 특성도.
도 4는 본 발명에 근거하는 실험 결과에 따른 시트 저항과 플라즈마 조사 시간의 관계를 도시하는 특성도.
도 5는 본 발명에 근거하는 실험 결과에 따른 기판 온도와 시트 저항의 관계를 도시하는 특성도.
도 6은 본 발명에 근거하는 실험 결과에 따른 수소 플라즈마 처리 시간과 시트 저항의 관계를 도시하는 특성도.
도 7은 CVD 성막 후의 웨이퍼 내막 두께 분포와 시트 저항 평가점을 도시하 는 모식도.
도 8은 LIMPID법에 의한 시트 저항의 면 내 분포를 도시하는 도면.
도 9는 LIMPID법에 의해서 반복하여 형성한 경우의 시트 저항치를 도시하는 도면.
도 10a 내지 도 10c는 본 발명의 반도체층의 도핑방법의 실시예의 일례로서, 박막 트랜지스터의 형성방법의 예를 설명하는 공정도로, 도 10a는 반도체 다결정막의 형성 공정까지의 공정도, 도 10b는 반도체 박막을 결정화하는 공정까지의 공정도, 도 10c는 도펀트 이온과 수소 이온의 흡착 공정까지의 공정도.
도 11a 내지 도 11c는 본 발명의 반도체층의 도핑방법의 실시예의 일례로서, 도 10c에 이어서 상기 박막 트랜지스터의 형성방법의 예를 설명하는 공정도로, 도 11a는 반도체 다결정막의 활성화 공정까지의 공정도, 도 11b는 반도체 박막으로의 고농도의 도핑 공정까지의 공정도, 도 11c는 박막 트랜지스터에 있어서의 배선 공정까지의 공정도.
도 12는 본 발명의 박막 반도체 소자의 제조방법의 실시예의 일례에 의해서 형성된 액정 표시장치에 있어서의 박막 트랜지스터의 소자 구조를 도시하는 단면도.
도 13은 종래의 프로세스를 사용한 경우에 있어서의 PH3 분압과 시트 저항의 관계를 도시하는 특성도.
이하, 본 발명의 반도체층의 도핑방법의 일 실시예에 대해서, 도 1a 내지 도 1c를 참조하여 설명한다. 본 실시예의 반도체층의 도핑방법은 플라스틱 등의 저내열성 절연 기판상에 형성된 실리콘층에 대해서도 제어성 좋게 저농도 불순물 확산 영역을 형성할 수 있는 제법이다.
처음에, 도 1a에 도시한 바와 같이, 절연 기판(10; 도 1c 참조)상에 반도체층인 실리콘층(11)이 형성되어 있고, 이 단계에서는 엑시머 레이저의 레이저 빔의 조사에 의해서 결정화되어 있는 것으로 한다. 이 실리콘층(11)의 표면에서는 예를 들면 미결정의 형식으로 다수의 실리콘 원자(11a)가 존재하고, 그 중 일부의 실리콘 원자(11a)로부터는 댕글링 본드(11b)가 나와 있다.
다음에, 도 1b에 도시한 바와 같이, 반도체성막 가스를 포함하지 않는 도펀트 가스로 이루어지는 플라즈마를 사용하여 실리콘층(11)의 표면의 댕글링 본드(11b)를 종단시키도록 도펀트 가스 이온을 흡착시킨다. 도펀트 가스는 인 이온(12p)을 포함하는 PH3 가스를 수소 H2로 희석한 가스이다. 플라즈마 가스 중에는 인 이온(12p)과 수소 이온(12h)이 혼재하고, 이들 인 이온(12p)과 수소 이온(12h)이 각각 댕글링 본드(11b)를 종단시키도록 실리콘층(11)의 표면에 흡착된다. 또한, 이 때, 인 이온(12p)만이 존재하고 있는 조건으로 한 경우에는 실리콘층(11)의 표면의 대부분의 댕글링 본드(11b)에 인 이온(12p)이 흡착되어, 불활성 가스로 인계 가스의 분압을 내린 경우에도 저농도의 확산 영역을 형성하는 것은 곤란하다(도 13 참조). 이것에 대하여, 본 실시예에서는 수소 이온(12h)이 인 이온(12p)에 의 한 댕글링 본드(11b)의 종단량을 제어하게 되어, 실리콘층(11)의 표면에서의 인 이온(12p)의 농도를 흡착 단계에서 내릴 수 있다.
계속해서, 도 1c에 도시한 바와 같이, 절연 기판(10)상의 실리콘층(11)의 표면에 엑시머 레이저의 빔을 조사하여, 실리콘층(11)의 표면에 흡착하고 있는 인 이온(12p)을 실리콘층(11) 중에 확산시킨다. 엑시머 레이저의 조사에 의해서, 실리콘층(11)은 순간적으로 용융하여, 흡착되어 있던 인 이온(12p)을 막 중으로 녹여 넣는다. 이 때, 댕글링 본드(11b)의 일부를 종단하고 있는 수소 이온(12h)은 가스화하여 PH3 가스로서 분위기 가스 중에 증발되는 한편, 인 이온(12p)은 실리콘층(11)에 확산되고, 이것에 의해 저농도의 불순물 확산 영역이 형성된다. 수소 이온(12h)이 댕글링 본드(11b)를 종단하도록 흡착하였기 때문에, 인 이온(12p)은 저농도로 확산되고, 특히, 실리콘층(11)에 TFT의 LDD 구조를 형성하는 경우에는 저농도 불순물 영역을 제어성 좋게 형성할 수 있다.
또한, 본 실시예의 도핑방법에서는 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하기 위해서, 수소 이온을 흡착시키는 가스를 흘려 도펀트 이온의 가스를 희석하도록 하였지만, 기판 온도를 변화시키거나, 가스의 유량이나 분압을 제어하거나, 도펀트 이온의 가스와 수소계의 가스의 혼합 가스를 더욱 불활성 가스로 희석하거나, 또 흡착을 위한 플라즈마 조사의 조건을 제어하도록 하여도 좋다. 또한, 일단 반도체층의 표면에 흡착된 도펀트 이온을 에칭 등의 방법으로 제거하는 것도 가능하고, 또한, 수소 플라즈마 처리 공정을 추가하여 반도체층의 표면에 흡 착되는 도펀트 이온의 양을 제어할 수도 있다. 덧붙여, 도펀트 이온을 에칭 등의 방법으로 제거하는 방법과, 가스의 유량이나 분압을 제어하는 방법이나 기판 온도를 제어하는 방법과 조합하는 것도 가능하다.
도펀트 가스에 수소 가스를 혼합함으로써, 플라즈마 처리 중에 실리콘층의 표면에 도핑 이온의 흡착과 동시에 수소의 패시베이션(passivation)이 생긴다. 수소에 의해서 패시베이션된 실리콘의 댕글링에 도핑 이온을 흡착시키기 위해서는 Si와 H의 결합을 절단할 필요가 있고, 이 경우, 도핑 이온의 흡착 속도를 지연시킴으로써, 프로세스윈드를 크게 하여 프로세스의 제어성을 향상시킬 수 있다. 한편, 실온 부근에서 실리콘 표면에 흡착된 수소는 비교적 안정이고, 특히 수소가 인과 동시에 흡착되어 있는 경우, P-Si-H의 복합체를 형성하여, 수소의 해리(解離) 에너지가 상승하고, Si-H의 결합은 안정적이다. 한편, 이 결합은 기판 온도가 100℃ 정도가 되면 깨지기 쉬워진다. LDD 구조의 저농도 불순물 확산 영역을 형성하기 위해서는 인의 흡착량을 적게 할 필요가 있지만, 이러한 경우에는 실온 부근에서, 도핑 가스와 함께 수소를 대량으로 포함한 가스의 플라즈마를 조사하면 좋다. 한편, 소스·드레인 영역과 같이 고농도 불순물 확산 영역을 형성하기 위해서는 인의 흡착량을 많게 할 필요가 있고, 이러한 경우에는 수소 농도를 삭감, 기판 온도를 상승시켜 플라즈마를 조사시키면 좋다. 이것에 의해 엑시머 레이저 어닐 후의 박막의 저항을 정밀도 좋게 제어할 수 있다.
또한, 흡착된 도펀트 이온은 도 1c와 같이 엑시머 레이저와 같은 에너지 빔의 조사에 의해서 활성화되지만, 도펀트 이온의 활성화와 기판상의 반도체층의 재 결정화를 동시에 행하도록 하는 것도 가능하다. 도펀트 이온의 활성화나 기판상의 반도체층의 재결정화를 할 때 사용하는 에너지 빔의 일례로서, 엑시머 레이저를 사용하는 경우에는 ArF 엑시머 레이저, XeF 엑시머 레이저, XeCl 엑시머 레이저, KrF 엑시머 레이저 등을 들 수 있다. 도펀트 이온의 활성화 수단으로서는 상술한 바와 같은 엑시머 레이저 등의 에너지 빔을 사용하는 것 이외에, 램프 어닐이나 퍼니스(furnace) 어닐 등의 가열수단을 사용하여도 좋다.
또한, 도펀트 이온의 흡착 시의 플라즈마 조사 조건을 제어하는 경우, 도핑 가스에, 수소 가스 또는 불활성 가스와 수소 가스의 혼합 가스를 혼합한 가스로부터 플라즈마를 생성하여 플라즈마의 조사를 행하는 것이 가능하지만, 이것에 한하지 않고 도핑 가스를 함유하는 가스의 플라즈마 조사 전, 또는 조사 후에 수소 플라즈마 조사를 하도록 하여도 좋다. 일반적으로, 도핑 가스를 희석하는 수소 가스의 농도가 높을 수록, 불순물 확산 농도를 내릴 수 있고, 또한, 반도체층 표면의 온도가 낮은 경우일 수록 불순물 확산 농도를 내릴 수 있다. 플라즈마 조사 조건으로서는 도펀트 가스와 수소 가스를 함유하는 혼합 가스의 유량이나 압력, 기판 온도나, 조사 시간, RF 파워 등의 조건이 있고, 이것들의 조건을 각각 제어하는 또는 이들을 조합하여 제어하는 것으로, 재현성 좋게 저농도 불순물 확산 영역을 형성할 수 있다.
본원 발명자는 반도체층의 표면에 흡착되는 도펀트 이온량을 제어하기 위한 수단으로서, 희석 가스에 의해서 제어하는 방법, 플라즈마 조사 시간에 의해서 제어하는 방법, 기판 온도에 의해서 제어하는 방법, 수소 플라즈마 처리에 의해서 제 어하는 방법에 대한 실험을 하고 있고, 여기서는 그 실험 결과로부터 얻어진 데이터에 대해서 도 2 내지 도 6을 참조하면서 설명한다.
도펀트 가스로서 포스핀(PH3)을 사용하고, 그 포스핀(PH3)의 농도가 약 1%가 되도록 수소 가스(H2) 및 아르곤 가스(Ar)로 희석하고, 이 혼합 가스를 사용하여, 두께 70㎚의 비단결정 실리콘막에 플라즈마 조사를 하고, 그 경우의 시트 저항(ρs)을 측정하였다. 도 2는 그 결과를 나타낸 것이다. 또한, 불활성 가스로서의 아르곤과 수소의 혼합 가스는 수소 분압 0%(아르곤 분압 100%)에서 수소 분압 100%(아르곤 분압 0%)의 범위로 변화시켜 혼합하고 있다. 가로축은 수소 함유 도펀트 가스와 아르곤의 혼합 가스의 혼합비(아르곤 가스 Ar의 분압비)를 나타내고, 세로축은 시트 저항치(ρs)를 나타낸다. 포스핀(PH3)에 수소 가스(H2)를 약 99%가 되도록 함유시킨 가스는 9.2Pa(69mTorr)이고, 아르곤과 수소의 혼합 가스 중의 아르곤 가스 분압은 54.1·XPa(406·XmTorr; X는 수치(%))이며, 아르곤과 수소의 혼합 가스 중의 수소 가스 분압은 54.1·(100-X)Pa(406·(100-X)mTorr; X는 수치(%))이다.
도 2로부터도 분명한 바와 같이, 특히 아르곤 가스의 분압이 낮은, 즉 수소 가스의 분압이 높은 영역에서, 5×103 내지 6×103Ω/㎠ 정도의 고저항화가 가능하게 되고, 수소 가스가 도펀트 가스에 대하여 희석하는 효과가 나타나고 있다. 즉, 수소 가스가 존재하는 것으로 박막 반도체막상에 수소 가스가 높은 비율로 흡착되고, 그 만큼 인의 농도를 저감하여 고저항화가 실현되고 있는 것을 알 수 있다.
도 3은 엑시머 레이저의 에너지 밀도(mJ/㎠)에 대한 인 이온의 농도 변화를 나타낸 것이다. 또한, 흑색 사각으로 도시하는 점은 아르곤 분압이 100%, 흑색 원으로 도시하는 점은 수소 분압이 100%의 경우를 각각 도시하고 있다. 엑시머 레이저의 에너지 밀도가 낮은 쪽이 인 이온의 농도가 높아져 있다. 또한, 아르곤 분압이 100%의 경우 쪽이, 수소 분압이 100%의 경우에 비교하여 인 이온의 농도가 높아져 있고, 저농도 불순물 확산 영역을 형성하는 경우에는 아르곤 분압보다도 수소 분압을 높게 한 경우 쪽이 바람직한 것을 알 수 있다.
본원 발명자는 도 4에 도시한 바와 같이, 플라즈마 조사 시간과 시트 저항치의 관계에 대해서도 실험을 하고 있다. 실험은 막 두께 70㎚의 비단결정 실리콘층에 대하여, 플라즈마 조사 시간에 의한 제어된 인의 흡착과, 엑시머 레이저 어닐에 의한 활성화를 도모한 것이다. 가로축은 플라즈마 조사 시간(초), 세로축은 시트 저항치 Qs(Ω/□)를 도시하고 있다. 도 4로부터도 분명한 바와 같이, 플라즈마 조사 시간을 길게 할 수록, 시트 저항치(ρs)가 저하되는 경향이 있고, 플라즈마 조사 시간을 짧게 하는 것으로 불순물 확산 영역의 고저항화를 도모할 수 있다. 시트 저항치(ρs)의 저하는 거의 지수 함수적인 변화를 나타내고 있고, 조사 개시 후의 짧은 시간으로, 저항치가 크게 저하되어 가는 것을 알 수 있다. 또한, 이 실험에 있어서, 조사 시간 이외의 플라즈마 조사 조건은 포스핀(PH3)과 99%의 수소(H2)의 혼합 가스를 유량 10sccm으로 하고, 아르곤 가스를 유량 50sccm으로 도입하고, 압력을 63.3Pa(475mTorr), 기판 온도를 130℃, RF 파워를 20W로 설정하고 있다. 또 한, 활성화를 위한 엑시머 레이저 어닐의 조건에 대해서는 엑시머 레이저로서 XeCl 엑시머 레이저(파장 308㎚)가 사용되고, 98%의 오버랩율로 순차 조사한 것이다.
반도체층의 표면에 흡착되는 도펀트 이온량을 제어하기 위한 수단으로서는 또한 플라즈마 조사시의 기판 온도의 제어도 유효하다는 것이 실험으로부터 발견되었다. 도 5는 기판 온도(K)를 변화시켜 막 두께 70㎚의 비단결정 실리콘층의 시트 저항치(ρs)의 변화를 측정한 것이다. 가로축은 기판 온도(K), 세로축은 시트 저항치(ρs)(Ω/□)를 나타내고 있다. 도 5로부터도 분명한 바와 같이, 플라즈마 조사시의 기판 온도를 높게 할 수록, 그 시트 저항치(ρs)가 저하되는 경향이 있고, 플라즈마 조사시의 기판 온도를 높게 하는 것으로 불순물 확산 영역의 고저항화를 도모할 수 있다. 또한, 이 실험에 있어서, 기판 온도 이외의 플라즈마 조사 조건은 포스핀(PH3)과 99%의 수소(H2)의 혼합 가스를 유량 10sccm으로 하고, 아르곤 가스를 유량 50sccm으로 도입하고, 압력을 63.3Pa(475mTorr), 기판 온도를 130℃, RF 파워를 20W, 그리고 플라즈마 조사 시간을 1분으로 설정하고 있다. 또한, 활성화를 위한 엑시머 레이저 어닐의 조건에 대해서는 엑시머 레이저로서 XeCl 엑시머 레이저(파장 308㎚)가 사용되어, 98%의 오버랩율로 순차 조사한 것이다.
또한, 반도체층의 표면에 흡착되는 도펀트 이온량을 제어하기 위한 수단으로서는 수소 플라즈마 처리 공정을 더하도록 하는 것도 가능하고, 도 6에 도시한 바와 같이, 도핑 가스를 사용한 플라즈마 조사를 한 후, 수소 가스를 사용한 플라즈마 조사를 하여, 이미 반도체 박막의 표면에 흡착하고 있는 인 이온을 수소 이온으 로 치환하여, 흡착되는 도펀트 이온량을 제어할 수 있다. 또한, 도 6은 시트 저항치(ρs)(Ω/□)의 수소 플라즈마 조사 의존성을 나타내고 있고, 가로축은 수소 플라즈마의 조사 시간(초), 세로축은 시트 저항치(ρs)(Ω/□)를 나타내고 있다. 수소 플라즈마 처리의 시간이 길어질 수록, 시트 저항치(ρs)가 증대하는 경향이 있다. 따라서, 수소 플라즈마 처리 시간을 제어하는 것으로, 원하는 시트 저항치(Q/□)를 갖는 불순물 확산 영역을 형성할 수 있게 된다. 또한, 이 실험에 있어서, 반도체막으로서 막 두께 40nm의 비단결정 실리콘막이 사용되고, 도핑 가스의 플라즈마 조사 조건은 포스핀(PH3)과 99%의 수소(H2)의 혼합 가스를 유량 10sccm으로 하며, 아르곤 가스를 유량 50sccm으로 도입하고, 압력을 63.3Pa(475mTorr), 기판 온도를 130℃, RF 파워를 20W, 그리고 플라즈마 조사 시간을 1분으로 설정하고 있다. 또한, 수소 플라즈마 조사 조건은 수소 가스(H2)를 유량 50sccm으로 하고, 압력을 26.7Pa(200mTorr), RF 파워를 20W로 설정하고 있다. 또한, 활성화를 위한 엑시머 레이저 어닐의 조건에 대해서는 엑시머 레이저로서 XeCl 엑시머 레이저(파장 308㎚)를 사용하여, 98%의 오버랩율로 순차 조사한 것이다.
이상의 실험 결과로부터도 분명한 바와 같이, 본 실시예의 반도체층의 도핑 방법에서는 반도체층의 표면에 흡착되는 도펀트 이온의 양의 제어가 행하여진다. 구체적으로는 수소 이온을 흡착시키는 가스를 흘려 도펀트 이온의 가스를 희석함으로써 행하여지고, 이것에 더하여, 기판 온도를 변화시키는 것, 가스의 유량이나 분 압을 제어하는 것, 도펀트 이온의 가스와 수소계의 가스의 혼합 가스를 더욱 불활성 가스로 희석하는 것, 또 흡착을 위한 플라즈마 조사의 조건, 예를 들면 기판 온도나 플라즈마 조사 시간을 제어함으로써 행하여진다. 또한, 일단 반도체층의 표면에 흡착된 도펀트 이온을 에칭 등 방법으로 제거함으로써, 또한, 수소 플라즈마 처리 공정을 추가하여 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어할 수도 있다.
여기서 엑시머 레이저를 사용한 LIMPID법에 대해서 설명한다. 이 방법은 기본적으로는 도펀트 가스를 이온화하여, 반도체 박막 표면에 도펀트 이온을 흡착시킨 후에 엑시머 레이저 등의 에너지 빔의 조사에 의해서 막 중에 불순물 이온을 녹여 넣는 방법으로, 특히 저온에서의 프로세스가 실현되기 위해서 주목되고 있는 기술이다. 본 실시예의 반도체층의 도핑방법에 있어서는 도펀트의 흡착 공정에서 반도체층의 표면에 흡착되는 도펀트 이온의 양의 제어가 행하여지지만, 이 흡착 공정 후에는 엑시머 레이저를 사용한 LIMPID법과 같은 공정에서 도핑을 하는 것이다.
이 LIMPID법은 특히 면 내의 도핑의 균일성이 뛰어나고, 특히 저농도의 불순물을 확산시키는 경우에 적절하다. 도 7은 CVD 장치로 실리콘 등의 박막을 형성한 경우의 막 두께 분포를 도시하는 것으로, 도면 중의 번호1 내지 번호9로 도시한 점이 시트 저항의 측정 포인트이다. 이 측정 포인트 번호1 내지 번호9의 각 점에서의 시트 저항의 분포가 도 8에 도시되어 있다. 측정은 포스핀과 수소(PH3/H2)의 혼합 가스의 분압을 5.2Pa(39mTorr)로 하여, 수소 가스의 분압을 29Pa(218mTorr)로 하고, 아르곤 가스의 분압을 29.1(218mTorr)로 한 제 1 가스와, 포스핀과 수소(PH3/H2)의 혼합 가스의 분압을 9.5Pa(71mTorr)로 하고, 아르곤 가스의 분압을 53.9(404mTorr)로 한 제 2 가스에 대해서, 각각 웨이퍼면 내에서의 분포를 조사한 것이다. 이 도 8로부터도 분명한 바와 같이, LIMPID법을 사용한 경우에는 시트 저항치는 면 내에서 대략 균일해지고, 따라서 양호한 재현성을 얻을 수 있게 된다.
또한 도 9는 LIMPID법에서의 재현성을 도시한 도면으로, 어몰퍼스 실리콘막을 피복시켜, 레이저 어닐을 실사한 상태에 있어서의 시트 저항치의 변동을 측정한 결과를 도시하는 도면이다. 도 9 중, 상측의 분포는 포스핀과 수소(PH3/H2)의 혼합 가스의 유량을 9sccm으로 하고, 수소 가스의 유량을 92sccm으로 하고, 아르곤 가스의 유량을 50sccm으로 한 제 1 조건 하의 데이터이고, 하측의 분포는 포스핀과 수소(PH3/H2)의 혼합 가스의 유량을 9sccm으로 하고, 아르곤 가스의 유량을 50sccm으로 한 제 2 조건 하의 데이터이다. 또한, 도 9 중의 삼각 표시 부분의 데이터는 사각 표시 부분의 데이터를 처리하고, 그 약 6일 후에 다시 처리하였을 때의 것이다. 이들 사각의 표시 부분과 삼각의 표시 부분은 잘 겹쳐 있어, LIMPID법에서는 재현성이 뛰어난 소자의 형성이 가능한 것을 알 수 있다.
본 발명에 의한 도핑 프로세스는 특히 저온에서의 프로세스에 최적이기 때문에, 예를 들면 기판에 플라스틱을 사용하는 것이 가능하다. 여기서, 도 10a 내지 도 11c를 참조하여, 기판에 플라스틱 기판을 사용한 프로세스에 대해서 설명한다. 본 실시예의 형태는 P채널형의 박막 트랜지스터를 절연 기판상에 형성하고, 액티브 매트릭스형 표시장치의 능동 소자 기판에 사용하는 박막 반도체장치를 제작하는 예이다. 또한, N채널형 박막 트랜지스터를 형성하는 경우도 완전히 동일하다.
우선, 도 10a에 있어서, 절연 기판(15)에는 유기 고분자 재료로 이루어지는 소위 플라스틱 재료를 사용한다. 여기서, 플라스틱 재료는, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트 등의 폴리에스테르류, 폴레프로틸렌 등의 폴리올레핀류, 폴리페닐린설피드 등의 폴리페닐린설피드류, 폴리아미드류, 방향족폴리아미드류, 폴리에테르케톤류, 폴리이미드류, 아크릴계수지, PMMA(Polymethyl Methacrylate; 폴리메타크릴산메틸) 등이다. 특히, 폴리에틸렌테레프탈레이트, 아세테이트, 폴리페닐렌설피드, 폴리카보네이트나, 폴리에테르설폰, 폴리스틸렌, 나일론, 폴리프로필렌, 폴리염화비닐, 아크릴계수지, PMMA 등의 범용적인 플라스틱 재료는 적절하게 사용할 수 있다. 또한, 절연 기판(15)을 필름의 형태로 사용하는 경우는 기계적 안정성이나 강도의 점에서 2축 연장되어 있는 것이 바람직하다. 또한, 플라스틱 기판의 흡습성을 억제하기 위한 산화 실리콘막 등의 베리어(barrier)층(16)을 기판 이면에 성막하여 둠으로써, 진공장치 내에서 대기압에 노출될 때 및 그 후의 프로세스에 있어서의 절연 기판(15)의 변형을 억제할 수 있다. 도 10a에 도시한 바와 같이, 산화 실리콘의 베리어층(16)은 플라스틱제의 절연 기판(15)의 표면에도 성막하여 두면 더욱 효과적이다.
또한, 절연 기판(15)에는 미리 열적인 버퍼층(20)을 형성하여 두는 것이 바람직하다. 열적인 버퍼층(20)으로서는 무기 재료의 SiO2막, SiNx막 등을 약 100 내 지 500㎚의 두께로 성막하여 두면 좋지만, 이 때 절연 기판(15)의 유기 고분자 재료와 무기 재료의 열팽창의 차이에 의해 에너지 빔 조사시에 막이 박리되는 것을 방지할 목적으로, 기판보다 열적 연화점이 낮은 유기 고분자 재료의 아크릴수지 등을 별도의 버퍼층(17)으로서 버퍼층(20) 위에 형성함으로써 다층 구조로 하면, 더욱 효과적이다.
이러한 내열용 버퍼층(17, 20)이 형성된 절연 기판(15)의 상측면에 트랜지스터의 활성층이 되는 비정질의 반도체 박막(21)을 성막한다. 본 실시예에서는 성막장치에는 스퍼터장치를 사용하여, 절연 기판(15)을 손상시키지 않는 200℃ 이하, 바람직하게는 150℃ 이하로 기판 온도를 설정하여 약 20 내지 100㎚의 막 두께로 퇴적을 한다. 다음에, 절연 기판(15)에 에너지 빔, 예를 들면 엑시머 레이저를 조사하여, 비정질의 반도체 박막(21)을 결정화시킴으로써 반도체 다결정막(22)을 형성한다. 엑시머 레이저의 조사에 의한 결정화에 있어서도, 절연 기판(15)의 플라스틱의 온도는 플라스틱 기판을 손상시키지 않는 200℃ 이하, 바람직하게는 150℃ 이하가 되도록, 레이저의 조사 에너지, 시간의 최적화를 할 필요가 있다. 이 때, 레이저 빔의 에너지 밀도를 약 300mJ/㎠로 설정하여, 예를 들면 라인형으로 정형한 레이저 빔을 기판에 대하여 주사하면서 반복하여 부분적으로 거듭 조사하는 것이 바람직하다. 라인형으로 정형된 레이저 빔의 형상은 일례로서 길이 방향의 치수가 120㎜이고, 폭 치수가 0.5㎜이다. 이 레이저 빔을 폭 방향을 따라 부분적으로 겹치면서 조사하지만, 이 때의 겹침량(오버랩량)은 예를 들면 98%로 설정한다. 이 반도체 다결정막(22)의 상측면에, 도 10b에 도시한 바와 같이, 반응성 스퍼터법에 의해, SiO2막의 게이트 절연막(23)을 성막한다. 또한, 이 SiO2막의 위에 SiNx 막 또한 그 위에 다시 SiO2막을 연속 성막하여 게이트 절연막(23)으로 하여도 좋다.
계속해서, 게이트 절연막(23)의 위에 게이트 전극(24)을 형성한다. 게이트 전극(24)의 형성은 예를 들면, Al, Mo, Ta, Ti, Cr 등의 금속막, 고농도로 불순물이 도핑된 다결정 실리콘막, 고농도 도프 다결정 실리콘과 금속의 적층막, 또는 상술한 재료의 합금막을 성막하여, 소정의 형상으로 패터닝하여 게이트 전극에 가공한다. 다음에, 이 게이트 전극(24)을 마스크로 하여 게이트 절연막(23)을 아일랜드형으로 패터닝한다. 이것에 의해, 박막 트랜지스터의 게이트 절연막(23)을 형성할 수 있다.
계속해서, LDD 영역의 제작에 들어간다. 도핑 가스에 수소 가스 또는 불활성 가스와 수소 가스의 혼합 가스를 사용한 혼합 기체를 사용하여 플라즈마를 발생시키고, 도 10c에 도시한 바와 같이, 반도체 다결정막(22)의 표면에 도핑 이온과 수소 이온을 흡착시킨다. 이 때 반도체 다결정막(22)의 표면의 온도가 고온측으로부터 실온에 가까워질수록, 희석 가스 수소의 농도가 길수록 도즈량이 증가하지만, 이 증가는 시간과 함께 어느 일정 농도로 점차 근접한다. 이것은 인이 흡착된 영역에는 인이 흡착되기 어려운, 인에 의한 피복율이 상승할 수록, 흡착율이 감소하는 것에 의한 것이다. 본 실시예에서는 기판 온도를 실온으로 하여, PH3 가스(PH3 농도 1%가로 되도록 H2로 희석) 9sccm, 수소 희석 가스 100sccm을 혼합한 도핑용 원료 기체를 사용하고, 66.7Pa(500mTorr)로 RF 전원을 사용하여 20W로 약 1분간의 플 라즈마 조사를 하여 표면에 인 이온을 흡착시키고 있다. 이 흡착 공정에서는 반도체 다결정막(22)의 표면에 흡착되는 도펀트 이온의 양의 제어를, 희석 가스의 유량을 제어함으로써 행하였지만, 기판 온도를 변화시키는 것, 도펀트 이온의 가스와 수소계의 가스의 혼합 가스를 더욱 불활성 가스로 희석하는 것, 또한 흡착을 위한 플라즈마 조사의 조건, 예를 들면 기판 온도나 플라즈마 조사 시간을 제어함으로써 행하여도 좋다. 또한, 일단 반도체 다결정막(22)의 표면에 흡착된 도펀트 이온을 에칭 등의 방법으로 제거하는 것도 가능하고, 수소 플라즈마 처리 공정을 추가하여 반도체 다결정막(22)의 표면에 흡착되는 도펀트 이온의 양을 제어할 수도 있다.
그 후, 도 11a에 도시한 바와 같이, 다시 에너지 빔을 조사하여 반도체 다결정막(22)의 표면에 흡착하고 있는 도펀트를 막 중에 녹여 넣는 동시에 활성화한다. 이 때의 에너지 빔은 상술한 바와 같이 예를 들면 XeCl 엑시머 레이저(파장 308㎚)를 사용하고, 바람직하게는 반도체 박막(21)을 결정화(미결정화)시켰을 때 이상의 고에너지인 것이 바람직하다. 또한, 본 실시예에서는 레이저 빔의 에너지 밀도를 약 300mJ/㎠로 설정하고 있다. 이것에 의해 게이트 전극(24)으로 마스크된 이외의 반도체 다결정막이 저도즈량으로 활성화되어, 저농도 불순물 영역(22L)이 형성된다.
다음에 게이트 전극(24)에 사이드 월(25)을 형성한다. 예를 들면 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition)법에 의해 게이트 전극(24)을 포함하는 전면에 SiO2막을 퇴적시킨다. 이후, 이방성 선택 에칭(예를 들면 반응성 이 온 에칭(RIE)) 등에 의해, 게이트 전극(24)을 스토퍼로 하여 도 11b에 도시한 바와 같이, 게이트 전극(24) 및 게이트 절연막(23)의 측면에만 SiO2막을 사이드 월(25)로서 잔존시킨다. 그리고 도핑 가스에 수소 가스 또는 불활성 가스와 수소 가스의 혼합 가스를 사용한 혼합 기체를 사용하여 플라즈마를 발생시시키고, 게이트 전극(24)과 사이드 월(25)을 마스크로 하여, 반도체 다결정막 표면에 다시 흡착시킨다. 이어서, 다시 XeCl 엑시머 레이저(파장 308㎚) 등의 에너지 빔을 조사하여 반도체 다결정막 표면(저농도 불순물 영역(22L))에 흡착되어 있는 도펀트를 막 중에 있어서 동시에 활성화하여, 고농도 불순물 영역(22H)을 형성하는 헤비 도프를 한다. 본 실시예에서는 기판 온도를 120℃로 하고, PH3 가스(PH3 농도 1%가 되도록 H2로 희석) 9sccm, Ar 희석 가스 50sccm을 혼합한 도핑용 원료 기체를 사용하여, 66.7Pa(500mTorr)에서 RF 전원을 사용하여 20W로 약 1분간의 플라즈마 조사를 하여 표면에 인 이온을 흡착시켰다. 이 때, 희석 가스는 He 가스이어도 Ne 가스 등의 다른 불활성 가스이어도 상관없다. 이 때의 에너지 빔은 상술한 바와 같이 행하고, 본 예에서는 레이저 빔의 에너지 밀도를 약 310mJ/㎠로 설정하였다. 이것에 의해 게이트 전극(24)과 사이드 월(25)로 마스크된 이외의 영역의 반도체 다결정막이 고도즈량으로 활성화된다. 고농도 불순물 영역(22H)과 저농도 불순물 영역(22L)의 형성을 위한 도펀트는 인 등과 같은 도펀트이어도 좋고 , 또한 다른 도펀트이어도 좋다.
고농도 불순물 영역(22H)을 활성화한 후, 이 고농도 불순물 영역(22H)에서 소스·드레인 영역이 되는 부분 이외에는 에칭에 의해 선택적으로 제거한다. 다음에, 층간 절연막(28)을 형성하고, 소정의 콘택트 홀을 형성하여 알루미늄막을 약 1㎛의 두께로 성막하고, 도 11c에 도시한 바와 같이, 소정의 형상으로 패터닝하여 배선 전극(27)으로 한다. 이 배선 전극(27)은 콘택트 홀을 개재하여 박막 트랜지스터의 소스·드레인 영역에 접속된다. 이어서, SiO2막을 약 400nm의 두께로 성막하여, 패시베이션막으로 한다. 이 패시베이션막은 박막 트랜지스터 및 배선 전극(27)을 피복한다. 이후, 필요하면 기판의 내열 온도의 범위로 기판 가열을 하여, 패시베이션막을 캡막으로서 층간 절연막(28)에 포함되는 수소 원자를 반도체 다결정막 중에 확산시켜, 소위 수소화 처리를 실시한다.
도 12는 액티브 매트릭스형의 표시장치를 구성하는 경우의 소자 단면도이다. 플라스틱으로 된 절연 기판(40)의 양면에 산화 실리콘의 베리어층(41)이 형성되어, 플라스틱제의 절연 기판(40)의 내열용 버퍼층(42, 43)이 적층되고, 그 위에 고농도 불순물 영역(44H)과 저농도 불순물 영역(44L)의 반도체 박막이 형성되어 있다. 특히, 저농도 불순물 영역(44L)은 예를 들면 희석 가스의 유량을 제어하는 것으로 반도체 박막의 표면에 흡착되는 도펀트 이온의 양을 제어하는 것이 행하여지고 있다. 또한, 기판 온도를 변화시키거나, 도펀트 이온의 가스와 수소계의 가스의 혼합 가스를 더욱 불활성 가스로 희석하거나, 또한 흡착을 위한 플라즈마 조사의 조건, 예를 들면 기판 온도나 플라즈마 조사 시간을 제어하는 것 등에 의해서, 저농도 불순물 영역(44L)의 불순물 농도가 소요의 저농도가 되도록 제어하여도 좋다.
한 쌍의 저농도 불순물 영역(44L) 사이의 채널 영역상에는 실리콘 산화막(46)을 개재하여 게이트 전극(47)이 형성되어 있고, 층간 절연막(45)에 형성된 콘택트 홀에는 배선 전극층(48)이 고농도 불순물 영역(44H)으로 이루어지는 박막 트랜지스터의 소스·드레인 영역에 접속되어 있다. 패시베이션막(49)의 표면에 IT0(Indium Tin 0xide) 등으로 이루어지는 투명 도전막이 성막되어, 소정의 형상으로 패터닝하여 화소 전극(50)에 가공되어 있다. 화소 전극(50)은 배선 전극층(48)에 접속되고, 미리 패시베이션막(49) 및 층간 절연막(45)에 개구한 콘택트 홀을 통해서 박막 트랜지스터의 소스·드레인 영역에 접속되어 있다. 이 박막 반도체장치를 능동 소자 기판으로서 액티브 매트릭스형 액정 표시장치를 조립하는 경우에는 미리 대향 전극이 형성된 다른 절연 기판을 소정의 틈을 개재하여 절연 기판(40)에 접합하고, 또한 이 틈에 액정 등의 전기광학물질을 배치하면 좋다.
또한, 상술한 실시예는 반도체층의 도핑법과, 그것을 사용한 박막 반도체 소자의 제조방법에 대해서 설명하고 있지만, 또한 본 발명의 반도체층의 도핑법은 제어성 좋게 반도체층의 고저항화를 도모하는 방법이기 때문에, 반도체 박막의 표면에 흡착되는 도펀트 이온의 양을 제어하는 공정을 이용하여 저항층의 저항치를 제어하는 방법으로서도 이용할 수 있다.
상술한 바와 같이, 본 발명의 반도체층의 도핑법에 의하면, 저내열성 기판을 사용한 경우에 있어서도, 저농도의 불순물 확산 영역을 제어성 좋게 형성하는 것이 가능하고, 특히 박막 트랜지스터에 있어서의 LDD 구조의 저농도 불순물 영역을 제어성 좋게 형성하는 것이 가능하다.
이상의 설명에 근거하여, 본 발명의 여러가지의 예나 변형예를 실시 가능한 것은 분명하다. 따라서, 이하의 특허청구의 범위에 있어서, 상기한 상세한 설명에 있어서의 예 이외의 예로 본 발명을 실시하는 것이 가능하다.

Claims (22)

  1. 기판상에 반도체층을 형성하는 공정과,
    상기 반도체층의 표면에 도펀트 이온을 흡착시키는 동시에, 그 흡착량을 제어하는 공정과,
    상기 흡착된 도펀트 이온을 상기 반도체층 내에서 활성화시키는 공정을 포함하고,
    상기 반도체층을 형성하는 재료의 댕글링 본드(dangling bond)의 종단량(終端量)을 제어하는 것으로 상기 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하며,
    상기 댕글링 본드의 종단량의 제어를 상기 흡착되는 도펀트 이온의 가스를, 수소를 함유하는 가스와 불활성 가스의 혼합 가스로 희석하여 행하는 것을 특징으로 하는 반도체층의 도핑방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 댕글링 본드의 종단량을 제어하기 위해서, 수소 이온을 상기 댕글링 본드의 종단부에 흡착시키는 것을 특징으로 하는 반도체층의 도핑방법.
  4. 제 1 항에 있어서, 상기 댕글링 본드의 종단량의 제어를 도펀트 이온이 1% 미만이 되는 수소를 포함하는 가스로 상기 흡착되는 도펀트 이온의 가스를 희석하여 행하는 것을 특징으로 하는 반도체층의 도핑방법.
  5. 제 1 항에 있어서, 상기 댕글링 본드의 종단량의 제어를 상기 반도체층이 형성되는 상기 기판의 온도를 변화시키는 것에 의해 행하는 것을 특징으로 하는 반도체층의 도핑방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 댕글링 본드의 종단량의 제어를 상기 흡착되는 도펀트 이온에 조사되는 플라즈마 조사 조건을 제어하는 것에 의해 행하는 것을 특징으로 하는 반도체층의 도핑방법.
  8. 기판상에 반도체층을 형성하는 공정과,
    상기 반도체층의 표면에 도펀트 이온을 흡착시키는 동시에, 그 흡착량을 제어하는 공정과,
    상기 흡착된 도펀트 이온을 상기 반도체층 내에서 활성화시키는 공정을 포함하고,
    상기 반도체층의 표면에 흡착된 도펀트 이온을 에칭에 의해 선택적으로 제거함으로써 상기 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하는 것을 특징으로 하는 반도체층의 도핑방법.
  9. 제 1 항에 있어서, 상기 도펀트 이온을 인 이온으로 하는 것을 특징으로 하는 반도체층의 도핑방법.
  10. 제 1 항에 있어서, 상기 반도체층을 실리콘을 주된 재료(main material)로 하여 형성하는 것을 특징으로 하는 반도체층의 도핑방법.
  11. 제 1 항에 있어서, 상기 도펀트 이온의 흡착 공정 전에, 상기 반도체층의 결정화를 행하는 것을 특징으로 하는 반도체층의 도핑방법.
  12. 제 1 항에 있어서, 상기 기판을 내열 온도가 200℃ 이하의 저내열성 기판으로 하는 것을 특징으로 하는 반도체층의 도핑방법.
  13. 제 12 항에 있어서, 상기 저내열성 기판을 유기 고분자 재료 기판으로 하는 것을 특징으로 하는 반도체층의 도핑방법.
  14. 제 1 항에 있어서, 상기 도펀트 이온을 레이저 어닐, 퍼니스 어닐, 및 램프 어닐 중 어느 하나 또는 그 조합에 의해서 활성화시키는 것을 특징으로 하는 반도체층의 도핑방법.
  15. 제 1 항에 있어서, 상기 도펀트 이온을 반도체층의 표면에 흡착시킨 상태로 레이저 조사에 의해 상기 반도체층 내에 도입하여 활성화시키는 것을 특징으로 하는 반도체층의 도핑방법.
  16. 기판상에 반도체층을 형성하는 공정과,
    상기 반도체층의 표면에 도펀트 이온을 흡착시키는 동시에, 그 흡착량을 제어하는 공정과,
    상기 흡착된 도펀트 이온을 상기 반도체층 내에서 활성화시키는 공정을 포함하고,
    상기 반도체층을 형성하는 재료의 댕글링 본드(dangling bond)의 종단량(終端量)을 제어하는 것으로 상기 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하며,
    상기 댕글링 본드의 종단량의 제어를 상기 흡착되는 도펀트 이온의 가스를, 수소를 함유하는 가스와 불활성 가스의 혼합 가스로 희석하여 행하는 것을 특징으로 하는 박막 반도체 소자의 제조방법.
  17. 제 16 항에 있어서, 상기 반도체층은 SOI 구조의 박막 트랜지스터의 소자 영역이고, 상기 도펀트 이온의 양이 제어된 영역은 상기 박막 트랜지스터의 저농도의 불순물 확산 영역을 구성하는 것을 특징으로 하는 박막 반도체 소자의 제조방법.
  18. 제 16 항에 있어서, 상기 기판은 내열 온도가 200℃ 이하의 저내열성 기판인 것을 특징으로 하는 박막 반도체 소자의 제조방법.
  19. 제 18 항에 있어서, 상기 저내열성 기판은 유기 고분자 재료 기판인 것을 특징으로 하는 박막 반도체 소자의 제조방법.
  20. 반도체층의 표면에 도펀트 이온을 흡착시키는 동시에, 그 흡착량을 제어하는 공정과,
    상기 흡착된 도펀트 이온을 상기 반도체층 내에서 활성화시키는 공정을 포함하고,
    상기 반도체층을 형성하는 재료의 댕글링 본드(dangling bond)의 종단량(終端量)을 제어하는 것으로 상기 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하며,
    상기 댕글링 본드의 종단량의 제어를 상기 흡착되는 도펀트 이온의 가스를, 수소를 함유하는 가스와 불활성 가스의 혼합 가스로 희석하여 행하는 것을 특징으로 하는 반도체층의 저항 제어방법.
  21. 절연 기판상에 박막의 반도체층이 형성되고, 상기 반도체층에 소스 영역 및 드레인 영역이 형성되며, 상기 소스 영역 및 드레인 영역의 채널측의 영역에는 상기 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하고, 이어서 흡착된 상기 도펀트 이온을 활성화시켜서 형성된 저농도의 불순물 확산 영역이 형성되며,
    상기 반도체층을 형성하는 재료의 댕글링 본드(dangling bond)의 종단량(終端量)을 제어하는 것으로 상기 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하며,
    상기 댕글링 본드의 종단량의 제어를 상기 흡착되는 도펀트 이온의 가스를, 수소를 함유하는 가스와 불활성 가스의 혼합 가스로 희석하여 행하는 것을 특징으로 하는 박막 반도체 소자.
  22. 기판상에 반도체층을 형성하는 공정과,
    상기 반도체층의 표면에 도펀트 이온을 흡착시키는 동시에, 그 흡착량을 제어하는 공정과,
    상기 흡착된 도펀트 이온을 상기 반도체층 내에서 활성화시키는 공정을 포함하고,
    상기 반도체층의 표면에 흡착된 도펀트 이온을 에칭에 의해 선택적으로 제거함으로써 상기 반도체층의 표면에 흡착되는 도펀트 이온의 양을 제어하는 것을 특징으로 하는 박막 반도체 소자의 제조방법.
KR1020037007594A 2000-12-07 2001-12-07 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 KR100863446B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00373052 2000-12-07
JP2000373052A JP4802364B2 (ja) 2000-12-07 2000-12-07 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
PCT/JP2001/010726 WO2002047138A1 (fr) 2000-12-07 2001-12-07 Procede de dopage d'une couche a semi-conducteur, procede de production d'un element a semi-conducteur en couche mince et element a semi-conducteur en couche mince

Publications (2)

Publication Number Publication Date
KR20030061423A KR20030061423A (ko) 2003-07-18
KR100863446B1 true KR100863446B1 (ko) 2008-10-16

Family

ID=18842498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007594A KR100863446B1 (ko) 2000-12-07 2001-12-07 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자

Country Status (5)

Country Link
US (2) US6984552B2 (ko)
JP (1) JP4802364B2 (ko)
KR (1) KR100863446B1 (ko)
CN (1) CN1251307C (ko)
WO (1) WO2002047138A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101969679B1 (ko) 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
US20050118770A1 (en) * 2003-10-01 2005-06-02 Texas Instruments, Inc. Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device
KR20060000478A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 역 순위 공정에 의한 박막 트랜지스터의 제조방법
KR100617065B1 (ko) * 2004-07-15 2006-08-30 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100554290B1 (ko) 2004-11-12 2006-02-24 홍진수 단일 타겟을 이용한 도핑박막 제조방법
JP5116463B2 (ja) * 2005-02-23 2013-01-09 パナソニック株式会社 プラズマドーピング方法及び装置
JP4579054B2 (ja) * 2005-05-31 2010-11-10 大日本印刷株式会社 薄膜トランジスタ搭載パネル及びその製造方法
KR101172853B1 (ko) 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법
KR101171192B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 박막트랜지스터 기판와 그 제조방법
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
US8124529B2 (en) * 2006-06-01 2012-02-28 Texas Instruments Incorporated Semiconductor device fabricated using a metal microstructure control process
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US7588990B2 (en) * 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
US8116807B2 (en) * 2007-01-07 2012-02-14 Apple Inc. Airplane mode indicator on a portable multifunction device
WO2008090763A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置の製造方法及び半導体製造装置
US7989329B2 (en) * 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
CN101957526B (zh) 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
CN102023431B (zh) * 2009-09-18 2013-06-12 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
JP5826524B2 (ja) * 2010-07-16 2015-12-02 住友重機械工業株式会社 プラズマドーピング装置及びプラズマドーピング方法
US20120302048A1 (en) * 2011-05-27 2012-11-29 Applied Materials, Inc. Pre or post-implant plasma treatment for plasma immersed ion implantation process
JP6587818B2 (ja) * 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
KR20210102557A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202729A (en) 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6411323A (en) * 1987-07-03 1989-01-13 Sony Corp Semiconductor manufacturing device
JPH03218622A (ja) * 1989-07-27 1991-09-26 Junichi Nishizawa 不純物ドーピングの方法
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH07135170A (ja) * 1994-04-20 1995-05-23 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180690A (en) * 1988-12-14 1993-01-19 Energy Conversion Devices, Inc. Method of forming a layer of doped crystalline semiconductor alloy material
JPH0487340A (ja) * 1990-07-31 1992-03-19 Tdk Corp 薄膜トランジスタの製造方法
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
JPH06204154A (ja) * 1993-01-07 1994-07-22 Toshiba Corp 半導体装置の製造方法
JPH07183237A (ja) * 1993-11-10 1995-07-21 Hitachi Ltd 半導体への不純物導入方法及び装置
JPH0845867A (ja) * 1994-05-27 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
CN1052116C (zh) * 1994-06-15 2000-05-03 精工爱普生株式会社 薄膜半导体器件的制造方法
US6444507B1 (en) * 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2000068518A (ja) * 1998-08-26 2000-03-03 Sony Corp 薄膜トランジスタの製造方法
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3773717B2 (ja) * 1999-09-16 2006-05-10 尚弘 佐藤 歯科用ペースト状陶材
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
CN1157764C (zh) * 1999-11-22 2004-07-14 索尼株式会社 功能器件及其制造方法
TWI298412B (ko) * 2000-06-21 2008-07-01 Mitsui Chemicals Inc
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
US20030108749A1 (en) * 2001-12-06 2003-06-12 Sunder Ram Plastic substrates with polysiloxane coating for TFT fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202729A (en) 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6411323A (en) * 1987-07-03 1989-01-13 Sony Corp Semiconductor manufacturing device
JPH03218622A (ja) * 1989-07-27 1991-09-26 Junichi Nishizawa 不純物ドーピングの方法
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH07135170A (ja) * 1994-04-20 1995-05-23 Hitachi Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101969679B1 (ko) 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
US10957538B2 (en) 2018-07-27 2021-03-23 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method of forming and transferring thin film using SOI wafer and heat treatment process

Also Published As

Publication number Publication date
JP4802364B2 (ja) 2011-10-26
WO2002047138A1 (fr) 2002-06-13
US20040110343A1 (en) 2004-06-10
US20060027810A1 (en) 2006-02-09
JP2002176003A (ja) 2002-06-21
CN1479941A (zh) 2004-03-03
US6984552B2 (en) 2006-01-10
KR20030061423A (ko) 2003-07-18
CN1251307C (zh) 2006-04-12

Similar Documents

Publication Publication Date Title
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
US6335542B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6995053B2 (en) Vertical thin film transistor
KR100280171B1 (ko) 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법
US6794277B2 (en) Method of doping semiconductor layer, method of manufacturing thin film semiconductor device, and thin film semiconductor device
US5834071A (en) Method for forming a thin film transistor
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP3361670B2 (ja) 半導体装置およびその製造方法
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR100683664B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
JP2008270637A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2005259818A (ja) 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2001223361A (ja) 電界効果トランジスタの製造方法
JPH07106596A (ja) 薄膜トランジスタの製造方法
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法
JP2005203543A (ja) 半導体装置の製造方法、電子機器
JPH0799208A (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JPH04240732A (ja) 半導体装置およびその製造方法
JPH04356930A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee