Nothing Special   »   [go: up one dir, main page]

JPH06204154A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06204154A
JPH06204154A JP126193A JP126193A JPH06204154A JP H06204154 A JPH06204154 A JP H06204154A JP 126193 A JP126193 A JP 126193A JP 126193 A JP126193 A JP 126193A JP H06204154 A JPH06204154 A JP H06204154A
Authority
JP
Japan
Prior art keywords
silicon
silicon surface
atom
diffusion layer
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP126193A
Other languages
English (en)
Inventor
Junichi Shiozawa
順一 塩澤
Yoshitaka Tsunashima
祥隆 綱島
Masahiro Kashiwagi
正弘 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP126193A priority Critical patent/JPH06204154A/ja
Publication of JPH06204154A publication Critical patent/JPH06204154A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 本発明は、拡散層抵抗が低くかつ浅い拡散層
を制御性よく形成する方法を提供することを目的とす
る。 【構成】 本発明では、シリコン表面を有する半導体基
板1に対し、シリコン表面のシリコン原子を水素原子に
結合させた状態にし、シリコン表面にのみ選択的にボロ
ン原子を含む分子層7を1層だけ吸着させ、吸着分子中
のボロン原子をシリコン中に取り込むようにしている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に拡散層の濃度制御に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、MOSトランジスタのチ
ャンネル長を短くした場合、しきい値電圧が低下するな
どのいわゆる短チャネル効果の問題が深刻化している。
この短チャネル効果の問題は、拡散層を十分に浅くした
場合、緩和されるため、浅くてかつ高濃度の拡散層を形
成することのできる方法が要求されている。
【0003】従来、不純物拡散層はイオン注入法により
形成されてきたが、浅い接合の形成には原理的に限界で
あった。すなわち、注入された不純物イオン分布はイオ
ン注入時の加速エネルギーに大きく依存し、浅い接合を
得るためには浅いイオン注入分布を得ることが肝要であ
る。注入深さはイオンの質量にほぼ反比例するため、硼
素以外に適当な不純物のないp+ 層形成においてより問
題となる。従来、実効的に加速エネルギーを下げる方法
として、BF2 + イオンを用いていた。
【0004】この方法の一例を図3に示す。この方法で
はまず、図3(a) に示すように、シリコン基板1に形成
された素子分離絶縁膜2で分離された素子領域に酸化シ
リコン膜および多結晶シリコン膜を形成し、レジストパ
ターンをマスクとしてパターニングし、ゲート絶縁膜3
およびゲート電極4を形成する。
【0005】そして、このゲート電極4をマスクとして
BF2 + イオン6を打ち込み(図3(b) に示すよう
に)、窒素雰囲気中で850℃30分間の熱処理を行
い、ボロンをシリコン中に拡散し活性化させ、図3(c)
に示すように、ソース・ドレインとなる拡散層5を形成
する。
【0006】しかしこの方法でも、0.1μm 以下の深
さの拡散層を形成することは困難であった。例えばBF
2 + を加速電圧20keVでドーズ量5×1015(c
m-3)にてイオン注入した場合、拡散層幅xj (1×1
17cm-3以上のボロン濃度を有する領域の幅)は、イオ
ン注入直後で0.125μm 、850℃30分の窒素雰
囲気中での熱処理後では0.175μm となる。このよ
うに従来の方法では、1Gビット(RAM)などのチャ
ンネル幅0.1μm の微細な素子を作成する場合、拡散
層幅0.1μm 以下の浅い拡散層が必要となるが、従来
の方法では極めて困難であった。
【0007】この方法を解決すべく、不純物を含むガス
からシリコン基板に不純物を拡散する気相拡散法が提案
されている。この気相拡散法は図4に示すようにジボラ
ンの熱分解からボロンをシリコン表面に添加し、シリコ
ン基板内に拡散せしめる方法であるが、ボロンをシリコ
ン表面に添加する場合、ボロンを含む分子はシリコン表
面に何層でも堆積するため、不純物量を制御することは
困難であるという問題がある。
【0008】また、この方法ではシリコン表面以外の領
域にも添加されてしまい、シリコン表面にのみ選択的に
不純物を添加することは困難であるという問題がある。
【0009】
【発明が解決しようとする課題】このように従来の方法
では、拡散層抵抗が低くかつ浅い拡散層を選択的に形成
するのは困難であるという問題があった。
【0010】本発明は、前記実情に鑑みてなされたもの
で、拡散層抵抗が低くかつ浅い拡散層を制御性よく形成
する方法を提供することを目的とする。
【0011】
【課題を解決するための手段】そこで本発明では、シリ
コン表面を有する半導体基板に対し、シリコン表面のシ
リコン原子を水素原子に結合させた状態にし、シリコン
表面にのみ選択的にボロン原子を含む分子を1層だけ吸
着させ、吸着分子中のボロン原子をシリコン中に取り込
むようにしている。
【0012】また本発明の第2では、シリコン表面を有
する半導体基板に対し、シリコン表面のシリコン原子を
水素原子に結合させた状態にし、III 族またはV族原子
に有機基が配位した分子を含むガスにさらし、シリコン
表面にのみ選択的にIII 族またはV族原子を含む分子を
1層だけ吸着させ、吸着分子中のIII 族またはV族原子
をシリコン中に取り込むようにしている。
【0013】ここで前述した有機基が配位した分子は、
III 族元素例えばボロンの場合は3配位のもの、V族元
素例えば燐や砒素の場合は3配位または5配位のものが
ある。 特に望ましくは、シリコン表面を有する半導体
基板に対し、シリコン表面のシリコン原子を水素原子に
結合させた状態にし、トリメチルボランまたはトリエチ
ルボランにさらし、シリコン表面にのみ選択的にボロン
原子を含む分子を1層だけ吸着させ、さらに水素置換を
行うことにより前記トリメチルボランまたはトリエチル
ボラン中のメチル基またはエチル基を離脱せしめ、熱処
理を行うことにより、吸着分子中のボロン原子をシリコ
ン中に取り込むようにしている。
【0014】
【作用】本発明によれば、図2にこの原理の一例を示す
ように、例えばまず弗酸処理などにより、シリコン表面
全面を水素原子で覆われた状態(図2(a) )にする。次
いで、トリメチルボランガス雰囲気中に試料を晒す。こ
のとき図2(b) に示すように、シリコン表面の水素原子
と、トリメチルボラン分子のメチル基が反応して、トリ
メチルボラン分子の1つのメチル基が分離して、図2
(c) に示すようにトリメチルボラン分子がシリコン表面
に吸着する。このときシリコン表面にはシリコン表面の
水素原子と反応したメチル基以外のメチル基が存在する
ため、トリメチルボランは一層以上吸着することができ
ない。従って自動的に吸着するトリメチルボランの分子
量はシリコン表面上で一層のみに制御することができ
る。このとき反応により生じたメタン(CH4 )は蒸気
圧が高いため、シリコン表面より離脱する。
【0015】続いて図2(d) に示すように、水素ガスを
供給すると、吸着したトリメチル分子のメチル基と水素
原子が反応して、メチル基が水素原子と置換される(図
2(e) )。そしてこのとき生成されたメタン分子もシリ
コン表面より離脱する。ここでは水素ガスを用いたが要
は安定な分子を生成せしめこの分子をシリコン表面から
離脱せしめる方法であれば他の方法を用いても良い。
【0016】さらに熱処理などを施すことにより吸着し
たボロン原子をシリコン結晶中に取り込ませ、ボロン拡
散層を形成する(図2(f) )。
【0017】このように、この方法ではシリコン表面が
水素原子により覆われ、この部分だけトリメチルボラン
が吸着可能なため、シリコン表面にのみ選択的に不純物
を添加させることができる。さらにトリメチルボランは
シリコン表面に一層のみ吸着することが可能なことか
ら、不純物量を高精度に制御することができる。
【0018】この方法はトリメチルボラン、トリエチル
ボランの他、他の有機ボランの場合にも適用可能であ
る。
【0019】さらに、この方法は、吸着、置換、熱処理
を繰り返すことにより、所望の濃度および拡散深さの拡
散層を極めて制御性よく形成することができる。
【0020】なお、ジボランを用いた場合は、1層づつ
吸着を制御することができないだけでなく、シリコン表
面への選択性もなく、選択拡散は不可能であったが、こ
の方法によれば、極めて選択性よくかつ高精度に拡散長
および濃度を制御した拡散を行うことが可能である。
【0021】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
【0022】図1(a) 乃至図1(c) は本発明実施例の半
導体装置の製造工程を示す断面図である。
【0023】まず、従来例と同様にして比抵抗4〜5Ω
cmのn型シリコン基板1表面に素子分離絶縁膜2を形成
して分割された素子領域内に、ゲート絶縁膜3となる酸
化シリコン膜を介して多結晶シリコン膜4を形成し、続
いてこの多結晶シリコン膜4に熱拡散法等により不純物
を添加する。そして、酸化シリコン膜8を全面堆積し、
チャネル領域のみを残して酸化シリコン膜8および多結
晶シリコン膜4をRIE法によりパターニングし、ゲー
ト電極4を形成する。この後さらにこの上層に酸化シリ
コン膜8を堆積し、RIE法によりエッチバックしゲー
ト電極側壁にのみ酸化シリコン膜8Sを残置せしめる。
続いてソースドレインとなる拡散層領域のゲート絶縁膜
2を除去する。その後HF溶液中で試料をディップさ
せ、続いて溶存酸素の少ない純水中で試料をリンスする
ことにより、シリコン表面を水素により覆われた状態に
する(図1(a) )。
【0024】そしてシリコン基板1の温度を600℃に
昇温し、圧力0.5Torrとなるように制御し、トリメチ
ルボランガス中に10分間さらす。このとき図1(b) に
示すようにシリコン表面上で水素原子で覆われた部分に
トリメチル分子が1層のみ吸着してボロン吸着層7が形
成される。
【0025】続いてこの反応性水素原子をシリコン基板
温度を室温にし、水素ガスを113.5MHzのマイク
ロ波により励起して生成した反応性水素原子を、試料に
さらす。それにより吸着したトリメチルボラン分子のメ
チル基と反応性水素原子とが反応して、メチル基が水素
原子に置換される。この工程を所定の量のボロンがシリ
コン基板上に吸着するまで繰り返す。
【0026】その後、850℃30分間の窒素雰囲気中
で熱処理を行うことにより吸着したボロン原子をシリコ
ン結晶中に取り込ませ、図1(c) に示すように拡散層5
を形成する。
【0027】このようにして浅い拡散層を極めて制御性
よくかつ選択性よく形成することが可能となる。
【0028】なお、前記実施例ではトリメチルボランガ
スを用いたが、トリエチルボランガス、あるいは他の3
配位有機ボランガスを用いるようにしてもよい。
【0029】さらに、ボロンに限らず燐や砒素などの他
の不純物元素に勇気貴我3または5つ配位したもの例え
ばトリメチルホスフィンやトリエチルアルシンなどを用
いても良い。
【0030】また吸着したボロン原子を結晶中に取り込
む方法として、熱エネルギーを加えるようにしたが、表
面からUV光を照射したりするなど、光、イオンあるい
は電子線によるエネルギーを用いてボロン原子をシリコ
ン中に取り込ませるようにしてもよい。
【0031】これらの方法のうち、表面からUV光を照
射する方法は、シリコン表面にのみエネルギーを付与す
ることができるため、シリコン基板中の表面以外の不純
物状態を変えることがなく表面付近にボロンをとりこま
せることができる。
【0032】その他、本発明の要旨を逸脱しない範囲で
種々変形して実施可能である。
【0033】
【発明の効果】以上説明してきたように、本発明によれ
ば、シリコン表面にのみ選択性よくかつ濃度および拡散
深さが制御された拡散層を形成することが可能となる。
【図面の簡単な説明】
【図1】本発明実施例の半導体装置の製造工程図。
【図2】本発明実施例の原理説明図。
【図3】従来例の半導体装置の製造工程図。
【図4】従来例の原理説明図。
【符号の説明】
1 シリコン基板 2 素子分離絶縁膜 3 ゲート絶縁膜 4 ゲート電極 5 拡散層 6 イオン 7 吸着層 8 酸化シリコン膜 8S 酸化シリコン膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シリコン表面を有する半導体基板に対
    し、シリコン表面のシリコン原子を水素原子に結合させ
    た状態にする工程と、 シリコン表面にのみ選択的にボロン原子を含む分子を吸
    着させ1層の分子層を形成する工程と、 前記分子層中のボロン原子をシリコン中に取り込む工程
    とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 シリコン表面を有する半導体基板に対
    し、シリコン表面のシリコン原子を水素原子に結合させ
    た状態にする工程と、 III 族またはV族原子に有機基が配位した分子を含むガ
    スにさらし、シリコン表面にのみ選択的にIII 族または
    V族原子を含む分子を吸着させ1層の分子層を形成する
    工程と、 前記分子層中のIII 族またはV族原子をシリコン中に取
    り込む工程とを含むことを特徴とする半導体装置の製造
    方法。
JP126193A 1993-01-07 1993-01-07 半導体装置の製造方法 Pending JPH06204154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP126193A JPH06204154A (ja) 1993-01-07 1993-01-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP126193A JPH06204154A (ja) 1993-01-07 1993-01-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06204154A true JPH06204154A (ja) 1994-07-22

Family

ID=11496516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP126193A Pending JPH06204154A (ja) 1993-01-07 1993-01-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06204154A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176003A (ja) * 2000-12-07 2002-06-21 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
JP2022509102A (ja) * 2018-11-21 2022-01-20 アプライド マテリアルズ インコーポレイテッド 一体化された選択的単層ドーピングのための方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176003A (ja) * 2000-12-07 2002-06-21 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
JP2022509102A (ja) * 2018-11-21 2022-01-20 アプライド マテリアルズ インコーポレイテッド 一体化された選択的単層ドーピングのための方法及び装置

Similar Documents

Publication Publication Date Title
US5064775A (en) Method of fabricating an improved polycrystalline silicon thin film transistor
EP0363944B1 (en) Method of manufacturing a semiconductor device having a silicon carbide layer
CA1216076A (en) Method for the manufacture of bipolar transistor structures with self-adjusting emitter and base regions for extreme high frequency circuits
US5366922A (en) Method for producing CMOS transistor
WO2004075274A1 (ja) 不純物導入方法
JPS6231506B2 (ja)
EP0430275A2 (en) Doping method of barrier region in semiconductor device
JPS63166219A (ja) 半導体装置の製造方法
JPH02162720A (ja) 半導体装置の製造方法
JPS6359251B2 (ja)
JPS63166220A (ja) 半導体装置の製造方法
US5256162A (en) Apparatus for forming shallow electrical junctions
US5543356A (en) Method of impurity doping into semiconductor
JPH06204154A (ja) 半導体装置の製造方法
JPS5917243A (ja) 半導体装置の製造方法
US5851906A (en) Impurity doping method
US6169004B1 (en) Production method for a semiconductor device
JPH0368133A (ja) 固相拡散方法
EP0431444A2 (en) Method of producing MIS transistor having gate electrode of matched conductivity type
EP0417456A2 (en) Method of producing semiconductor device
JPS6155250B2 (ja)
JPH0653491A (ja) 半導体装置の製造方法
JPS5917529B2 (ja) 半導体装置の製造方法
JPH03218638A (ja) 半導体装置の製造方法
JPH097962A (ja) ボロン不純物層形成方法およびそれを用いて製造された半導体装置