Nothing Special   »   [go: up one dir, main page]

KR100841499B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100841499B1
KR100841499B1 KR1020060094568A KR20060094568A KR100841499B1 KR 100841499 B1 KR100841499 B1 KR 100841499B1 KR 1020060094568 A KR1020060094568 A KR 1020060094568A KR 20060094568 A KR20060094568 A KR 20060094568A KR 100841499 B1 KR100841499 B1 KR 100841499B1
Authority
KR
South Korea
Prior art keywords
pad electrode
semiconductor substrate
via hole
electronic circuit
semiconductor device
Prior art date
Application number
KR1020060094568A
Other languages
English (en)
Other versions
KR20070036694A (ko
Inventor
유이찌 모리따
신조 이시베
다까시 노마
히사오 오쯔까
유끼히로 다까오
히로시 가나모리
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070036694A publication Critical patent/KR20070036694A/ko
Application granted granted Critical
Publication of KR100841499B1 publication Critical patent/KR100841499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 장치의 외부 접속용의 패드 전극이 손상을 받는 것을 방지한다. 반도체 기판(1) 상에 전자 회로(30)와, 전자 회로(30)와 접속된 제1 패드 전극(3)과, 제1 패드 전극(3)과 접속된 제2 패드 전극(4)이 형성된다. 또한, 제1 패드 전극(3)을 피복함과 함께，제2 패드 전극(4) 상에만 개구부를 갖는 제1 보호막(5)이 형성된다. 그리고, 반도체 기판(1)을 관통하는 비아홀(8)을 통하여 제1 패드 전극(3)의 이면에 접속되며, 비아홀(8)로부터 반도체 기판(1)의 이면으로 연장되는 배선층(10)이 형성된다.
비아홀, 수지막, 배선층, 포토레지스트, 절연막, 전자 회로, 패드 전극

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 반도체 장치의 전체의 평면도.
도 2는 도 1의 파선으로 둘러싸인 부분의 확대도.
도 3은 도 2의 X-X선을 따라 취한 단면도.
도 4는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 5는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 6은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 7은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 8은 종래예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 9는 종래예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 제1 절연막
3 : 제1 패드 전극
4 : 제2 패드 전극
5 : 제1 보호막
6 : 수지층
7 : 지지체
8 : 비아홀
9 : 제2 절연막
10 : 배선층
11 : 제2 보호막
12 : 도전 단자
20, 21 : 배선
30 : 전자 회로
50 : 반도체 기판
51 : 제1 절연막
52 : 패드 전극
53 : 제1 보호막
54 : 측정 바늘
55 : 수지막
56 : 글래스 기판
57 : 비아홀
58 : 제2 절연막
59 : 배선층
60 : 제2 보호막
61 : 도전 단자
100 : LSI 테스터
K : 개구부
[특허 문헌 1] 일본 특개 2003-309221호 공보
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 특히, 반도체 기판을 관통하는 비아홀을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 새로운 패키지 기술로서, CSP(Chip Size Package)가 주목받고 있다. CSP란, 반도체 칩의 외형 치수와 대략 동일한 사이즈의 외형 치수를 갖는 소형 패키지를 말한다. CSP의 일종으로서, BGA(Ball Grid Array)형의 반도체 장치가 알려져 있다.
이러한 반도체 장치는, 반도체 기판을 관통하는 비아홀을 통하여, 그 표면의 패드 전극과 접속된 배선층을 갖는다. 이 반도체 기판의 이면에는, 땜납 등의 금 속 부재로 이루어지는 볼 형상의 도전 단자가 격자 형상으로 복수 배열되고, 이들 도전 단자는 배선층을 개재하여 상기 패드 전극에 접속되어 있다. 그리고, 이 반도체 장치를 전자 기기에 내장할 때에는, 각 도전 단자를 회로 기판, 예를 들면 프린트 기판 상의 배선 패턴에 접속하고 있다.
BGA형의 반도체 장치는, 측부에 돌출된 리드 핀을 갖는 SOP(Small Outline Package)나 QFP(Quad Flat Package) 등의 다른 CSP형의 반도체 장치에 비해, 다수의 도전 단자를 형성할 수 있고, 게다가 그 사이즈를 소형화할 수 있다고 하는 장점을 갖는다.
도 8 및 도 9는 BGA형의 반도체 장치의 구조 및 제조 방법을 도시하는 단면도이며, 특히 패드 전극의 주변을 도시한 것이다. 도 8에 도시한 바와 같이, 반도체 기판(50)의 표면에 제1 절연막(51)을 개재하여 패드 전극(52)이 형성되고, 이 패드 전극(52) 상에 개구부를 갖고, 제1 절연막(51) 및 패드 전극(52)의 단부를 피복하는 제1 보호막(53)이 형성되어 있다. 패드 전극(52)은 반도체 기판(50) 상에 형성된 도시되지 않은 전자 회로에 접속되어 있고, 이 패드 전극(52)을 통하여 상기 전자 회로와 외부 회로 사이에서 신호의 주고 받음이 행해진다.
반도체의 웨이퍼 프로세스를 거쳐, 반도체 기판(50) 상에 전자 회로가 만들어 넣어진 후, 그 전자 회로가 정상적으로 동작하는지의 여부가 테스트된다. 이 때, 제1 보호막(53)에 형성된 개구부를 통하여, 패드 전극(52)의 표면에 측정 바늘(54)이 접촉된다. 도 8에서는 1개의 패드 전극(52)만을 나타내고 있지만, 실제로는 반도체 기판(50) 상에는 다수의 패드 전극(52)이 마찬가지로 형성되어 있다. 측정 바늘(54)은 LSI 테스터(100)에 접속되어 있다. 그리고, LSI 테스터(100)로부터, 측정 바늘(54), 패드 전극(52)을 통하여 전자 회로에 테스트 신호를 보내고, 전자 회로로부터의 응답 신호를 반대의 경로로 LSI 테스터(100)가 수취함으로써, 전자 회로의 테스트 측정을 행할 수 있다.
상기의 테스트 측정이 종료된 반도체 기판(50)은 후공정에 보내어져, 비아홀, 배선, 볼 형상의 도전 단자 등이 형성된다. 즉, 도 9에 도시한 바와 같이, 반도체 기판(50)의 표면에는 접착용의 수지막(55)을 개재하여 반도체 기판(50)을 지지 하기 위한 글래스 기판(56)이 접착된다. 그 후, 반도체 기판(50)을 관통하는 비아홀(57)이 형성되고, 비아홀(57)의 측벽 및 반도체 기판(50)의 이면을 피복하는 제2 절연막(58)이 형성되고, 그 위에 비아홀(57)을 통하여 패드 전극(52)의 이면에 접속되며, 반도체 기판(50)의 이면으로 연장되는 배선층(59)이 형성된다. 그리고, 반도체 기판(50)의 이면을 피복하고, 배선층(59) 상에 개구부를 갖는 제2 보호막(60)이 형성되고, 그 개구부를 통하여, 배선층(59)에 접속된 볼 형상의 도전 단자(61)가 형성된다.
그러나, 상술한 BGA형의 반도체 장치에서는 전자 회로의 테스트 시에, 패드 전극(52)에 측정 바늘(54)의 선단부가 눌리기 때문에, 패드 전극(52)이 손상되고, 이 손상에 의해 수분이 침입하기 쉬워져 패드 전극(52)이 부식된다고 하는 문제가 있었다.
또한, 패드 전극(52) 상에는 제1 보호막(53)의 개구부(K)가 형성되어 있기 때문에, 비아홀(57)의 형성 후에는 패드 전극(52)의 상하 방향의 고정이 불안정해져, 비아홀(57)의 형성 후의 열처리의 영향으로, 패드 전극(52)의 중앙부에 휘어짐이 발생하고, 심한 경우에는 균열이 생기는 등의 문제가 발생하였다. 열처리의 영향의 구체예를 들면, 제2 절연막(58)을 포토레지스트와 같은 유기막으로 형성한 경우에는, 이것을 경화시키기 위해 베이킹 처리가 행해진다. 이 때 제2 절연막(58)의 수축이 발생하여, 패드 전극(52)에 대하여 하방으로 인장 응력이 발생한다. 이 인장 응력에 의해, 패드 전극(52)의 중앙부에 휘어짐이 발생한다.
본 발명의 반도체 장치는, 반도체 기판과, 상기 반도체 기판 상에 형성된 전자 회로와, 상기 반도체 기판 상에 형성되고, 상기 전자 회로와 접속된 제1 패드 전극과, 상기 반도체 기판 상에 형성되며, 상기 제1 패드 전극과 접속된 제2 패드 전극과, 상기 제1 패드 전극을 피복함과 함께, 상기 제2 패드 전극 상에만 개구부를 갖는 보호막과, 상기 반도체 기판을 관통하는 비아홀을 통하여 상기 제1 패드 전극의 이면에 접속되고, 상기 비아홀로부터 상기 반도체 기판의 이면으로 연장되는 배선층을 구비하는 것을 특징으로 하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은, 그 표면에 전자 회로, 이 전자 회로와 접속된 제1 패드 전극 및 이 제1 패드 전극과 접속된 제2 패드 전극이 형성되고, 상기 제1 패드 전극을 피복함과 함께, 상기 제2 패드 전극의 표면에만 개구부를 갖는 보호막이 형성된 반도체 기판을 준비하고, 상기 제1 패드 전극에 대응하는 위치에 상기 반도체 기판을 관통하는 비아홀을 형성하는 공정과, 상기 비아홀을 통하여 상기 제1 패드 전극의 이면에 접속되고, 상기 비아홀로부터 상기 반도체 기판의 이면으로 연장되는 배선층을 형성하는 공정을 구비하는 것을 특징으로 하는 것이다.
<실시예>
다음으로, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다. 도 1은 웨이퍼 프로세스가 종료된 단계의 반도체 장치의 전체의 평면도, 도 2는 도 1의 파선으로 둘러싸인 부분의 확대도, 도 3은 도 2의 X-X선을 따라 취한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 실리콘 등으로 이루어지는 반도체 기판(1)의 표면에 전자 회로(30)(반도체 집적 회로)와, 제1 패드 전극(3)과, 제1 패드 전극(3)과 인접해서 배치되고, 배선(20)을 통하여 접속된 제2 패드 전극(4)이 형성되어 있다. 제1 패드 전극(3)은 외부 접속용의 패드로서, 전자 회로(30)와 배선(21)을 통하여 접속되어 있다. 즉, 제1 패드 전극(3)을 통하여 전자 회로(30)와 외부 회로 사이에서 신호의 주고 받음이 행해진다. 제2 패드 전극(4)은 전자 회로(30)의 측정용의 패드이다. 전자 회로(30)는, 예를 들면 CCD(Charge Coupled Device)나, 적외선 센서 등의 수광 소자, 혹은 발광 소자이지만, 그 이외의 전자 회로이어도 된다.
또한, 도 3의 단면도에 도시한 바와 같이, 제1 패드 전극(3) 및 제2 패드 전극(4)은 반도체 기판(1)의 표면에 열산화 등으로 형성된 제1 절연막(2) 상에 형성된다. 또한, 제1 패드 전극(3) 및 제2 패드 전극(4)은, 예를 들면 알루미늄(Al)을 스퍼터링해서 형성되고, 바람직하게는 약 1㎛의 막 두께를 갖는다. 제1 절연막(2) 은, 예를 들면 실리콘 산화막으로 이루어지고, 바람직하게는 약 0.8㎛의 막 두께를 갖는다.
또한, 제1 절연막(2) 및 제1 패드 전극(3)을 피복하고, 제2 패드 전극(4)의 단부를 피복하여, 제2 패드 전극(4)의 표면을 노출시키는 개구부(K)를 갖는 제1 보호막(5)이 CVD법 등에 의해 형성된다. 제1 보호막(5)은 예를 들면 실리콘 질화막으로 이루어지는 패시베이션막이다.
그리고, 제1 보호막(5)의 개구부(K)를 통하여, 제2 패드 전극(4)의 표면에 측정 바늘(54)을 접촉시켜 전자 회로(30)가 정상적으로 동작하는지의 여부가 테스트된다. 측정 바늘(54)은 LSI 테스터(100)에 접속되어 있다. 그리고, LSI 테스터(100)로부터, 측정 바늘(54), 제2 패드 전극(4), 제1 패드 전극(3)을 통하여 전자 회로(30)에 테스트 신호를 보내고, 전자 회로(30)로부터의 응답 신호를 반대의 경로로 LSI 테스터(100)가 수취함으로써, 전자 회로(30)의 테스트 측정을 행할 수 있다. 이 때, 제2 패드 전극(4)에 측정 바늘(54)의 선단부가 눌리기 때문에, 제2 패드 전극(4)은 손상되지만, 제1 패드 전극(3)은 손상이 없는 상태 그대로이다. 따라서, 제2 패드 전극(4)이 손상에 의해 부식되었다고 하여도, 제1 패드 전극(3)은 부식되지 않아, 외부 접속용 단자로서의 기능을 문제없이 완수할 수 있다.
이 테스트 측정 후, 도 4에 도시한 바와 같이, 반도체 기판(1)의 표면에는, 필요에 따라 지지체(7)가 형성되어도 된다. 이 지지체(7)는, 수지층(6)을 개재하여 반도체 기판(1)의 표면에 형성된다. 여기서, 전자 회로(30)가 수광 소자나 발광 소자인 경우, 지지체(7)는, 예를 들면 글래스와 같은 투명 혹은 반투명의 성상 을 가진 재료에 의해 형성되어 있다. 전자 회로(30)가 수광 소자나 발광 소자가 아닌 경우, 지지체(7)는, 투명 혹은 반투명의 성상을 갖지 않은 재료에 의해 형성되는 것이어도 된다. 또한 지지체(7)는 테이프 형상의 것이어도 된다. 이 지지체(7)는, 후의 공정에서 제거되는 것이어도 된다. 혹은, 지지체(7)는, 제거되지 않고 그대로 남겨져도 된다.
다음으로, 도 5에 도시한 바와 같이, 반도체 기판(1)을 이면으로부터 선택적으로 에칭(바람직하게는 드라이 에칭)하여, 반도체 기판(1)을 에칭한다. 반도체 기판(1)이 실리콘으로 이루어지는 경우, 드라이 에칭의 에칭 가스로서는 CHF3 등을 이용할 수 있다. 이 에칭에 의해, 제1 패드 전극(3)에 대응하는 위치의 반도체 기판(1)을 해당 이면으로부터 해당 표면에 이르러 관통하는 비아홀(8)이 형성된다. 비아홀(8)의 저부에서는, 제1 절연막(2)이 노출되고, 그 하방에 제1 패드 전극(3)이 접한 상태로 된다. 그리고, 또한, 드라이 에칭 혹은 웨트 에칭에 의해, 비아홀(8)의 저부에서 노출되는 제1 절연막(2)을 에칭해서 박막화하거나, 혹은, 완전히 제거한다. 혹은, 제1 절연막(2)의 에칭 공정은, 이 단계에서는 행해지지 않고, 후술하는 다른 에칭 공정과 동시에 행해져도 된다.
다음으로, 비아홀(8) 내를 포함하는 반도체 기판(1)의 이면의 전체 면에, 제2 절연막(9)을 형성한다. 여기서, 제2 절연막(9)은, 예를 들면 포토레지스트와 같은 유기막이다. 이 경우, 제2 절연막(9)의 형성 후에, 이것을 경화시키기 위한 베이킹 처리가 행해진다. 이 때, 제2 절연막(9)은 수축하여, 제1 패드 전극(3)에 대하여 인장 응력을 미치게 되지만, 제1 패드 전극(3)의 표면에는 제1 보호막(5)이 밀착되어 있기 때문에, 인장 응력은 제1 보호막(5)에 의해 소실되어, 제1 패드 전극(3)이 휘는 것이 방지된다. 그 후, 제2 절연막(9)은 노광·현상에 의해 패터닝되어, 비아홀(8)의 저부의 제2 절연막(9)이 제거되어, 제1 패드 전극(3)의 이면이 노출된다. 제1 반도체 기판(1)의 이면 및 비아홀(8)의 측벽에는 제2 절연막(9)이 잔존한다.
또한, 제2 절연막(9)은 실리콘 산화막(SiO2막) 혹은 실리콘 질화막(SiN막)으로 이루어져, 예를 들면 플라즈마 CVD법에 의해 형성하여도 된다. 이 경우, 제2 절연막(9) 상에 도시되지 않는 레지스트층을 형성하고, 이 레지스트층을 마스크로하여, 비아홀(8)의 저부의 제2 절연막(9)(제1 절연막(2)이 잔존하고 있는 경우에는 이것도 포함함)을 에칭해서 제거한다. 이 에칭은, 예를 들면 반응성 이온 에칭인 것이 바람직하지만, 그 외의 에칭이어도 된다. 상기 에칭에 의해, 비아홀(8)의 측벽에 형성된 제2 절연막(9)을 잔존시키면서, 해당 저부의 제1 절연막(2)을 제거하여 제1 패드 전극(3)의 이면을 노출시킬 수 있다.
다음으로, 도 6에 도시한 바와 같이, 비아홀(8)을 통하여 제1 패드 전극(3)의 이면에 접속되고, 비아홀(8)로부터 반도체 기판(1)의 이면으로 연장되는 배선층(10)을 형성한다. 배선층(10)은 알루미늄 등의 금속의 스퍼터법과 그 후의 선택적 에칭에 의해 형성할 수 있다. 또한, 배선층(10)은 전해 도금법에 의해서도 형성할 수 있다. 이 경우, 비아홀(8)을 포함하는 반도체 기판(1)의 이면의 제2 절연 막(9) 상에, 시드층을 형성하고, 이 시드층 상에, 전해 도금법에 의해, 구리(Cu)로 이루어지는 배선층(10)을 형성한다. 도금막 두께는, 배선층(10)이 비아홀(8) 내에 완전 혹은 불완전하게 매립되는 두께로 조정된다. 상기 시드층은, 예를 들면, 티탄 텅스텐(TiW)층, 티탄 나이트라이드(TiN)층, 혹은 탄탈 나이트라이드(TaN)층 등의 금속층과, 구리(Cu) 등의 금속층을 적층하여 이루어진다. 시드층은, 예를 들면 스퍼터법, CVD법, 무전해 도금법, 혹은 그 외의 성막 방법에 의해 형성된다. 또한, 비아홀(8)의 측벽의 제2 절연막(9)이 실리콘 질화막(SiN막)에 의해 형성되어 있는 경우에는, 해당 실리콘 질화막(SiN막)이 구리 확산에 대한 배리어로 되기 때문에, 시드층은, 구리(Cu)로 이루어지는 단층 구조를 갖고 있어도 된다.
다음으로, 도 7에 도시한 바와 같이, 반도체 기판(1)의 이면 상에, 예를 들면 솔더레지스트와 같은 레지스트 재료 등으로 이루어지는 제2 보호막(11)을 형성한다. 제2 보호층(11) 중 배선층(10)의 일부 상에 개구부가 형성된다. 그리고, 이 개구부로부터 노출되는 배선층(10) 상에, 예를 들면 땜납 등의 금속으로 이루어지는 볼 형상의 도전 단자(12)가 스크린 인쇄법을 이용해서 형성되어, BGA형의 반도체 장치가 구성된다.
또한, 본 발명의 반도체 장치가 LGA(Land Grid Array)형인 경우, 제2 보호층(11)으로부터 국소적으로 노출되는 배선층(10)의 일부 상에 도전 단자(12)를 형성 할 필요는 없다.
본 발명에 따르면, 제1 패드 전극과 접속된 제2 패드 전극을 형성하였기 때문에, 제2 패드 전극을 전자 회로의 측정용의 패드로서 이용함으로써, 접속용의 제1 패드 전극이 손상되어 부식되는 것을 방지할 수 있다. 또한, 제2 패드 전극을 전자 회로의 측정용의 패드로서 이용하기 때문에, 제1 패드 전극에는 제1 보호막의 개구부를 형성할 필요가 없어지므로, 제1 패드 전극은 제1 보호막으로 피복되어 안정적으로 고정된다. 이에 의해, 비아홀을 형성한 후의 열처리의 영향을 없애, 제1 패드 전극의 휘어짐의 문제에 대해서도 해결할 수 있다.

Claims (8)

  1. 반도체 기판과, 상기 반도체 기판 상에 형성된 전자 회로와, 상기 반도체 기판 상에 형성되고, 상기 전자 회로와 접속된 제1 패드 전극과,
    상기 반도체 기판 상에 형성되고, 상기 제1 패드 전극과 접속된 제2 패드 전극과, 상기 제1 패드 전극을 피복함과 함께, 상기 제2 패드 전극 상에만 개구부를 갖는 보호막과,
    상기 반도체 기판을 관통하는 비아홀을 통하여 상기 제1 패드 전극의 이면에 접속되고, 상기 비아홀로부터 상기 반도체 기판의 이면으로 연장되는 배선층
    을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 반도체 기판 상에 지지체가 접착되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서,
    상기 지지체와 상기 반도체 기판 사이에 접착층이 개재되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 배선층 상에 도전 단자가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 표면에 전자 회로가 형성되고, 상기 전자 회로와 접속된 제1 패드 전극 및 상기 제1 패드 전극과 접속된 제2 패드 전극이 형성되고, 상기 제1 패드 전극을 피복함과 함께, 상기 제2 패드 전극의 표면에만 개구부를 갖는 보호막이 형성된 반도체 기판을 준비하고,
    상기 제1 패드 전극에 대응하는 위치에 상기 반도체 기판을 관통하는 비아홀을 형성하는 공정과,
    상기 비아홀을 통하여 상기 제1 패드 전극의 이면에 접속되고, 상기 비아홀로부터 상기 반도체 기판의 이면으로 연장되는 배선층을 형성하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 개구부를 통하여 상기 제2 패드 전극에 측정 바늘을 접촉시켜 상기 전자 회로의 측정을 행하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 반도체 기판 상에 지지체를 접착하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 배선층 상에 도전 단자를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060094568A 2005-09-29 2006-09-28 반도체 장치 및 그 제조 방법 KR100841499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00284022 2005-09-29
JP2005284022A JP4745007B2 (ja) 2005-09-29 2005-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20070036694A KR20070036694A (ko) 2007-04-03
KR100841499B1 true KR100841499B1 (ko) 2008-06-25

Family

ID=37806101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094568A KR100841499B1 (ko) 2005-09-29 2006-09-28 반도체 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7508072B2 (ko)
EP (1) EP1777740A3 (ko)
JP (1) JP4745007B2 (ko)
KR (1) KR100841499B1 (ko)
CN (1) CN100466243C (ko)
SG (1) SG131100A1 (ko)
TW (1) TWI335644B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
JP5245135B2 (ja) * 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2009283503A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 半導体装置及びその製造方法
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
KR101483273B1 (ko) 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US8742564B2 (en) 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5958732B2 (ja) 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
KR20130013820A (ko) * 2011-07-29 2013-02-06 한국전자통신연구원 반도체 장치 및 그 제조 방법
US9082832B2 (en) * 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8816477B2 (en) * 2011-10-21 2014-08-26 SK Hynix Inc. Semiconductor package having a contamination preventing layer formed in the semiconductor chip
KR101857496B1 (ko) * 2011-10-21 2018-05-14 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP5876893B2 (ja) * 2014-04-02 2016-03-02 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
TWI581389B (zh) * 2014-05-22 2017-05-01 精材科技股份有限公司 半導體結構及其製造方法
TWI761852B (zh) * 2016-06-03 2022-04-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
CN109935168B (zh) * 2019-03-27 2021-02-26 京东方科技集团股份有限公司 一种衬底基板及其制备方法、阵列基板以及显示装置
US20220181182A1 (en) * 2020-12-03 2022-06-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088272A (ja) * 1993-11-30 1996-01-12 Texas Instr Inc <Ti> 低熱インピーダンス集積回路
JP2000021938A (ja) 1998-06-29 2000-01-21 Mitsubishi Electric Corp 半導体ウェハ、及び半導体装置の検査方法
JP2002217367A (ja) 2001-01-15 2002-08-02 Mitsubishi Electric Corp 半導体チップ、半導体装置および半導体装置の製造方法
JP2003234348A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439950A (ja) * 1990-06-05 1992-02-10 Alps Electric Co Ltd 半導体装置
JPH04103138A (ja) * 1990-08-22 1992-04-06 Mitsubishi Electric Corp 半導体集積回路
JPH0536756A (ja) * 1991-07-30 1993-02-12 Mitsubishi Electric Corp 半導体装置用テープキヤリア及びその製造方法
US5343071A (en) * 1993-04-28 1994-08-30 Raytheon Company Semiconductor structures having dual surface via holes
JP2536419B2 (ja) * 1993-07-23 1996-09-18 日本電気株式会社 半導体集積回路装置
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
JPH0922929A (ja) * 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
KR100327442B1 (ko) * 1995-07-14 2002-06-29 구본준, 론 위라하디락사 반도체소자의범프구조및형성방법
JPH09260405A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
US6063640A (en) * 1997-03-18 2000-05-16 Fujitsu Limited Semiconductor wafer testing method with probe pin contact
KR100252306B1 (ko) * 1997-07-04 2000-04-15 구본준, 론 위라하디락사 액티브 매트릭스 기판 및 그 제조방법
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
JP2001033487A (ja) * 1999-07-22 2001-02-09 Mitsubishi Electric Corp 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法
JP2001102482A (ja) * 1999-09-29 2001-04-13 Sharp Corp 半導体集積回路およびそのテスト方法
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6512292B1 (en) * 2000-09-12 2003-01-28 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
JP2002090422A (ja) * 2000-09-13 2002-03-27 Toshiba Corp 半導体装置及びその製造方法
US6590225B2 (en) * 2001-01-19 2003-07-08 Texas Instruments Incorporated Die testing using top surface test pads
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
US6395622B1 (en) * 2001-06-05 2002-05-28 Chipmos Technologies Inc. Manufacturing process of semiconductor devices
JP4754105B2 (ja) * 2001-07-04 2011-08-24 パナソニック株式会社 半導体装置およびその製造方法
US6667195B2 (en) * 2001-08-06 2003-12-23 United Microelectronics Corp. Laser repair operation
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP4212293B2 (ja) * 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
CN1208822C (zh) 2003-03-14 2005-06-29 威盛电子股份有限公司 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2004349593A (ja) 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005236271A (ja) * 2004-01-22 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
SG119329A1 (en) * 2004-07-29 2006-02-28 Fujikura Ltd Semiconductor device and method for manufacturing the same
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088272A (ja) * 1993-11-30 1996-01-12 Texas Instr Inc <Ti> 低熱インピーダンス集積回路
JP2000021938A (ja) 1998-06-29 2000-01-21 Mitsubishi Electric Corp 半導体ウェハ、及び半導体装置の検査方法
JP2002217367A (ja) 2001-01-15 2002-08-02 Mitsubishi Electric Corp 半導体チップ、半導体装置および半導体装置の製造方法
JP2003234348A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
TW200713529A (en) 2007-04-01
SG131100A1 (en) 2007-04-26
CN1941340A (zh) 2007-04-04
EP1777740A3 (en) 2009-04-01
JP2007096030A (ja) 2007-04-12
KR20070036694A (ko) 2007-04-03
EP1777740A2 (en) 2007-04-25
JP4745007B2 (ja) 2011-08-10
US20070075425A1 (en) 2007-04-05
CN100466243C (zh) 2009-03-04
TWI335644B (en) 2011-01-01
US7508072B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
KR100841499B1 (ko) 반도체 장치 및 그 제조 방법
KR100671921B1 (ko) 반도체 장치 및 그 제조 방법
KR100222299B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
KR100563887B1 (ko) 반도체 장치 및 그 제조 방법
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
US7705471B2 (en) Conductive bump structure of circuit board and method for forming the same
KR100608184B1 (ko) 반도체 장치 및 그 제조 방법
JP2003309221A (ja) 半導体装置の製造方法
US20070096329A1 (en) Semiconductor device and manufacturing method of the same
CN101295686A (zh) 半导体装置及其制造方法
KR100699384B1 (ko) 반도체 장치 및 그 제조 방법
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JPH11204678A (ja) 半導体装置及びその製造方法
JP2005317685A (ja) 半導体装置およびその製造方法
JP2004080006A (ja) 半導体装置の製造方法
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP3877700B2 (ja) 半導体装置及びその製造方法
JP2010016395A (ja) 半導体装置の製造方法
JP4936695B2 (ja) 半導体装置及びその製造方法
JP3722784B2 (ja) 半導体装置
US20240145454A1 (en) Optical sensor with tsv structure
US20070102814A1 (en) Semiconductor device and method of manufacturing the same
JP4938346B2 (ja) 半導体装置およびその製造方法
JP3526529B2 (ja) 半導体装置の製造方法
JP2005294875A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060928

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071016

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080619

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080619

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120530

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150509