Nothing Special   »   [go: up one dir, main page]

KR100759968B1 - 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 Download PDF

Info

Publication number
KR100759968B1
KR100759968B1 KR1020000070978A KR20000070978A KR100759968B1 KR 100759968 B1 KR100759968 B1 KR 100759968B1 KR 1020000070978 A KR1020000070978 A KR 1020000070978A KR 20000070978 A KR20000070978 A KR 20000070978A KR 100759968 B1 KR100759968 B1 KR 100759968B1
Authority
KR
South Korea
Prior art keywords
line
repair
gate
gate line
thin film
Prior art date
Application number
KR1020000070978A
Other languages
English (en)
Other versions
KR20020041183A (ko
Inventor
김병주
허성욱
박영배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000070978A priority Critical patent/KR100759968B1/ko
Publication of KR20020041183A publication Critical patent/KR20020041183A/ko
Application granted granted Critical
Publication of KR100759968B1 publication Critical patent/KR100759968B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 및 게이트 절연막 위에 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있고, 화소 영역마다 게이트선과 중첩되어 있는 수리선이 형성되어 있다. 데이터 배선과 수리선 위에 보호막이 형성되어 있고 보호막 위에 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 이때, 화소 영역마다 형성되어 있는 수리선은 화소 전극과 동일한 층으로 형성되어 있는 수리선 연결부에 의해 연결되어 있을 수 있다. 게이트선이 단선된 경우에 레이저를 이용하여 수리선과 게이트선을 단락시킴으로써 신호가 게이트선의 단선된 지점을 우회하여 전달될 수 있다.
수리선, 단선, 액정 표시 장치, 박막 트랜지스터 기판

Description

액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및 그 수리 방법{thin film transistor array panel for liquid crystal display, manufacturing method thereof and repairing method thereof}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 박막 트랜지스터 기판을 제조하는 첫 단계에서의 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선에 대한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 선에 대한 단면도이고,
도 5a는 도 4a 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,
도 6a는 도 5a 다음 단계에서의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 8은 도 7에서 Ⅷ- Ⅷ 선에 대한 단면도이고,
도 9는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및 그 수리 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 데이터선을 포함하는 배선, 외부로부터 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이러한 액정 표시 장치에서 화소의 전하 보존 능력을 향상시키기 위해 유지 용량을 형성해야 하는데, 이러한 유지 용량을 형성하는 방법에는 전단 게이트 방식 과 독립 배선 방식이 있다.
전단 게이트 방식에서는 이웃하는 화소의 게이트선과 화소 전극을 절연막을 사이에 두고 중첩시킴으로써 유지 용량을 형성하며, 독립 배선 방식에서는 게이트선과 분리되어 있는 별개의 유지 전극 배선과 화소 전극을 절연막을 사이에 두고 중첩시킴으로써 유지 용량을 형성한다.
그런데, 이러한 액정 표시 장치에서는 게이트선이 단일한 선으로 형성되어 있어서 단선 시 수리(repair)가 어려운 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트선의 단선을 수리하는 방법을 제공하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 게이트선과 중첩되도록 수리선을 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선이 형성되어 있고, 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선이 형성되어 있다. 화소 영역에는 화소 전극이 형성되어 있으며, 게이트선과 중첩되어 있고 데이터선과 동일한 층으로 형성되어 있으며 화소 영역 별로 분리되어 있는 다수의 수리선이 있다.
여기서, 다수의 수리선을 서로 연결하는 다수의 수리선 연결부가 더 형성되어 있을 수 있으며, 수리선 연결부는 ITO 또는 IZO와 같은 투명 도전 물질로 화소 전극과 동일한 층으로 이루어지는 것이 바람직하다.
한편, 수리선은 게이트선과 평행한 제1 부분과 제1 부분의 양 끝부분과 연결되어 있으며 게이트선과 수직한 제2 및 제3 부분으로 이루어질 수도 있으며, 이때 게이트선과 화소 전극은 중첩되어 있는 것이 바람직하다.
게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터가 더 형성되어 있을 수 있다.
이러한 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 절연 기판 위에 게이트선을 형성하고, 게이트선과 절연되어 교차하여 화소 영역을 이루는 데이터선을 형성한다. 화소 영역에 화소 전극을 형성하고, 게이트선과 중첩되고 데이터선과 동일한 층으로 화소 영역 별로 분리되어 있는 다수의 수리선을 형성한다.
여기서, 다수의 수리선을 서로 연결하며, ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 다수의 수리선 연결부를 더 형성할 수 있다.
한편, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터를 더 형성할 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판은 게이트선이 단선되면, 단선된 지점에 인접해 있는 수리선의 양 끝부분을 레이저를 이용하여 게이트선과 단락시킴으로써 신호가 단선된 지점을 우회하여 전달될 수 있다.
또한, 다수의 수리선을 서로 연결하는 다수의 수리선 연결부를 더 형성하여, 수리선 사이의 게이트선이 단선된 경우에 단선된 지점의 양쪽에 위치하는 수리선을 레이저를 이용하여 게이트선과 단락시킬 수도 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및 그 수리 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23) 및 유지 전극 배선(24, 25)이 형성되어 있다.
게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
유지 전극 배선(24, 25)은 게이트선(21)과 평행하게 뻗어 있으며 게이트선(21) 사이에 위치하는 유지 전극선(24)과 유지 전극선(24)의 가지로서 세로 방향으로 위로 뻗어 있는 유지 전극(25)을 포함한다. 유지 전극선(24)에는 박막 트랜지스터 기판과 마주보는 상판(도시하지 않음)의 공통 전극(도시하지 않음)에 인가되는 공통 전극 전압이 인가될 수 있으며, 유지 전극(25)은 한 화소 영역의 가장자리에 두 개씩 쌍으로 배열되어 있다.
게이트 배선(21, 22, 23) 및 유지 전극 배선(24, 25)은 단일층으로 형성될 수도 있지만, 이중층 이상으로 형성될 수 있다. 이중층 이상으로 형성될 경우에는 한 층은 저항이 작은 물질로 만들고, 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
게이트 배선(21, 22, 23)과 유지 전극 배선(24, 25)은 질화규소(SiNx) 따위의 게이트 절연막(30)으로 덮여 있다.
게이트 전극(22) 위의 게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있고, 반도체층(41) 위에는 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 하여 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 및 게이트 절연막(30) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)과 수리선(65)이 형성되어 있다.
데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
데이터선(61)은 세로 방향으로 뻗어 있어 게이트선(21)과 교차하며, 이들의 교차에 의하여 화소 영역이 정의된다.
수리선(65)은 게이트선(21)과 중첩되도록 가로 방향으로 형성되어 있으며, 화소 영역 별로 분리되어 있다.
데이터 배선(61, 62, 63, 64) 및 수리선(65)도 게이트 배선(21, 22, 23)과 마찬가지로 이중층 이상으로 형성될 수 있다.
데이터 배선(61, 62, 63) 및 게이트 절연막(30) 위에는 질화규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(63)을 드러내는 접촉 구멍(72)과 데이터 패드(64)를 드러내는 접촉 구멍(74)이 형성되어 있을 뿐만 아니라, 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)이 형성되어 있다.
보호막(70) 위의 화소 영역에는 ITO 또는 IZO와 같은 투명 도전 물질로 이루어져 있으며 접촉 구멍(72)을 통해 드레인 전극(63)과 연결되는 화소 전극(80)이 형성되어 있다. 화소 전극(80)은 하나의 화소 영역 내에 위치하는 한 쌍의 유지 전극(25) 및 유지 전극선(24)과 중첩되어 유지 용량을 이루고 있다.
보호막(70) 위에는 또한 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 하는 것으로 필수적인 것은 아니다.
이러한 액정 표시 장치용 박막 트랜지스터 기판에서 게이트선(21)이 단선되었을 때 레이저 등을 이용하여 단선된 게이트선(21)과 수리선(65)을 녹여 단락시킴 으로써 단선된 지점을 우회하여 신호가 전달되도록 한다.
그러면, 도 1을 참조하여 게이트선(21)이 단선된 경우의 수리 방법에 대하여 설명한다.
도 1에서와 같이, 게이트선(21)이 G1 지점에서 단선되었을 경우에는 게이트 패드(23)로부터 인가된 게이트 신호(또는 주사 신호)는 G1 이후의 게이트선(21)에는 전달되지 못한다. 이러한 경우에는 단선된 지점(G1)에 위치한 수리선(65)의 왼쪽 끝(L1)과 오른쪽 끝(L2)을 레이저를 이용하여 녹여 하부의 게이트선(21)과 수리선(65)이 연결되도록 한다. 이렇게 하면, 게이트 신호는 게이트 패드(23)에서 나와 게이트선(21)을 지나 수리선(65), 게이트선(21)의 순으로 전달된다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체층을 증착하고 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 전극선(24) 및 유지 전극(25)을 포함하는 유지 전극 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30), 비정질규소층, n형 불순물이 도핑되어 있는 비정질규소층을 차례로 증착하고 상부의 두 층을 사진 식각 공정으로 패터닝하여 반도체층(41)과 저항성 접촉층(51)을 형성한다.
다음, 도 5a 및 도 5b에서와 같이, 데이터 배선용 도전체층을 증착하고 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선과 수리선(65)을 형성하고, 소스 전극(62)과 드레인 전극(63) 사이에 드러난 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 6a 및 도 6b에서와 같이, 질화규소 또는 유기 절연막으로 이루어진 보호막(70)을 형성하고 사진 식각 공정으로 패터닝하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 73, 74)을 형성한다.
다음, 앞서의 도 1 및 도 2에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
본 발명의 제1 실시예에서는 수리선(65) 하부의 게이트선(21)이 단선된 경우에 대한 수리 방법을 제시하였으나, 게이트선(21)의 수리선(65)과 중첩되지 않는 부분이 단선된 경우에는 수리할 수 없다. 따라서, 이를 해결하기 위한 방법을 도 7 및 도 8을 참조하여 본 발명의 제2 실시예로 설명한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 8은 도 7에서 Ⅷ-Ⅷ 선에 대한 단면도이다.
본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조는 수리선 부분을 제외하면 본 발명의 제1 실시예와 동일하므로 수리선에 대해서만 설명하기로 한다.
도 7 및 도 8에서와 같이, 화소 영역마다 게이트선(21)과 중첩되는 수리선(65)이 형성되어 있으며, 수리선(65)은 보호막(70)으로 덮여 있다. 보호막(70)에는 수리선(65)의 왼쪽 끝과 오른쪽 끝을 드러내는 접촉 구멍(75)이 형성되어 있다. 보호막(70) 위에는 접촉 구멍(75)을 통해 수리선(65)과 연결되며, ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 수리선 연결부(85)가 형성되어 있다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 게이트선(21)이 단선된 경우의 수리 방법에 대하여 설명한다.
먼저, 게이트선(21)이 수리선(65) 하부에서 단선된 경우에는 본 발명의 제1 실시예에서와 동일한 방법으로 수리선(65)의 왼쪽 끝과 오른쪽 끝을 레이저를 이용하여 녹여 단선된 게이트선(21)과 수리선(65)을 연결함으로써 단선을 수리할 수 있다.
한편, 게이트선(21)이 수리선(65) 사이의 지점(G2)에서 단선된 경우에는 단선된 지점(G2)의 양쪽에 위치한 두 개의 수리선(65)에서 수리선 연결부(85)와 중첩되지 않는 지점(L3, L4)을 각각 레이저를 이용하여 녹임으로써 게이트선(21)과 수리선(65) 및 수리선 연결부(85)가 연결되도록 한다. 이렇게 하면, 게이트 신호는 게이트 패드(23)에서 나와 게이트선(21)을 지나 단선된 지점(G2)의 왼쪽 수리선(65), 수리선 연결부(85), 단선된 지점(G2)의 오른쪽 수리선(65), 게이트선(21)의 순으로 전달되어 단선된 지점(G2)을 우회하여 신호가 전달된다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 간략히 설명한다.
화소 영역 및 패드부의 구조는 본 발명의 제1 실시예와 동일하므로 수리선(65) 및 수리선 연결부(85)의 제조 방법에 대하여 자세히 설명한다.
절연 기판(10) 위에 게이트 배선(21, 22, 23)을 형성하고, 그 위에 게이트 절연막(30), 반도체층(41) 및 저항성 접촉층(52, 53)을 차례로 형성한다. 다음, 데이터 배선(61, 62, 63, 64)과 화소 영역마다 하나씩 위치하는 수리선(65)을 형성한다. 다음, 보호막(70)을 형성하고, 보호막(70)에 접촉 구멍(72, 73, 74)을 형성할 때 각 수리선(65)의 양 끝을 드러내는 접촉 구멍(75)을 함께 형성한다. 다음, 화소 전극(80) 및 보조 패드(83, 84)를 형성할 때 접촉 구멍(75)을 통해 다수의 수리선(65)을 연결하는 수리선 연결부(85)를 형성한다.
한편, 본 발명의 제1 및 제2 실시예에서는 게이트선(21)과 수리선(65)이 중첩되어 있기 때문에, 게이트선과 화소 전극을 중첩시켜 유지 용량을 형성하는 전단 게이트 방식의 액정 표시 장치용 박막 트랜지스터 기판에 적용하는데 어려움이 있다.
이를 해결하는 방법을 도 9를 참조하여 본 발명의 제3 실시예로 설명한다.
도 9에서와 같이, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조는 유지 전극 배선(24, 25)이 형성되어 있지 않은 점과 화소 전극 및 수리선의 모양을 제외하면 본 발명의 제1 실시예와 동일하다.
화소 영역마다 게이트선(21)과 일부 중첩되는 수리선(65)이 형성되어 있으며, 수리선(65)은 게이트선(21)과 평행한 제1 부분과 게이트선(21)과 수직하며 제1 부분의 양 끝에 연결되어 있는 제2 및 제3 부분으로 이루어져 있다. 수리선(65)의 제3 부분은 게이트선(21)과 일부만 중첩되어 있다. 수리선(65) 위에는 보호막(70)이 형성되어 있으며, 보호막(70) 위에는 화소 전극(80)이 형성되어 있다. 화소 전극(80)은 게이트선(21)의 수리선(65)과 중첩되지 않은 부분과 중첩되어 유지 용량을 형성한다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 게이트선(21)이 단선된 경우의 수리 방법에 대하여 설명한다.
게이트선(21)이 G3에서 단선된 경우에 수리선(65)의 제2 부분(L5)과 제3 부분(L6)을 각각 레이저를 이용하여 녹여 단선된 게이트선(21)과 수리선(65)을 연결한다. 이렇게 하면, 게이트 신호는 게이트 패드(23)에서 나와 게이트선(21)을 지나 수리선(65), 게이트선(21)의 순으로 전달되어 단선된 지점(G3)을 우회하여 신호가 전달된다.
한편, 본 발명의 제3 실시예에서의 수리선(65) 구조를 앞서 설명한 제1 및 제2 실시예에서도 적용할 수 있다.
이와 같이 본 발명에서는 게이트선과 중첩되는 수리선을 형성하고 게이트선이 단선된 경우에 레이저를 이용하여 수리선과 게이트선을 연결시킴으로써 게이트 신호가 단선된 지점을 우회하여 전달될 수 있다.

Claims (12)

  1. 절연 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선,
    상기 화소 영역에 형성되어 있는 화소 전극,
    상기 게이트선과 중첩되어 있고 상기 데이터선과 동일한 층으로 형성되어 있으며 상기 화소 영역 별로 분리되어 있는 다수의 수리선,
    상기 다수의 수리선을 서로 연결하는 다수의 수리선 연결부
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 삭제
  3. 제1항에서,
    상기 수리선 연결부는 상기 화소 전극과 동일한 층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 수리선 연결부는 ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  5. 절연 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선,
    상기 화소 영역에 형성되어 있으며 상기 게이트선의 적어도 일부와 중첩되어 있는 화소 전극,
    상기 게이트선과 중첩되어 있고 상기 데이터선과 동일한 층으로 형성되어 있으며 상기 화소 영역 별로 분리되어 있는 다수의 수리선
    을 포함하며,
    상기 수리선은 상기 게이트선과 평행한 제1 부분과 상기 제1 부분의 양 끝부분과 연결되어 있으며 상기 게이트선과 수직한 제2 및 제3 부분으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 게이트선과 상기 화소 전극이 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제1항 또는 제5항에서,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 절연 기판 위에 게이트선을 형성하는 단계,
    게이트선과 절연되어 교차하여 화소 영역을 이루는 데이터선을 형성하는 단계,
    상기 화소 영역에 화소 전극을 형성하는 단계,
    상기 게이트선과 중첩되고 상기 데이터선과 동일한 층으로 상기 화소 영역 별로 분리되어 있는 다수의 수리선을 형성하는 단계,
    상기 다수의 수리선을 서로 연결하며, ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 다수의 수리선 연결부를 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 삭제
  10. 제8항에서,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 절연 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선,
    상기 화소 영역에 형성되어 있는 화소 전극,
    상기 게이트선과 중첩되고 상기 데이터선과 동일한 층으로 상기 화소 영역 별로 분리되어 있는 다수의 수리선,
    상기 다수의 수리선을 서로 연결하는 다수의 수리선 연결부
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법에서,
    상기 게이트선이 단선되면, 단선된 지점에 인접해 있는 상기 수리선의 양 끝부분을 레이저를 이용하여 상기 게이트선과 단락시키는 단계,
    상기 수리선 사이의 상기 게이트선이 단선되면, 단선된 지점의 양쪽에 위치하는 상기 수리선을 레이저를 이용하여 상기 게이트선과 단락시키는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.
  12. 삭제
KR1020000070978A 2000-11-27 2000-11-27 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 KR100759968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000070978A KR100759968B1 (ko) 2000-11-27 2000-11-27 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000070978A KR100759968B1 (ko) 2000-11-27 2000-11-27 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법

Publications (2)

Publication Number Publication Date
KR20020041183A KR20020041183A (ko) 2002-06-01
KR100759968B1 true KR100759968B1 (ko) 2007-09-18

Family

ID=19701709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000070978A KR100759968B1 (ko) 2000-11-27 2000-11-27 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법

Country Status (1)

Country Link
KR (1) KR100759968B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930496B1 (ko) * 2002-10-22 2009-12-09 삼성전자주식회사 어레이 기판 및 이의 제조 방법
KR101441387B1 (ko) * 2007-12-27 2014-09-17 엘지디스플레이 주식회사 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법
KR102005483B1 (ko) * 2012-10-19 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 수리 방법
CN103745970B (zh) * 2013-12-31 2017-02-01 合肥京东方光电科技有限公司 阵列基板及其制作方法、修复方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JPH11119259A (ja) * 1998-10-28 1999-04-30 Hitachi Ltd アクティブマトリクス基板及びこれを用いた液晶表示装置
KR19990041469A (ko) * 1997-11-21 1999-06-15 구자홍 박막 트랜지스터 매트릭스 기판 및 그 제조방법
KR19990048095A (ko) * 1997-12-08 1999-07-05 김영환 스테거드 타입 박막 트렌지스터 액정 표시 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR19990041469A (ko) * 1997-11-21 1999-06-15 구자홍 박막 트랜지스터 매트릭스 기판 및 그 제조방법
KR19990048095A (ko) * 1997-12-08 1999-07-05 김영환 스테거드 타입 박막 트렌지스터 액정 표시 소자
JPH11119259A (ja) * 1998-10-28 1999-04-30 Hitachi Ltd アクティブマトリクス基板及びこれを用いた液晶表示装置

Also Published As

Publication number Publication date
KR20020041183A (ko) 2002-06-01

Similar Documents

Publication Publication Date Title
KR100796749B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100385082B1 (ko) 액정 표시 장치
KR100695299B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US20010040647A1 (en) Liquid crystal display devices
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
TW200403859A (en) Thin film transistor array panel
KR100612992B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR100759968B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100656900B1 (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100552298B1 (ko) 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법
JP2000164874A (ja) 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
KR100646784B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100623987B1 (ko) 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법
KR100750921B1 (ko) 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR100529571B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
KR20000014524A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100508031B1 (ko) 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
KR100709712B1 (ko) 액정 표시 장치의 패드 구조
KR100840325B1 (ko) 액정 표시 장치용 기판
KR100729777B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100859523B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee