Nothing Special   »   [go: up one dir, main page]

KR100684714B1 - 발광 표시 장치 및 그 구동 방법 - Google Patents

발광 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100684714B1
KR100684714B1 KR1020040073719A KR20040073719A KR100684714B1 KR 100684714 B1 KR100684714 B1 KR 100684714B1 KR 1020040073719 A KR1020040073719 A KR 1020040073719A KR 20040073719 A KR20040073719 A KR 20040073719A KR 100684714 B1 KR100684714 B1 KR 100684714B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
transistor
capacitor
period
Prior art date
Application number
KR1020040073719A
Other languages
English (en)
Other versions
KR20060024869A (ko
Inventor
정보용
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040073719A priority Critical patent/KR100684714B1/ko
Publication of KR20060024869A publication Critical patent/KR20060024869A/ko
Application granted granted Critical
Publication of KR100684714B1 publication Critical patent/KR100684714B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 발광 표시 장치에서, 구동 트랜지스터의 게이트에 제1 커패시터의 제1 전극이 연결되고 제1 커패시터의 제2 전극과 전원 전압 사이에 제2 커패시터가 연결되어 있다. 먼저, 제1 커패시터의 제2 전극에 일정 기간 동안 보상 전압을 인가한다. 제1 커패시터의 제2 전극에 보상 전압을 인가하는 중에 구동 트랜지스터를 다이오드 형태로 연결하여 제1 커패시터에 구동 트랜지스터의 문턱 전압을 저장한다. 다음, 제1 커패시터의 제2 전극에 데이터 전압을 인가한 후, 제1 및 제2 커패시터에 저장된 전압으로 구동 트랜지스터를 구동한다. 이와 같이, 구동 트랜지스터의 문턱 전압의 편차 문제 및 전원 전압에서의 전압 강하 문제를 해결할 수 있으며, 또한 보상 전압의 충전 시간을 충분히 확보할 수 있다.
발광 표시 장치, OLED, 휘도차, 전압 강하, 문턱 전압

Description

발광 표시 장치 및 그 구동 방법{LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF}
도 1은 유기 발광 소자를 구동하기 위한 종래의 화소 회로이다.
도 2는 일반적인 유기 발광 표시 장치의 표시 패널에서 전압 공급선의 연결 상태를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 발광 표시 장치의 개략적인 도면이다.
도 4는 본 발명의 제1 실시예에 따른 화소의 회로도이다.
도 5는 도 4의 화소를 구동하기 위한 구동 타이밍도이다.
도 6은 보상 전압의 충전 속도에 따라 보상되는 문턱 전압 간에 발생되는 편차를 도시한 그래프이다.
도 7은 본 발명의 제2 실시예에 따른 화소의 회로도이다.
도 8 내지 도 10은 각각 도 7의 화소를 구동하기 위한 구동 타이밍도이다.
도 11 내지 도 13은 각각 본 발명의 제3 내지 제5 실시예에 따른 화소의 회로도이다.
본 발명은 발광 표시 장치에 관한 것으로, 더욱 상세하게는 유기 발광 표시 장치 및 그 구동 방법에 관한 것이다.
일반적으로 유기 발광 표시 장치는 형광성 유기 물질을 전기적으로 여기시켜 발광시키는 표시 장치로서, 복수의 유기 발광셀들로 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 애노드, 유기 박막, 캐소드 레이어의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL), 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함할 수 있다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식 중 능동 구동 방식은 박막 트랜지스터와 커패시터를 화소 전극에 연결하여 커패시터 용량에 의해 전압을 유지하도록 하는 구동 방식이다. 이때, 커패시터에 전압을 유지시키기 위해 인가되는 신호의 형태에 따라 능동 구동 방식은 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.
도 1은 유기 발광 소자를 구동하기 위한 종래의 화소 회로로서, 복수의 화소 회로 중 데이터선(Dm)과 주사선(Sn)에 연결된 화소 회로를 대표적으로 도시한 것이다.
도 1에 도시된 바와 같이, 유기 발광 소자(OLED)에 트랜지스터(M1)가 연결되어 발광을 위한 전류를 공급한다. 트랜지스터(M1)의 전류량은 스위칭 트랜지스터 (M2)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 인가된 전압을 일정 기간 유지하기 위한 커패시터(Cst)가 트랜지스터(M2)의 소스와 게이트 사이에 연결되어 있다. 트랜지스터(M2)의 게이트는 주사선(Sn)에 연결되고, 소스는 데이터선(Dm)에 연결되어 있다.
이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다.
Figure 112004041844762-pat00001
여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.
한편, 일반적으로 화소 회로에 전원 전압(VDD)을 공급하기 위한 전원 공급선은 수평 라인으로 형성되거나, 수직 라인으로 형성된다. 예를 들어, 전원 공급선이 도 2와 같이 수평 라인으로 형성되고 좌측에서 전원이 공급될 경우, 분기되어 나온 각 전원 공급선 상에서의 전압 강하로 인하여 전원 공급선 좌측과 우측의 전압 차가 발생하게 된다. 또한 전원 공급선이 수직 라인으로 형성될 경우 전원 공급선 상측과 하측의 전압 차가 발생하게 된다.
따라서, 도 2에서 전원 공급선의 우측 화소에 인가되는 전원 전압(VDD)이 좌측 화소에 인가되는 전원 전압(VDD)보다 낮아지므로, 우측 화소에 위치한 구동 트랜지스터의 게이트 및 소스간 전압(Vgs)이 좌측 화소에 위치한 구동 트랜지스터의 게이트 및 소스간 전압(Vgs)보다 낮아진다. 따라서, 수학식 1에서 알 수 있듯이 전원 공급선의 좌측과 우측의 화소 회로에 동일한 데이터가 인가되는 경우에도 구동 트랜지스터에 흐르는 전류량이 달라져 휘도차가 발생한다.
한편, 종래의 화소 회로에서는 전원 공급선의 전압 강하에 의하여 발생하는 휘도차 이외에도, 제조 공정의 불균일성에 의해 생기는 트랜지스터의 문턱 전압(Vth)의 편차에 의한 휘도차도 있다. 즉, 수학식 1을 보면 유기 발광 소자(OLED)에 공급되는 전류의 양이 트랜지스터의 문턱 전압에 의해 의존하므로 문턱 전압의 편차에 의해 발광 휘도가 달라진다.
본 발명이 이루고자 하는 기술적 과제는 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표현할 수 있는 발광 표시 장치를 제공하는 것이다.
본 발명의 다른 기술적 과제는 구동 전압선에서 발생하는 각 화소간의 전압 강하량 차이를 보상하여 균일한 휘도를 표현할 수 있는 발광 표시 장치를 제공하는 것이다.
본 발명의 한 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 복수의 화소 회로를 포함하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 트랜지스터, 발광 소자, 제1 커패시터, 제1 및 제2 스위치를 포함한다.
트랜지스터는 제1 전압을 공급하는 제1 전원에 제1 전극이 전기적으로 연결되며, 상기 제1 전극 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력한다. 발광 소자는 상기 트랜지스터의 상기 제3 전극으로 출력되는 전류에 대응하여 발광하며, 제1 커패시터는 제1 기간 동안 상기 트랜지스터의 문턱 전압에 대응하는 전압을 저장한다. 제1 스위치는 상기 제1 커패시터의 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 연결되어 상기 제1 기간보다 긴 제2 기간 동안 턴온된다. 제2 스위치는 상기 주사선으로부터의 상기 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 상기 제1 전극에 인가한다. 그리고 상기 트랜지스터의 제1 전극과 제2 전극 사이의 전압은 상기 제1 커패시터의 전압에 의존한다.
본 발명의 다른 특징에 따른 화소 회로는, 트랜지스터, 발광 소자, 제1 내지 제3 스위치, 제1 및 제2 커패시터를 포함한다. 트랜지스터는 제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하며, 발광 소자는 상기 트랜지스터의 상기 제3 전극에 전기적으로 연결되고 인가되는 전류에 대응하여 발광한다. 제1 커패시터는 제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되며, 제2 커패시터는 제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결된다. 제1 스위치는 제1 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결시키며, 제2 스위치는 제2 제어 신호에 응답하여 상기 제1 커패시터의 상기 제2 전극과 제2 전원을 연결한다. 제3 스위치는 상기 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터로 전달한다. 그리고 상기 제1 및 제2 제어 신호는 상기 선택 신호가 인가되기 이전에 상기 화소 회로로 인가되며, 상기 제2 제어 신호가 상기 화소 회로에 인가되는 기간이 상기 선택 신호가 인가되는 기간보다 길다.
본 발명의 또 다른 특징에 따르면, 제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터, 상기 트랜지스터의 상기 제3 전극로부터 출력되는 전류에 대응하여 발광하는 발광 소자, 제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되는 제1 커패시터, 그리고 제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결되는 제2 커패시터를 포함하는 화소 회로를 가지는 발광 표시 장치의 구동 방법이 제공된다. 본 발명의 구동 방법에 의하면, 제1 기간 동안 상기 제1 커패시터의 제2 전극에 제2 전압이 인가된다. 상기 제1 기간보다 짧은 제2 기간 동안 상기 제1 커패시터에 상기 트랜지스터의 문턱 전압에 대응하는 전압이 충전된다. 그리고 제3 기간 동안 상기 제1 및 제2 커패시터에 상기 데이터 전압에 대응하는 전압이 충전된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다.
그리고 본 발명의 실시예에서는 발광 표시 장치로서 유기 물질의 발광을 이용하는 유기 발광 표시 장치를 예로 들어 설명한다.
도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 개념도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 발광 표시 장치는 표시 패널(100), 데이터 신호 구동부(200), 선택 신호 구동부(300) 및 발광 신호 구동부(400)를 포함한다.
표시 패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 선택 주사선(S1-Sn)과 발광 주사선(E1-En) 및 복수의 화소 회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 전압 형태의 데이터 신호(이하, "데이터 전압"이라 함)를 화소 회로(110)로 전달한다. 선택 주사선(S1-Sn)은 선택 신호를 화소 회로(110)로 전달하고, 발광 주사선(E1-En)은 발광 신호를 화소 회로(110)로 전달한다. 그리고 화소 회로(110)는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성되어 있다.
데이터 신호 구동부(200)는 데이터선(D1-Dm)에 데이터 전압을 인가한다. 선택 신호 구동부(300)는 선택 주사선(S1-Sn)에 각각 선택 신호를 순차적으로 인가하며, 발광 신호 구동부(400)는 발광 주사선(E1-En)에 각각 발광 신호를 순차적으로 인가한다.
데이터 신호 구동부(200), 선택 신호 구동부(300) 및/또는 발광 신호 구동부 (400)는 표시 패널(100)에 전기적으로 연결될 수 있으며 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 가요성 인쇄 회로(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다. 이와는 달리 데이터 신호 구동부(200), 선택 신호 구동부(300) 및/또는 발광 신호 구동부(400)는 표시 패널(100)의 기판 위에 직접 장착될 수도 있으며, 또는 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.
도 4는 본 발명의 제1 실시예에 따른 화소 회로의 등가 회로도이다.
도 4에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn, En)에 연결된 화소 회로만을 도시하였다. 한편, 선택 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 "현재 선택 주사선"이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 "직전 선택 주사선"이라 한다.
도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 화소 회로(110)는 트랜지스터(M1-M5), 커패시터(Cst, Cvth) 및 유기 발광 소자(OLED)를 포함한다. 도 4에서는 트랜지스터(M1-M5)를 NMOS 트랜지스터로 도시하였으며, 트랜지스터(M2-M5)는 로우 레벨의 선택 신호 및 발광 신호에 의해 턴온된다.
트랜지스터(M1)는 유기 발광 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전원 전압(VDD)을 공급하기 위한 전원과 유기 발광 소자(OLED) 간에 연결되고, 게이트에 인가되는 전압에 의하여 트랜지스터(M5)를 통하여 유기 발광 소자(OLED)에 흐르는 전류를 제어한다. 트랜지스터(M2)는 직전 선택 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 형태로 연결시킨다.
트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 제1 전극(A)이 연결되고, 커패시터(Cvth)의 제2 전극(B) 및 전원 전압(VDD)을 공급하는 전원 사이에 커패시터(Cst)가 연결되어 있다. 또한 트랜지스터(M4)가 커패시터(Cvth)의 제2 전극(B)과 보상 전압(Vsus)을 공급하는 전원 사이에 연결되어, 직전 선택 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호에 응답하여 커패시터(Cvth)의 타전극(B)에 보상 전압(Vsus)을 인가한다.
트랜지스터(M3)는 현재 선택 주사선(Sn)으로부터의 로우 레벨의 선택 신호에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 커패시터(Cvth)의 제2 전극(B)으로 전달한다.
트랜지스터(M5)는 트랜지스터(M1)의 드레인과 유기 발광 소자(OLED)의 애노드 사이에 연결되고, 발광 주사선(En)으로부터의 하이 레벨의 발광 신호에 응답하여 트랜지스터(M1)의 드레인과 유기 발광 소자(OLED)를 차단시킨다.
유기 발광 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 본 발명의 제1 실시예에 따르면, 유기 발광 소자(OLED)의 캐소드에 연결되는 전원 전압(VSS)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서, 접지 전압, 음의 전압 등이 사용될 수 있다.
이하, 본 발명의 제1 실시예에 따른 화소 회로의 동작을 도 5를 참조하여 설 명한다.
T1 기간에서, 직전 주사선(Sn-1)에 로우 레벨의 선택 신호가 인가되면, 트랜지스터(M1)는 다이오드 형태로 연결된다. 그리고 발광 주사선(En)에 인가된 하이 레벨의 발광 신호에 의해 트랜지스터(M5)가 턴오프되어 있으므로, 트랜지스터(M1)의 게이트-소스간 전압이 트랜지스터(M1)의 문턱 전압(Vth)이 될 때까지 변한다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A)에는 전압(VDD)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 해당되는 전압이 인가된다.
또한, 트랜지스터(M4)가 턴온되므로 커패시터(Cvth)의 제2 전극(B)에는 보상 전압(Vsus)이 인가되어, 커패시터(Cvth)에는 수학식 2와 같은 전압(VCvth)이 충전된다.
Figure 112004041844762-pat00002
T2 기간에서, 직전 주사선(Sn-1)의 선택 신호가 하이 레벨로 되어 트랜지스터(M2, M4)가 턴오프된다. 그리고 현재 주사선(Sn)에 로우 레벨의 선택 신호가 인가되어 트랜지스터(M3)가 턴온되어, 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)에 인가된다. 커패시터(Cvth)에는 수학식 2와 같은 전압이 충전되어 있으므로, 트랜지스터(M1)의 게이트 및 소스간 전압은 수학식 3과 같이 된다. T2 기간에서는 트랜지스터(M5)는 턴오프되어 있다.
Figure 112004041844762-pat00003
따라서 유기 발광 소자(OLED)에 흐르는 전류는 수학식 4와 같다.
Figure 112004041844762-pat00004
수학식 4에서 알 수 있듯이, 유기 발광 소자(OLED)에 흐르는 전류는 전원 전압(VDD)에 영향을 받지 않게 되며, 전원 전압(VDD) 공급선에서의 전압 강하에 의한 휘도 편차를 보상할 수 있다.
그리고 보상 전압(Vsus)이 인가되는 T1 기간에서, 보상 전압(Vsus)을 공급하는 전원으로는 전류 경로가 형성되지 않으므로, 전류 흐름으로 인한 전압 강하의 문제가 발생되지 않는다. 따라서 모든 화소 회로에 실질적으로 동일한 보상 전압(Vsus)이 인가되며, 데이터 전압에 대응되는 전류가 유기 발광 소자(OLED)에 흐를 수 있다.
그런데 T1 기간 동안 보상 전압(Vsus)을 커패시터(Cvth)에 충전하는 경우에, 보상 전압(Vsus)을 공급하는 전원선에 존재하는 기생 커패시턴스 성분에 의해 화소가 보상 전압(Vsus)을 공급하는 전원선에 연결된 위치에 따라 커패시터(Cvth)의 제2 전극(B)에 보상 전압(Vsus)이 충전되는 속도가 달라질 수 있다.
도 6은 표시 패널의 서로 다른 위치에 형성된 두 개의 화소에 보상 전압(Vsus)이 충전되는 속도와 커패시터(Cvth)에 충전되는 전압을 도시한 것이다.
도 6에서, (a)와 (b)는 동일한 보상 전압(Vsus) 공급선에 연결된 화소에 보상 전압이 충전되는 속도를 도시한 그래프로서, (a)는 보상 전압(Vsus)을 공급하는 전원과 가까운 지점에 위치한 화소의 경우를 도시한 것이고, (b)는 멀리 떨어진 지점에 위치한 화소의 경우를 도시한 것이다. 또한, (c)는 전원과 가까운 지점에 형성된 화소의 커패시터(Cvth)에 충전되는 전압을 도시한 것이고, (d)는 전원과 멀리 떨어진 지점에 형성된 화소의 커패시터(Cvth)에 충전되는 전압을 도시한 것이다.
도 6에서 알 수 있듯이, 화소가 형성된 위치에 따라 커패시터(Cvth)의 제2 전극(B)에 보상 전압(Vsus)이 충전되는 속도가 달라지며, 전원에서 멀리 떨어져 있는 화소일수록 보상 전압(Vsus)이 충전되는 속도는 느려지게 된다. 그리고 이러한 보상 전압(Vsus)의 충전 속도에 따라서 그래프 (c), (d)와 같이 커패시터(Cvth)에 충전되는 전압이 달라진다.
따라서, T1 기간 동안 커패시터(Cvth)에 구동 트랜지스터(M1)의 문턱 전압과 다른 전압이 충전되어, 구동 트랜지스터(M1)의 문턱 전압의 편차가 정확하게 보상되지 않아서 균일한 휘도 표현이 어려워질 수 있다.
본 발명의 제2 실시예에서는 커패시터(Cvth)의 제2 전극(B)에 보상 전압(Vsus)이 충전되는 시간을 충분히 확보함으로써, 커패시터(Cvth)에 충전되는 전압이 보상 전압(Vsus)의 충전 속도에 의하여 영향을 받지 않도록 한다.
이하, 도 7 및 도 8을 참조하여 본 발명의 제2 실시예에 따른 화소 회로를 설명한다.
도 7은 본 발명의 제2 실시예에 따른 화소를 도시한 회로도이며, 도 8 내지 도 10은 각각 도 7의 화소를 구동하기 위한 구동 타이밍도이다.
도 7에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 화소 회로는 선택 주사선과 별도로 형성된 제어 신호선(EBn-1)을 사용하여 트랜지스터(M4)의 온/오프를 제어한다는 점에서 본 발명의 제1 실시예에 따른 화소 회로와 차이점을 갖는다.
도 8을 보면, T1' 기간에서 제어 신호선(EBn-1)에 로우 레벨의 제어 신호가 인가되면 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 타전극(B)에 보상 전압(Vsus)이 인가된다. 그리고 도 8에 도시한 바와 같이 T1' 기간은 도 5의 T1 기간과 T1 기간 직전의 기간을 포함한다.
즉, 트랜지스터(M1)가 다이오드 형태로 연결되어 트랜지스터(M1)의 문턱 전압이 커패시터(Cvth)에 충전되는 기간(T1)인 직전 선택 신호의 로우 레벨 기간보다 더 긴 기간(T1') 동안 보상 전압(Vsus)이 커패시터(Cvth)의 제2 전극(B)에 인가된다. 따라서 제1 실시예에 비해 보상 전압(Vsus)을 커패시터(Cvth)에 충전할 수 있는 시간이 충분히 확보될 수 있다.
그리고 제어 신호선(EBn-1)의 제어 신호는 T1 기간보다 긴 기간 동안 로우 레벨이면 되므로, 도 9에 도시한 바와 같이 직전 발광 주사선(En-1)에 인가되는 발광 신호의 반전된 신호를 사용할 수도 있다. 이와 같이, 직전 발광 주사선(En-1)에 인가되는 발광 신호의 반전 신호를 이용하면, 트랜지스터(M4)를 제어하기 위한 별도의 구동부를 추가하지 않고 트랜지스터(M4)의 온/오프를 제어하는 제어 신호를 생성할 수 있다.
이와 같이, 본 발명의 제2 실시예에 따르면, 커패시터(Cvth)에 트랜지스터 (M1)의 문턱 전압(Vth)을 저장하기 이전에 커패시터(Cvth)가 보상 전압(Vsus)으로 충전되도록 할 수 있으므로, 보상 전압(Vsus)의 충전 속도에 의하여 커패시터(Cvth)에 저장되는 문턱 전압(Vth)의 편차를 방지할 수 있다.
특히, 고해상도 표시 장치에서는 화소 피치가 매우 작아지는데, 이 경우 보상 전압(Vsus)을 전달하기 위한 전원선을 행 방향으로 형성하게 되면, 보상 전압(Vsus)을 전달하기 위한 전원선의 폭이 작아져, 기생 커패시턴스 성분으로 인한 지연를 피할 수 없다. 따라서, 본 발명의 제2 실시예에서는 펄스 폭이 긴 발광 신호를 이용하여 보상 전압(Vsus)을 커패시터(Cvth)의 제2 전극(B)에 인가함으로써, 보상 전압(Vsus)이 커패시터(Cvth) 에 충분히 충전될 수 있도록 한다.
또한, 선택 주사선에 의하여 제어되는 트랜지스터의 개수가 감소됨으로써 선택 신호 구동부(300)의 부하가 감소하게 된다. 따라서, 선택 신호 구동부(300) 내부에 형성되는 버퍼의 크기를 감소시킬 수 있고, 내부 회로가 원활하게 동작하도록 할 수 있다.
그리고 도 8 및 도 9에서는 직전 선택 주사선(Sn-1)에 선택 신호가 인가된 후 바로 현재 선택 주사선(Sn)에 선택 신호가 인가되는 것으로 도시하였으나, 실시예에 따라서 도 10과 같이, 직전 선택 신호와 현재 선택 신호 간에 일정 기간(T4) 동안 블랭크 기간을 설정할 수 있다.
발광 표시 장치를 실제 구현하는 경우, 선택 주사선에 존재하는 기생 성분으로 인하여, 현재 선택 주사선(Sn)의 선택 신호와 직전 선택 주사선(Sn-1)의 선택 신호가 오버랩(overlap)되는 문제가 발생할 수 있으며, 이 경우 화소 회로의 스위 칭 트랜지스터(M2, M3)가 턴온되어 화소 회로가 오동작하는 문제가 발생하게 된다.
따라서, 도 10에 도시된 바와 같이 직전 선택 주사선(Sn-1)의 지연으로 인하여 발생할 수 있는 블랭크 기간(T4) 동안 현재 선택 주사선(Sn)에 인가되는 선택 신호를 지연시킴으로써, 선택 주사선의 기생 성분으로 인한 문제를 해결할 수 있다.
그리고 본 발명의 제2 실시예에서는 트랜지스터(M4)를 제어하기 위해 별도의 제어 신호선(EBn-1)을 사용하였지만, 이와는 달리 제1 실시예의 화소 회로에서 사용되는 다른 신호선을 제어 신호선(EBn-1)으로 사용할 수도 있다. 이러한 실시예에 대해서 도 11을 참조하여 상세하게 설명한다.
도 11은 본 발명의 제3 실시예에 따른 화소를 도시한 회로도이다.
도 11을 보면, 본 발명의 제3 실시예에 따른 화소에서는 트랜지스터(M4')를 트랜지스터(M4)와 달리 N 타입의 채널을 갖는 트랜지스터로 형성되고, 트랜지스터(M4')의 게이트에 직전 발광 주사선(En-1)이 연결되어 있다. 이와 같이 하면, 도 9에 도시한 바와 같이 직전 발광 주사선(En-1)의 발광 신호가 하이 레벨인 기간(T1') 동안 트랜지스터(M4')가 턴온되어 보상 전압(Vsus) 충전 시간을 충분히 확보할 수 있다.
그리고 본 발명의 실시예에서는 트랜지스터(M2)를 직전 주사선(Sn-1)의 선택 신호로 제어하였지만, 트랜지스터(M4)를 제어하는 신호로 트랜지스터(M4)를 제어할 수 있으며, 이러한 실시예에 대해서 도 12를 참조하여 설명한다.
도 12는 본 발명의 제4 실시예에 따른 화소를 도시한 회로도이다. 그리고 도 12의 화소는 도 8 및 도 9의 구동 파형으로 구동할 수 있다.
도 12에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 화소 회로는 트랜지스터(M4)를 제어하는 제어 신호선(EBn-1)을 이용하여 트랜지스터(M2)를 제어한다는 점에서 도 7의 화소 회로와 차이점을 갖는다.
T1' 기간 중 T1 기간이 아닌 기간에서는 트랜지스터(M2)의 턴온에 의해 트랜지스터(M1)는 다이오드 형태로 연결되지만 트랜지스터(M5)가 턴온되어 있으므로 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)이 충전되지 않는다. 그리고 제2 실시예와 같이 Vsus 전압이 커패시터(Cvth)의 제2 전극(B)에 인가된다.
다음, T1 기간에서 트랜지스터(M5)의 턴오프에 의해 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)이 충전되므로 제2 실시예와 동일한 효과가 얻어진다.
그리고 제3 실시예서 설명한 것처럼 도 12의 화소 회로에서도 제어 신호선(EBn-1) 대신에 직전 발광 주사선(En-1)을 사용할 수도 있으며, 이러한 실시예를 도 13에 도시하였다.
도 13을 보면, 본 발명의 제5 실시예에 따른 화소 회로는 트랜지스터(M2', M4')가 트랜지스터(M2, M4)와 달리 N 타입의 트랜지스터로 형성되었으며, 트랜지스터(M2', M4')의 게이트에 직전 발광 주사선(En-1)이 연결되어 있는 점을 제외하면 도 12의 화소 회로와 동일한 구조를 가진다.
이상으로, 본 발명의 실시예에 따른 발광 표시 장치에 대하여 설명하였다. 상기 기술된 실시예는 본 발명의 개념이 적용된 일실시예로서, 본 발명의 범위가 상기 실시예에 한정되는 것은 아니며, 여러 가지 변형이 본 발명의 개념을 그대로 이용하여 형성될 수 있다.
본 발명에 따르면 화소 회로에 포함된 구동 트랜지스터의 문턱 전압과 전원 전압의 편차를 보상하여 보상하여 발광 표시 장치의 휘도 균일성을 개선할 수 있다.
또한, 화소 회로에 보상 전압 충전 기간을 충분히 확보함으로써 보상 전압의 충전 속도에 따라 보상되는 문턱 전압 간에 편차가 발생하는 것을 방지할 수 있다.
나아가, 선택 신호 구동부의 부하가 감소하여 선택 신호 구동부에 존재하는 버퍼의 크기를 감소시킬 수 있고, 내부 회로의 동작을 원할하게 할 수 있다.

Claims (20)

  1. 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    제1 전압을 공급하는 제1 전원에 제1 전극이 전기적으로 연결되며, 상기 제1 전극 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터,
    상기 트랜지스터의 상기 제3 전극으로 출력되는 전류에 대응하여 발광하는 발광 소자,
    제1 기간 동안 상기 트랜지스터의 문턱 전압에 대응하는 전압을 저장하는 제1 커패시터,
    상기 제1 커패시터의 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 연결되어 상기 제1 기간보다 긴 제2 기간 동안 턴온되는 제1 스위치, 그리고
    상기 주사선으로부터의 상기 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 상기 제1 전극에 인가하는 제2 스위치를 포함하며,
    상기 트랜지스터의 제1 전극과 제2 전극 사이의 전압은 상기 제1 커패시터의 전압에 의존하는 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제2 기간은 상기 제1 기간을 포함하며, 상기 제2 기간의 시작이 상기 제1 기간의 시작보다 시간적으로 앞서는 발광 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 전원과 상기 제1 커패시터의 상기 제1 전극 사이에 연결되는 제2 커패시터를 더 포함하며,
    상기 제1 커패시터의 제2 전극은 상기 트랜지스터의 상기 제2 전극에 연결되며, 상기 제1 커패시터와 상기 제2 커패시터의 전압의 합에 의해 상기 트랜지스터의 제1 전극과 제2 전극 사이의 전압이 결정되는 발광 표시 장치.
  4. 제3항에 있어서,
    제1 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결하는 제3 스위치, 그리고
    제2 제어 신호에 응답하여 상기 트랜지스터의 제3 전극으로부터의 전류를 상기 발광 소자로 전달하는 제4 스위치를 더 포함하며,
    상기 제1 스위치는 제3 제어 신호에 응답하여 턴온되는 발광 표시 장치.
  5. 제4항에 있어서,
    상기 제1 기간은 상기 제3 스위치가 턴온되고 상기 제4 스위치가 턴오프되는 기간인 발광 표시 장치.
  6. 제5항에 있어서,
    상기 제3 기간의 시작은 상기 제1 기간의 끝보다 시간적으로 이후이며, 상기 제4 스위치는 상기 제3 기간 이후에 턴온되는 발광 표시 장치.
  7. 제6항에 있어서,
    상기 제1 제어 신호는 상기 화소 회로의 상기 제2 스위치로 상기 선택 신호가 인가되기 직전에 인가된 선택 신호인 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제1 스위치와 상기 제4 스위치는 도전형이 서로 반대인 트랜지스터이며,
    상기 제3 제어 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호인 발광 표시 장치.
  9. 제7항에 있어서,
    상기 제1 스위치와 상기 제4 스위치는 도전형이 서로 동일한 트랜지스터이며,
    상기 제3 제어 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호인 발광 표시 장치.
  10. 제7항에 있어서,
    상기 제1 및 제3 스위치는 제1 도전형의 트랜지스터이며, 상기 제4 스위치는 상기 제1 도전형과 반대인 제2 도전형의 트랜지스터이고,
    상기 제1 및 제3 제어 신호 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호인 발광 표시 장치.
  11. 제7항에 있어서,
    상기 제1, 제3 및 제4 스위치는 도전형이 서로 동일한 트랜지스터이며,
    상기 제1 및 제3 제어 신호 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호의 반전된 신호인 발광 표시 장치.
  12. 데이터 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터,
    상기 트랜지스터의 상기 제3 전극에 전기적으로 연결되고, 인가되는 전류에 대응하여 발광하는 발광 소자,
    제1 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결시키는 제1 스위치,
    제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되는 제1 커패시터,
    제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결되는 제2 커패시터,
    제2 제어 신호에 응답하여 상기 제1 커패시터의 상기 제2 전극과 제2 전원을 연결하는 제2 스위치, 그리고
    상기 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터로 전달하는 제3 스위치를 포함하며,
    상기 제1 및 제2 제어 신호는 상기 선택 신호가 인가되기 이전에 상기 화소 회로로 인가되며, 상기 제2 제어 신호가 상기 화소 회로에 인가되는 기간이 상기 선택 신호가 인가되는 기간보다 긴 발광 표시 장치.
  13. 제12항에 있어서,
    상기 화소 회로는 제3 제어 신호에 응답하여 상기 트랜지스터의 상기 제3 전극과 상기 발광 소자를 전기적으로 차단하는 제4 스위치를 더 포함하는 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제1 제어 신호는 상기 화소 회로의 상기 제3 스위치에 인가되는 선택 신호 직전의 선택 신호인 발광 표시 장치.
  15. 제13항 또는 제14항에 있어서,
    상기 제2 제어 신호는 상기 화소 회로로 상기 제3 제어 신호가 인가되기 직전에 인가된 제3 제어 신호로부터 생성되는 발광 표시 장치.
  16. 제13항에 있어서,
    상기 제1 및 제2 제어 신호는 상기 화소 회로로 상기 제3 제어 신호가 인가되기 직전에 인가된 제3 제어 신호로부터 생성되는 발광 표시 장치.
  17. 제1항 또는 제12항에 있어서,
    상기 발광 소자는 유기 물질의 발광을 이용한 발광 소자인 발광 표시 장치.
  18. 제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터, 상기 트랜지스터의 상기 제3 전극로부터 출력되는 전류에 대응하여 발광하는 발광 소자, 제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되는 제1 커패시터, 그리고 제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결되는 제2 커패시터를 포함하는 화소 회로를 가지는 발광 표시 장치의 구동 방법에 있어서,
    제1 기간 동안 상기 제1 커패시터의 제2 전극에 제2 전압을 인가하는 단계,
    상기 제1 기간보다 짧은 제2 기간 동안 상기 제1 커패시터에 상기 트랜지스터의 문턱 전압에 대응하는 전압을 충전하는 단계, 그리고
    제3 기간 동안 상기 제1 및 제2 커패시터에 상기 데이터 전압에 대응하는 전압을 충전하는 단계를 포함하는 발광 표시 장치의 구동 방법.
  19. 제18항에 있어서,
    상기 제1 기간은 상기 제2 기간보다 먼저 시작되어 상기 제2 기간 동안 유지되는 발광 표시 장치의 구동 방법.
  20. 제18항 또는 제19항에 있어서,
    상기 제1 기간 및 상기 제2 기간은 상기 제3 기간보다 먼저 시작되는 발광 표시 장치의 구동 방법.
KR1020040073719A 2004-09-15 2004-09-15 발광 표시 장치 및 그 구동 방법 KR100684714B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040073719A KR100684714B1 (ko) 2004-09-15 2004-09-15 발광 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040073719A KR100684714B1 (ko) 2004-09-15 2004-09-15 발광 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20060024869A KR20060024869A (ko) 2006-03-20
KR100684714B1 true KR100684714B1 (ko) 2007-02-20

Family

ID=37130568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040073719A KR100684714B1 (ko) 2004-09-15 2004-09-15 발광 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100684714B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793580B1 (ko) * 2006-06-08 2008-01-14 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 구동 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843786B1 (ko) * 2006-03-29 2008-07-03 비오이 하이디스 테크놀로지 주식회사 유기 전계 발광 표시 장치용 화소 구동 전압 보상 회로
KR100962961B1 (ko) 2008-06-17 2010-06-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101457035B1 (ko) * 2008-11-13 2014-11-03 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR101509113B1 (ko) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101015339B1 (ko) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101056293B1 (ko) * 2009-10-26 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101117731B1 (ko) 2010-01-05 2012-03-07 삼성모바일디스플레이주식회사 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
CN103578405B (zh) * 2012-07-19 2016-12-07 群康科技(深圳)有限公司 显示面板、像素驱动电路、驱动像素方法与电子装置
KR101356994B1 (ko) * 2012-12-05 2014-02-03 숭실대학교산학협력단 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치
KR101987078B1 (ko) * 2012-12-27 2019-10-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102055622B1 (ko) 2013-01-10 2020-01-23 삼성디스플레이 주식회사 평판 표시 장치 및 평판 표시 장치의 구동 방법
CN103208254A (zh) * 2013-03-20 2013-07-17 合肥京东方光电科技有限公司 像素电路及其驱动方法、阵列基板、显示装置
CN104537984B (zh) * 2013-05-21 2017-05-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法
CN103839520B (zh) * 2014-02-28 2017-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN104050917B (zh) 2014-06-09 2018-02-23 上海天马有机发光显示技术有限公司 一种像素电路、有机电致发光显示面板及显示装置
TWI554997B (zh) * 2015-03-10 2016-10-21 友達光電股份有限公司 畫素結構
CN106887210B (zh) * 2017-04-28 2019-08-20 深圳市华星光电半导体显示技术有限公司 显示面板、像素驱动电路及其驱动方法
CN107909966B (zh) * 2017-12-08 2020-01-21 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及显示装置
CN108665851A (zh) * 2018-07-18 2018-10-16 武汉华星光电半导体显示技术有限公司 Oled显示面板、oled显示装置及其驱动方法
KR20230072721A (ko) * 2021-11-18 2023-05-25 엘지디스플레이 주식회사 전계 발광 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040067029A (ko) * 2003-01-21 2004-07-30 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040067029A (ko) * 2003-01-21 2004-07-30 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
공개특허 제2004-67029호

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793580B1 (ko) * 2006-06-08 2008-01-14 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20060024869A (ko) 2006-03-20

Similar Documents

Publication Publication Date Title
KR100684714B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100560479B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100592636B1 (ko) 발광표시장치
KR100599726B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100578813B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100673760B1 (ko) 발광 표시장치
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
KR101127582B1 (ko) 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
US8581807B2 (en) Display device and pixel circuit driving method achieving driving transistor threshold voltage correction
KR20050090666A (ko) 발광 표시 장치
KR100560482B1 (ko) 발광표시 장치 및 그 화소회로
KR100560447B1 (ko) 발광 표시 장치
KR100578846B1 (ko) 발광 표시 장치
JP6041455B2 (ja) 画像表示装置および画像表示装置の駆動方法
KR100536237B1 (ko) 발광 표시 장치 및 그 구동 방법
KR101519445B1 (ko) 전압보상형 화소회로 및 그 구동방법
KR100570782B1 (ko) 발광 표시 장치
JP2013047830A (ja) 表示装置および電子機器
KR100834065B1 (ko) 유기 전계 발광 표시 장치의 화소 회로
KR100648690B1 (ko) 발광 표시 장치
KR100515307B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100648674B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100590066B1 (ko) 발광 표시 장치 및 그 표시 패널
KR100627305B1 (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14