KR100629694B1 - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100629694B1 KR100629694B1 KR1020040111078A KR20040111078A KR100629694B1 KR 100629694 B1 KR100629694 B1 KR 100629694B1 KR 1020040111078 A KR1020040111078 A KR 1020040111078A KR 20040111078 A KR20040111078 A KR 20040111078A KR 100629694 B1 KR100629694 B1 KR 100629694B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- gate
- film
- semiconductor device
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 6
- 239000001257 hydrogen Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H01L29/4236—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H01L29/66621—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 소자의 특성 및 리프레시를 개선하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체 소자 제조 방법은 소자분리막이 형성된 반도체 기판을 준비하는 단계; 상기 소자분리막 사이의 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 수소 어닐링을 진행하여 상기 트렌치 바닥면 가장자리의 혼을 제거하는 단계; 상기 반도체 기판 전면에 게이트 절연막, 게이트 전도막을 적층 형성하는 단계; 및 상기 게이트 전도막과 상기 게이트 절연막을 패터닝하여 게이트 라인을 형성하는 단계를 포함한다.
소자분리막, 혼(Horn), 수소 어닐링, 트렌치 게이트
Description
도 1a 내지 도 1e은 종래 기술에 따른 반도체 소자의 트렌치 게이트 제조 방법을 도시한 공정 단면도와 TEM 사진,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 트렌치 게이트 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드 질화막
23 : 패드 산화막 24 : 제 1트렌치
25 : 라이너 질화막 26 : 갭필 절연막
27 : 제 2트렌치 28 : 게이트 절연막
29 : 게이트 전도막
본 발명은 반도체 제조 기술에 관한 것으로 특히 반도체 소자의 트렌치 게이트 공정에 관한 것이다.
최근에, 서브 100nm급 DRAM을 제조할 때 채널 길이가 짧아 소자의 리프레시 특성이 악화되는데, 이를 극복하기 위하여 활성 영역의 중앙부분은 그대로 두고 활성 영영역의 모서리만 수십nm 정도 리세스(Recess)하여 활성영역 중앙부분과 모서리간 단차를 달리하는 구조가 제안되었다.
위와 같은 구조를 적용하면 소자의 집적화에 따라 짧아지는 채널길이(Channel length)보다 더 긴 채널 길이를 확보할 수 있어서 리프레시 특성을 크게 향상시킬 수 있다.
도 1a 내지 도 1e은 종래 기술에 따른 반도체 소자 제조 방법을 나타낸 공정 단면도 및 TEM 사진이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 패드 산화막(12), 패드 질화막(13)을 차례로 형성하고, 소자분리 마스크(도시하지 않음)를 통해 패드 산화막(12)과 패드 질화막(13)을 패터닝한다. 패터닝한 패드 질화막(13)을 식각 마스크로 사용하여 노출된 반도체 기판(11)을 건식 식각함으로써 제 1트렌치(14)를 형성한다. 제 1트렌치(14)를 형성한 후 열산화 공정을 실시하여 제 1트렌치 내부의 측벽을 따라 측벽 산화막(wall oxidation)(도시 생략)을 형성한다.
계속해서, 측벽 산화막(도시 생략)을 포함하는 제 1트렌치(14) 표면을 따라 반도체 소자의 리프레시 특성 확보를 위한 라이너 질화막(15)을 형성한다. 이어서, 결과물의 전면에 갭필 절연막(16)을 증착하여 제 1트렌치(14)를 매립한다. 이 때, 갭필 절연막(16)은 고밀도플라즈마산화막(High Density Plasma; 이하 'HDP')을 사용한다.
이어서, 도 1b에 도시된 바와 같이, 패드 질화막(13)이 드러날 때까지 화학·기계적 연마(chemical mechanical polishing, CMP) 공연을 실시하여 갭필 절연막(16)을 평탄화시킨다. 계속해서, 인산 용액(H된O4)을 사용하여 패드 질화막(13)과 라이너 질화막(15)을 습식 제거하고, 불산 용액(HF)을 사용하여 패드 산화막(12)을 제거한 후, 소자분리막(100)을 형성한다.
이어서, 도 1c에 도시된 바와 같이, 소자분리막(100) 사이에 트렌치 게이트를 형성하기 위해 트렌치 게이트 마스크(도시 생략)를 사용하여 게이트 예정 지역을 리세스 식각하여 제 2트렌치(17)를 형성한다. 이 때, 활성 영역인 제 2트렌치(17)와 소자분리막(100)이 만나는 양 끝 상부에 혼(Horn)(H)이 발생한다.
이어서, 도 1d와 도 1e를 참조하면, 도 1d는 게이트와 수직 방향인 트렌치 게이트의 TEM 사진으로 액티브 영역의 단축 방향에서 봤을 때, 실리콘 혼(Horn)이 형성됨을 알 수 있고, 도 1e는 게이트와 평행 방향인 트렌치 게이트의 TEM 사진으로, 액티브 영역의 장축 방향에서 봤을 때, 실리콘 혼(H)이 발생함을 알 수 있다.
상술한 바와 같이, 반도체 소자의 트렌치 게이트를 형성하기 위한 식각 공정시 소자분리막(100)과 접하는 트렌치 모서리의 최외각 부분은 고밀도플라즈마산화막으로 형성한 소자분리막(100)이 식각배리어로 작용하여 식각이 완전히 이루어지지 않는다. 즉, 소자분리막(100)에 접하는 트렌치 모서리의 최외각 부분에 혼(H)이 잔류한다. 이러한 실리콘 혼(H)은 EFH(Effective Field oxide Height)를 낮추는 후속 전세정 공정들을 진행하더라도 여전히 제거되지 않고 잔류하여 셀 트랜지스터의 동작시 문턱 전압 감소(Vt drop)와 같은 소자 특성과 누설 전류의 경로를 제공하여 리프레시 특성 열화의 원인이 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 소자의 특성 및 리프레시를 개선하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 특징적인 본 발명의 반도체 소자 제조 방법은 소자분리막이 형성된 반도체 기판을 준비하는 단계, 상기 소자분리막 사이의 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계, 수소 어닐링을 진행하여 상기 트렌치 바닥면 가장자리의 혼을 제거하는 단계, 상기 반도체 기판 전면에 게이트 절연막, 게이트 전도막을 적층 형성하는 단계, 및 상기 게이트 전도막과 상기 게이트 절연막을 패터닝하여 게이트 라인을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 패드 산화막(22), 패드 질화막(23)을 차례로 형성하고, 소자분리 마스크(도시하지 않음)를 통해 패드 산화막(22)과 패드 질화막(23)을 패터닝한다. 패터닝한 패드 질화막(23)을 식각 마스크로 사용하여 노출된 반도체 기판(21)을 건식 식각함으로써 제 1트렌치(24)를 형성한다. 제 1트렌치(22)를 형성한 후 열산화 공정을 실시하여 제 1트렌치 내부의 측벽을 따라 측벽 산화막(wall oxidation)(도시 생략)을 형성한다.
계속해서, 측벽 산화막(도시 생략)을 포함하는 제 1트렌치(24) 표면을 따라 반도체 소자의 리프레시 특성 확보를 위한 라이너 질화막(25)을 형성한다. 이어서, 결과물의 전면에 소자분리막으로 사용될 갭필 절연막(26)을 증착하여 제 1트렌치(24)를 매립한다. 이 때, 갭필 절연막(26)을 고밀도플라즈마화학기상법 (HDP-CVD)으로 제 1트렌치(24) 내부에 매립시킨다.
이어서, 도 2b에 도시된 바와 같이, 패드 질화막(34)이 드러날 때까지 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시하여 갭필 절연막(26)을 평탄화시킨다. 계속해서, 인산 용액(H된O4)을 사용하여 패드 질화막(23)과 라이너 질화막(25)을 습식 제거하고, 불산 용액(HF)을 사용하여 패드 산화막(22)을 제거한 후, 소자분리막(200)을 형성한다.
이어서, 도 2c에 도시된 바와 같이, 소자분리막(200) 사이에 트렌치 게이트를 형성하기 위해 트렌치 게이트 마스크(도시 생략)를 사용하여 게이트 라인 예정 지역을 리세스 식각하여 제 2트렌치(27)를 300Å∼2000Å의 깊이로 형성한다. 이 때, 식각 과정 중 제 2트렌치(27) 양 끝 부분에 혼(H)이 발생한다. 이 때, 소자분리막(200)과 접하는 제 2트렌치(27) 모서리의 최외각 부분은 고밀도플라즈마산화막으로 형성한 소자분리막(200)이 식각배리어로 작용하여 식각이 완전히 이루어지지 않는다. 즉, 소자분리막(200)에 접하는 제 2트렌치(27) 모서리의 최외각 부분에 혼(H)이 잔류한다.
이어서, 도 2d에 도시된 바와 같이, 800℃∼1100℃의 온도, 30분∼60분 동안 H2 어닐링(annealing)을 실시하여 혼(H)부분에 위치한 실리콘 원자를 이동시켜 트렌치 표면을 평탄화시켜 혼(H')을 제거한다.
이어서, 도 2e에 도시된 바와 같이, 소자분리막(200) 사이에 혼을 개선한 제 2트렌치(27) 표면을 따라 게이트 절연막(28)을 증착하고, 반도체 기판(21) 전면에 게이트 전도막(29)을 차례로 증착하고, 게이트 라인을 패터닝하여 트렌치 게이트를 완성한다.
게이트 전도막(29)으로 폴리실리콘, 텅스텐, 텅스텐 실리사이드의 그룹에서 선택된 하나의 물질 또는 혼합 구조로 사용한다. 또한, 게이트 절연막(28) 형성 전, 트랜지스터 형성을 위한 각종 이온 주입은 미리 진행된다.
한편, 도면에는 도시하지 않지만, 게이트 라인은 게이트 전도막(29) 상에 게이트 하드마스크를 형성하고, 게이트 하드마스크 상에 게이트 라인을 패터닝하기 위한 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각마스크로 게이트 하드마스크를 식각한 후에, 포토레지스트 패턴을 제거하며, 게이트 하드마스크를 식각 마스크로하여 게이트 전도막(29), 게이트 절연막(28)을 동시에 패터닝한다. 이와 같은 일련의 과정을 거친후, 게이트 라인이 형성된다.
상술한 바와 같이, 트렌치 게이트를 형성함에 있어서, 트렌치 양 끝에 형성된 실리콘 혼을 수소 어닐링을 이용하여 혼을 제거하므로써 트렌치 게이트 코너부를 라운딩(rounding)시킬 수 있고, 소자의 리프레시 특성을 개선할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 트렌치 게이트의 양끝에 형성되는 혼을 효과적으로 제어하여 누설 전류 방지 및 소자의 특성 및 리프레시 특성을 개선하고, 소자의 수율을 증가시킬 수 있는 효과가 있다.
Claims (4)
- 소자분리막이 형성된 반도체 기판을 준비하는 단계;상기 소자분리막 사이의 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계;수소 어닐링을 진행하여 상기 트렌치 바닥면 가장자리의 혼을 제거하는 단계;상기 반도체 기판 전면에 게이트 절연막, 게이트 전도막을 적층 형성하는 단계; 및상기 게이트 전도막과 상기 게이트 절연막을 패터닝하여 게이트 라인을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 수소 어닐링은 800℃∼1100℃의 온도에서 30분∼60분간 진행하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 트렌치는 300Å∼2000Å의 깊이로 형성하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 게이트 전도막은 폴리실리콘, 텅스텐, 텅스텐 실리사이드의 그룹에서 선택된 어느 한 물질 또는 둘 이상의 물질을 적층하여 형성하는 반도체 소자 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040111078A KR100629694B1 (ko) | 2004-12-23 | 2004-12-23 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040111078A KR100629694B1 (ko) | 2004-12-23 | 2004-12-23 | 반도체 소자 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060072438A KR20060072438A (ko) | 2006-06-28 |
KR100629694B1 true KR100629694B1 (ko) | 2006-09-28 |
Family
ID=37165630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040111078A KR100629694B1 (ko) | 2004-12-23 | 2004-12-23 | 반도체 소자 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100629694B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100864933B1 (ko) * | 2007-08-09 | 2008-10-23 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
2004
- 2004-12-23 KR KR1020040111078A patent/KR100629694B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060072438A (ko) | 2006-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100640653B1 (ko) | 수직채널을 가진 반도체소자의 제조방법 및 이를 이용한반도체소자 | |
JP2005252268A (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
JP4600834B2 (ja) | 半導体装置の製造方法 | |
KR100668838B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR20100041968A (ko) | 반도체 소자의 제조 방법 | |
KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
KR100683490B1 (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
KR100518605B1 (ko) | 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 | |
KR101003489B1 (ko) | 리세스 게이트를 갖는 매몰 채널형 트랜지스터의 제조 방법 | |
KR20060087875A (ko) | 스텝게이트를 갖는 반도체소자 및 그의 제조 방법 | |
KR100732269B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR100704472B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
KR20080087253A (ko) | 리세스 게이트 전극 형성 방법 | |
KR20050106306A (ko) | 둥근 활성코너를 갖는 핀 전계효과 트랜지스터의 제조방법 | |
JP2002118253A (ja) | 半導体装置およびその製造方法 | |
CN107492501B (zh) | 鳍式场效应管的形成方法 | |
KR20030045216A (ko) | 반도체 소자의 트렌치 형성 방법 | |
KR100567027B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법 | |
KR100734088B1 (ko) | 트랜지스터의 제조방법 | |
KR20060057162A (ko) | 반도체 소자의 제조방법 | |
KR101024754B1 (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |