Nothing Special   »   [go: up one dir, main page]

KR100606654B1 - 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법 - Google Patents

전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100606654B1
KR100606654B1 KR1020050070396A KR20050070396A KR100606654B1 KR 100606654 B1 KR100606654 B1 KR 100606654B1 KR 1020050070396 A KR1020050070396 A KR 1020050070396A KR 20050070396 A KR20050070396 A KR 20050070396A KR 100606654 B1 KR100606654 B1 KR 100606654B1
Authority
KR
South Korea
Prior art keywords
ferrite
power
semiconductor package
insulating layer
layer
Prior art date
Application number
KR1020050070396A
Other languages
English (en)
Inventor
송은석
강운병
이시훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050070396A priority Critical patent/KR100606654B1/ko
Priority to US11/387,848 priority patent/US7495317B2/en
Priority to JP2006145633A priority patent/JP5138181B2/ja
Priority to CN2006101081321A priority patent/CN1909223B/zh
Application granted granted Critical
Priority to DE102006036963A priority patent/DE102006036963A1/de
Publication of KR100606654B1 publication Critical patent/KR100606654B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0215—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고주파, 고성능 패키지의 전자파 장해 문제를 개선하기 위하여 패키지 내부의 전원/접지 핀에 전자파 장해 저감용 페라이트 차폐 구조를 형성한 반도체 패키지 및 그 제조 방법에 관한 것이다. 페라이트 차폐 구조는 높은 자기투자율과 비전도성을 가지는 페라이트 물질로 이루어지며, 전원/접지 단자의 가장자리를 연속적으로 둘러싸는 링 형태를 가지거나, 전원/접지 패드와 연결된 재배선의 일부를 연속적으로 감싸는 원통 형태를 가진다. 페라이트 차폐 구조는 그 안으로만 자속이 형성되도록 하여 전원/접지 핀의 고주파 잡음을 제거한다. 페라이트 차폐 구조는 스퍼터링 방법 또는 전해도금 방법으로 형성할 수 있다.
전자파 장해(EMI), 자속, 페라이트(ferrite), 고주파 패키지, 전력/접지 핀

Description

전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체 패키지 및 그 제조 방법{Semiconductor Package Having Ferrite Shielding Structure For Reducing Electromagnetic Interference, And Fabrication Method Thereof}
도 1은 본 발명의 제1 실시예에 따른 페라이트 차폐 구조를 구비하는 반도체 패키지의 단면도이다.
도 2는 도 1에 도시된 페라이트 차폐 구조의 여러 예를 나타내는 평면도이다.
도 3a 내지 도 3c는 도 1에 도시된 반도체 패키지의 제조 방법을 나타내는 단면도이다.
도 4는 도 1에 도시된 반도체 패키지의 다른 제조 방법을 나타내는 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 페라이트 차폐 구조를 구비하는 반도체 패키지의 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 페라이트 차폐 구조를 구비하는 반도체 패키지의 단면도이다.
도 7a 및 도 7b는 본 발명의 제4 실시예에 따른 페라이트 차폐 구조를 구비하는 반도체 패키지의 종단면도 및 횡단면도이다.
도 8a 내지 도 8e는 본 발명의 도 7에 도시된 반도체 패키지의 제조 방법을 나타내는 단면도이다.
도 9a 내지 도 9d는 본 발명의 도 7에 도시된 반도체 패키지의 다른 제조 방법을 나타내는 단면도이다.
도 10a 및 도 10b는 본 발명의 제5 실시예에 따른 페라이트 차폐 구조를 구비하는 반도체 패키지의 종단면도 및 횡단면도이다.
<도면에 사용된 참조 번호의 설명>
100, 200, 300, 400, 500: 반도체 패키지
110: 집적회로 칩 112: 활성면
114: 입출력 패드 116: 비활성층
118: 제1 절연층 120: 재배선
122: 제2 절연층 124: UBM 층
126: 외부접속 단자
130, 130a, 130b, 130c, 230, 330: 페라이트 차폐 링
132, 432, 434, 436, 438: 페라이트 층
140, 142, 440, 442, 444: 감광막 패턴
430, 530: 페라이트 차폐 원통
본 발명은 반도체 패키지 기술에 관한 것으로서, 좀 더 구체적으로는 고주파, 고성능 패키지의 전자파 장해 문제를 개선하기 위하여 패키지 내부의 전원/접지 핀에 전자파 장해 저감용 페라이트 차폐 구조를 형성한 반도체 패키지 및 그 제조 방법에 관한 것이다.
반도체 집적회로 기술이 눈부신 발전을 거듭함에 따라 최근에는 수 기가헤르쯔(GHz) 대의 고주파, 고성능 반도체 제품들이 속속 시장에 출시되고 있다. 이와 같이 처리속도가 점점 고속화됨에 따라 반도체 제품의 전기적 특성이 갈수록 중요해지고 있는데, 그 중의 하나가 전자파 장해(electromagnetic interference; EMI)에 따른 잡음 문제이다.
전자파 장해와 관련된 문제를 해결하기 위한 시도는 전자산업 전반에 걸쳐 오래 전부터 지속적으로 이루어져 왔다. 반도체 산업에서도 시스템 레벨(system level), 보드 레벨(board level)에서 전자파 장해 문제를 해결하기 위한 다양한 시도들이 있었다.
그런데 최근에는 반도체 제품의 고속화, 고성능화 추세에 따라, 더욱이 시스템-인-패키지(system-in-package; SIP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 나타나면서, 패키지 레벨(package level)에서도 전자파 장해 문제가 발생하고 있다. 종래에는 이를 해결하기 위하여 디커플링 커패시터(decoupling capacitor)를 사용하거나, 차동 회선(differential line) 구조를 채택하거나, 전원/접지 배선의 배치를 최적화하는 방안 등이 모색되고 있다.
그러나 이러한 종래의 방안들은 패키지의 소형화 추세에 배치될 뿐만 아니라, 근본적으로 전자파 장해 문제를 개선시키기에는 한계가 있다. 따라서 패키지 레벨에서 전자파 장해에 따른 문제를 해결할 수 있는 보다 근본적인 해결책이 필요한 실정이다.
즉, 본 발명의 목적은 패키지의 소형화 추세에 반하지 않으면서 반도체 패키지 레벨에서의 전자파 장해 문제를 근본적으로 해결할 수 있는 기술을 제공하고자 하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 패키지 내부의 전원/접지 핀에 전자파 장해 저감용 페라이트 차폐 구조를 형성한 반도체 패키지 및 그 제조 방법을 제공한다.
본 발명에 따른 반도체 패키지는 집적회로 칩과, 적어도 하나 이상의 절연층과, 적어도 하나 이상의 전원/접지 단자와, 적어도 하나 이상의 금속 배선과, 페라이트 차폐 구조를 포함하여 구성된다. 집적회로 칩은 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비한다. 절연층은 집적회로 칩의 활성면을 덮으며 전원/접지 패드를 노출시킨다. 전원/접지 단자는 절연층 상에 형성되며, 금속 배선은 전원/접지 패드와 전원/접지 단자를 전기적으로 연결한다. 특히, 페라이트 차폐 구조는 페라이트 물질로 이루어지며 전원/접지 단자의 가장자리를 연속적으로 둘러싸는 것이 특징이다.
본 발명에 따른 반도체 패키지에 있어서, 페라이트 물질은 산화철과 적어도 하나 이상의 금속, 예컨대 니켈, 아연, 망간, 코발트, 마그네슘, 알루미늄, 바륨, 구리, 철 중에서 선택된 하나 이상의 금속으로 이루어질 수 있다.
본 발명의 반도체 패키지에 있어서, 전원/접지 단자는 전원/접지 패드와 동일한 위치에 배치되거나, 상이한 위치에 배치될 수 있다. 동일한 위치일 경우, 금속 배선은 전원/접지 패드와 직접 접촉하는 UBM 층일 수 있다. 상이한 위치일 경우, 금속 배선은 재배선과 UBM 층을 구비할 수 있으며, 이 때 재배선은 절연층 내부에 형성되며 한쪽 끝이 전원/접지 패드와 직접 접촉하고 반대쪽 끝이 전원/접지 단자 쪽으로 연장되며, UBM 층은 전원/접지 단자와 재배선 사이에 개재된다.
본 발명의 반도체 패키지에 있어서, 페라이트 차폐 구조는 링 형태를 가지는 것이 바람직하다. 또한, 페라이트 차폐 구조는 전원/접지 단자의 하단 가장자리를 둘러싸는 것이 바람직하다. 페라이트 차폐 구조는 UBM 층과 절연층 사이에 개재되거나, 절연층 위에서 UBM 층의 측면을 따라 형성될 수 있다.
또한, 본 발명에 따른 반도체 패키지는 집적회로 칩과, 제1 절연층과, 적어도 하나 이상의 재배선과, 제2 절연층과, 적어도 하나 이상의 전원/접지 단자와, 페라이트 차폐 구조를 포함하여 구성될 수 있다. 집적회로 칩은 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비한다. 제1 절연층은 집적회로 칩의 활성면을 덮으며 전원/접지 패드를 노출시킨다. 재배선은 제1 절연층 상에 형성되며 한쪽 끝이 전원/접지 패드에 연결되고 반대쪽 끝이 제1 절연층을 따라 연장된다. 제2 절연층은 제1 절연층 상에 형성되며 재배선의 일부를 노출시킨다. 전원/접지 단자 는 재배선의 노출된 일부에 형성된다. 특히, 페라이트 차폐 구조는 페라이트 물질로 이루어지며 재배선의 일부를 연속적으로 감싸는 것이 특징이다.
본 발명에 따른 반도체 패키지에 있어서, 페라이트 물질은 산화철과 적어도 하나 이상의 금속, 예컨대 니켈, 아연, 망간, 코발트, 마그네슘, 알루미늄, 바륨, 구리, 철 중에서 선택된 하나 이상의 금속으로 이루어질 수 있다.
본 발명에 따른 반도체 패키지에 있어서, 전원/접지 단자는 전원/접지 패드와 상이한 위치에 배치될 수 있다. 또한, 페라이트 차폐 구조는 원통 형태를 가지는 것이 바람직하며, 재배선과 직접 접촉하여 감싸거나, 재배선과 떨어져 감쌀 수 있다.
한편, 본 발명에 따른 반도체 패키지의 제조 방법은, (a) 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비하는 집적회로 칩을 제공하는 단계와, (b) 전원/접지 패드를 노출시키면서 집적회로 칩의 활성면을 덮도록 적어도 하나 이상의 절연층을 형성하는 단계와, (c) 절연층 상에 적어도 하나 이상의 전원/접지 단자를 형성하는 단계와, (d) 전원/접지 패드와 전원/접지 단자를 전기적으로 연결하는 적어도 하나 이상의 금속 배선을 형성하는 단계와, (e) 전원/접지 단자의 가장자리를 연속적으로 둘러싸도록 페라이트 물질로 이루어지는 페라이트 차폐 구조를 형성하는 단계를 포함하여 구성된다.
본 발명에 따른 반도체 패키지의 제조 방법에 있어서, (e) 단계는 절연층 위에 페라이트 물질을 전면 증착하여 페라이트 층을 형성하는 (e-1) 단계와, 페라이트 층을 부분적으로 제거하는 (e-2) 단계를 구비할 수 있다. 이 때, (e-1) 단계는 스퍼터링을 이용하여 페라이트 물질을 전면 증착하는 단계일 수 있다. (e) 단계는 또한 절연층 위에 감광막 패턴을 형성하는 (e-1) 단계와, 감광막 패턴을 통하여 페라이트 물질을 부분적으로 증착하는 (e-2) 단계를 구비할 수 있다. 이 때, (e-2) 단계는 전해도금을 이용하여 페라이트 물질을 부분 증착하는 단계일 수 있다.
또한, 본 발명에 따른 반도체 패키지의 제조 방법은, (a) 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비하는 집적회로 칩을 제공하는 단계와, (b) 전원/접지 패드를 노출시키면서 집적회로 칩의 활성면을 덮도록 제1 절연층을 형성하는 단계와, (c) 한쪽 끝이 전원/접지 패드에 연결되고 반대쪽 끝이 제1 절연층을 따라 연장되도록 제1 절연층 상에 적어도 하나 이상의 재배선을 형성하는 단계와, (d) 제1 절연층 상에 재배선의 일부를 노출시키는 제2 절연층을 형성하는 단계와, (e) 재배선의 노출된 일부에 적어도 하나의 전원/접지 단자를 형성하는 단계와, (f) 재배선의 일부를 연속적으로 감싸도록 페라이트 물질로 이루어지는 페라이트 차폐 구조를 형성하는 단계를 포함하여 구성될 수 있다.
본 발명에 따른 반도체 패키지의 제조 방법에 있어서, (f) 단계는 (c) 단계 전에 제1 절연층 위에 페라이트 물질을 전면 증착하여 하부 페라이트 층을 형성하는 (f-1) 단계와, (c) 단계 후에 하부 페라이트 층과 재배선을 덮도록 페라이트 물질을 부분적으로 증착하여 페라이트 층을 형성하는 (f-2) 단계와, 하부 페라이트 층을 부분적으로 제거하는 (f-3) 단계를 구비할 수 있다. 이 때, (f-1) 단계는 스퍼터링을 이용하여 페라이트 물질을 전면 증착하는 단계이고, (f-2) 단계는 전해도금을 이용하여 페라이트 물질을 부분 증착하는 단계일 수 있다.
본 발명의 반도체 패키지 제조 방법에 있어서, (f) 단계는 또한 (c) 단계 전에 제1 절연층 위에 페라이트 물질을 부분적으로 증착하여 하부 페라이트 층을 형성하는 (f-1) 단계와, (c) 단계 후에 하부 페라이트 층과 재배선을 덮도록 페라이트 물질을 부분적으로 증착하여 페라이트 층을 형성하는 (f-2) 단계를 구비할 수 있다. 이 때, (f-1) 단계는 스퍼터링을 이용하여 페라이트 물질을 전면 증착한 후 부분적으로 제거하는 단계이거나, 전해도금을 이용하여 페라이트 물질을 부분 증착하는 단계일 수 있고, (f-2) 단계는 전해도금을 이용하여 페라이트 물질을 부분 증착하는 단계일 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
여기에 설명되는 실시예는 본 발명이 속하는 기술 분야의 당업자들이 본 발명을 충분히 실시할 수 있도록 예시되는 것이지, 본 발명의 범위를 제한하고자 하는 것은 아니다. 실시예를 설명함에 있어, 일부 구조나 제조 공정에 대해서는 그 설명을 생략하거나 도면의 도시를 생략한다. 이는 본 발명의 특징적 구성을 보다 명확하게 보여주기 위한 것이다. 마찬가지의 이유로 도면에 도시된 일부 구성요소들은 때론 과장되게 때론 개략적으로 나타내었고, 각 구성요소의 크기가 실제 크기를 전적으로 반영하는 것은 아니다. 도면을 통틀어 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 페라이트 차폐 구조(130)를 구비하는 반도체 패키지(100)의 단면도이다.
도 1을 참조하면, 본 실시예의 반도체 패키지(100)는 이른바 웨이퍼 레벨 패키지(wafer level package; WLP) 또는 웨이퍼 레벨에서 제조된 패키지(wafer-level fabricated package; WFP)로 잘 알려져 있는 유형이다. 이러한 패키지(100)는 일반적으로 입출력 패드(114)와 외부접속 단자(126)의 위치가 서로 다르며, 입출력 패드(114)와 외부접속 단자(126)는 재배선(120)을 통하여 서로 연결된다.
입출력 패드(114)는 예컨대 알루미늄(Al)으로 이루어지며, 집적회로 칩(110)의 활성면(112, active surface)에 다수 개가 형성된다. 잘 알려진 바와 같이, 입출력 패드(114)들은 그 기능에 따라 전원/접지 패드와 신호 패드로 구분된다. 집적회로 칩(110)은 웨이퍼 상태에 있으며, 패키지 제조 공정이 모두 완료된 후 개별 칩으로 분리된다. 칩(110) 내부의 집적회로(도시되지 않음)를 보호하기 위하여 입출력 패드(114)들을 제외한 활성면(112) 전체에는 예컨대 실리콘 질화물(silicon nitride)로 이루어지는 비활성층(116, passivation layer)이 덮인다.
비활성층(116) 위에는 제1 절연층(118)이 형성된다. 제1 절연층(118)은 전기적인 절연 기능과 함께 열 응력을 완화시키는 완충 역할을 한다. 제1 절연층(118)은 예컨대 폴리이미드(polyimide), 벤조사이클로부텐(benzo-cyclo-butene; BCB), 에폭시(epoxy)와 같은 중합체(polymer) 물질로 이루어진다.
제1 절연층(118)의 표면과 입출력 패드(114) 위에는 재배선(120, rerouting line)이 형성된다. 재배선(120)은 예컨대 구리(Cu)로 이루어지며, 입출력 패드(114)와 외부접속 단자(126)를 전기적으로 연결하는 소정의 패턴을 이룬다. 재배선 (120)을 형성하기 전에 시드 금속층(도시되지 않음, seed metal layer)을 형성할 수 있다. 시드 금속층은 티타늄(Ti), 구리(Cu), 크롬(Cr), 니켈(Ni), 금(Au) 등의 조합으로 이루어지며, 접착층, 확산 방지층, 도금 전극 등의 역할을 담당한다.
제1 절연층(118) 위에는 재배선(120)을 덮도록 제2 절연층(122)이 형성된다. 제2 절연층(122)은 재배선(120)을 보호하되, 외부접속 단자(126)를 형성할 수 있도록 재배선(120)의 일부를 노출시킨다. 제2 절연층(122)은 제1 절연층(118)과 마찬가지로 중합체 물질로 이루어진다.
노출된 재배선(120) 위에는 UBM 층(124, under bump metal)이 형성된다. UBM 층(124)은 전술한 시드 금속층과 마찬가지의 소재로 이루어질 수 있고 마찬가지의 역할을 한다. 외부접속 단자(126)는 예컨대 솔더(solder) 또는 금(Au)으로 이루어지며 범프(bump) 또는 볼(ball) 형태를 가진다.
본 발명의 특징은 전원/접지 핀에 전자파 장해 저감용 페라이트 차폐 구조(130)를 형성한 것이다. 본 실시예의 페라이트 차폐 구조(130)는 제2 절연층(122)과 UBM 층(124) 사이에 개재되어 전원/접지 단자(126)의 가장자리를 끊김 없이 둘러싸는 링(ring) 형태로 형성된다. 전원/접지 단자는 입출력 패드(112) 중의 전원/접지 패드와 연결된 외부접속 단자(126)이다.
페라이트 차폐 링(130)은 높은 자기투자율과 비전도성을 가지는 페라이트(ferrite) 물질로 이루어지며, 페라이트 차폐 링 안으로만 자속(magnetic flux)이 형성되도록 하여 전원/접지 핀의 고주파 잡음을 제거한다. 페라이트 물질은 산화철(FeO, Fe2O3, Fe2O4, Fe3O4 등)과 적어도 하나 이상의 금속으로 이루어진다. 산화 철과 조합하여 사용되는 금속으로는 예컨대 니켈(Ni), 아연(Zn), 망간(Mn), 코발트(Co), 마그네슘(Mg), 알루미늄(Al), 바륨(Ba), 구리(Cu), 철(Fe) 등이 가능하다.
도 2는 도 1에 도시된 페라이트 차폐 구조의 여러 예를 나타내는 평면도이다. 도 2에 예시된 바와 같이, 페라이트 차폐 구조(130a, 130b, 130c)는 기본적으로 폐회로(closed loop) 형태를 가지도록 하여 자속이 외부로 방출되는 것을 차폐하는 역할을 가진다. 따라서 연속적으로 이어져 있기만 한다면, 도시된 바와 같이 여러 가지 형태로 구현할 수 있다. 페라이트 차폐 구조가 비연속적으로 형성되면, 즉 끊어진 부분이 존재하면 자속이 외부로 새어나가게 된다.
페라이트 차폐 구조는 전원/접지 단자에만 형성하는 것이 중요하다. 신호 단자에 형성할 경우 페라이트 물질이 고 주파수 성분을 모두 제거하고 저항이 크므로 신호를 크게 왜곡시키게 된다.
제조 방법
도 3a 내지 도 3c는 도 1에 도시된 반도체 패키지(100)의 제조 방법을 나타내는 단면도이다. 이하의 제조 방법에 대한 설명으로부터 반도체 패키지의 구조 또한 보다 명확해질 것이다.
도 3a는 페라이트 차폐 링을 형성하기 전의 구조를 보여준다. 이 구조는 통상적인 제조 방법에 의하여 구현되며, 간략하면 다음과 같다.
통상적인 웨이퍼 제조 공정을 통하여 집적회로 칩(110)의 활성면(112)에 입출력 패드(114)와 비활성층(116)을 형성한다. 이어서, 예컨대 스핀 코팅(spin coating) 방법으로 제1 절연층(118)을 전면 도포하고 입출력 패드(114)를 노출시키 기 위하여 사진 식각(photo etching) 공정을 진행한다. 그리고 나서, 전해도금(electroplating) 또는 스퍼터링(sputtering) 방법으로 제1 절연층(118)의 표면과 입출력 패드(114) 위에 소정의 패턴으로 재배선(120)을 형성한다. 계속해서, 재배선(120)을 덮도록 제1 절연층(118) 위에 예컨대 스핀 코팅 방법으로 제2 절연층(122)을 전면 도포하고 사진 식각 공정을 진행하여 재배선(120)의 일부를 노출시킨다.
도 3b와 도 3c는 페라이트 차폐 링을 형성하는 공정을 보여준다. 먼저, 도 3b에 도시된 바와 같이, 예컨대 스퍼터링 방법으로 제2 절연층(122) 위에 페라이트 물질을 전면 증착하여 페라이트 층(132)을 형성한다. 이어서 페라이트 층(132) 위에 감광막 패턴(140)을 형성한다. 그리고 나서, 도 3c에 도시된 바와 같이, 감광막 패턴(140)을 마스크로 하여 페라이트 층을 식각함으로써 페라이트 차폐 링(130)을 얻는다.
이후, 감광막 패턴(140)을 제거하고 통상적인 방법으로 UBM 층(도 1의 124)과 외부접속 단자(도 1의 126)를 형성한다. 예를 들어, UBM 층은 스퍼터링에 의한 전면 증착 및 사진 식각 방법으로, 외부접속 단자는 전해도금 후 리플로우(reflow) 방법으로 형성할 수 있으며, 그 밖의 다른 방법들도 가능하다.
본 실시예의 페라이트 차폐 링은 다른 방법으로 형성할 수도 있다. 도 4는 그러한 예로서, 도 1에 도시된 반도체 패키지의 다른 제조 방법을 나타내는 단면도이다. 도 4를 참조하면, 제2 절연층(122) 위에 감광막 패턴(142)을 형성한 후, 전해도금 방법을 이용하여 원하는 형태의 페라이트 차폐 링(130)을 형성한다.
이상과 같은 방법에 의하여 형성되는 페라이트 차폐 링(130)은 예를 들어 1000Å 내지 5000Å, 많게는 1㎛의 두께를 가지며, 그 폭은 가능한 넓게 형성하는 것이 바람직하다. 페라이트 차폐 링을 형성하기 전에 제2 절연층(122)과 접착력을 높이기 위하여 티타늄(Ti), 탄탈룸(Ta), 크롬(Cr) 등의 접착층을 더 형성할 수 있다.
제2 실시예
도 5는 본 발명의 제2 실시예에 따른 페라이트 차폐 구조(230)를 구비하는 반도체 패키지(200)의 단면도이다.
앞서 설명한 제1 실시예는 페라이트 차폐 구조가 링 형태를 가지면서 UBM 층(124)과 제2 절연층(122) 사이에 개재된 것이 구조상 특징이다. 이와 달리, 도 5에 도시된 제2 실시예의 페라이트 차폐 구조(230)는 제2 절연층(122) 위에서 UBM 층(124)의 측면을 따라 형성된다. 반도체 패키지(200)의 나머지 구성요소는 전술한 제1 실시예의 경우와 모두 동일하므로 설명을 생략한다. 본 실시예의 페라이트 차폐 구조(230) 역시 링 형태의 폐회로 구조를 가지며 여러 가지 형태로 변형할 수 있다.
본 실시예의 페라이트 차폐 구조(230)를 형성하는 방법은 앞서 제1 실시예에서 설명한 페라이트 차폐 구조의 형성 방법을 변형하는 것으로 가능하며, 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
제3 실시예
도 6은 본 발명의 제3 실시예에 따른 페라이트 차폐 구조(330)를 구비하는 반도체 패키지(300)의 단면도이다.
앞서 설명한 제1 실시예와 제2 실시예는 전원/접지 단자가 전원/접지 패드와 서로 다른 위치에 배치되는 것이 특징이지만, 도 6에 도시된 본 실시예의 전원/접지 단자(126)는 전원/접지 패드(114)와 동일한 위치에 배치된다. 이러한 유형의 반도체 패키지(300)는 소위 플립 칩 패키지(flip-chip package)로도 알려져 있으며, 재배선(도 1의 120)이 필요 없고 절연층(118)도 한 층만 형성될 수 있다.
도 6에 도시된 본 실시예의 페라이트 차폐 구조(330)는 제1 실시예와 마찬가지로 UBM 층(124)과 절연층(118) 사이에 개재되지만, 제2 실시예와 같이 절연층(118) 위에서 UBM 층(124)의 측면을 따라 형성될 수도 있다.
본 실시예의 페라이트 차폐 구조(330)를 형성하는 방법은 앞서 제1 실시예에서 설명한 페라이트 차폐 구조의 형성 방법을 변형하는 것으로 가능하며, 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
제4 실시예
도 7a 및 도 7b는 본 발명의 제4 실시예에 따른 페라이트 차폐 구조(430)를 구비하는 반도체 패키지(400)의 종단면도 및 횡단면도이다. 제4 실시예는 재배선(120)을 포함하는 패키지에 관한 것으로, 도 7a는 재배선(120)의 길이 방향 단면을, 도 7b는 재배선(120)의 폭 방향 단면을 각각 나타낸다.
도 7a와 도 7b에 도시된 본 실시예의 페라이트 차폐 구조(430)는 앞서 설명한 실시예들과 달리 원통 형태를 가진다. 또한, 본 실시예의 페라이트 차폐 구조(430)는 외부접속 단자(126)의 하단에 형성되는 것이 아니라, 재배선(120)의 일부 에 형성된다. 페라이트 차폐 구조(430)의 형태 및 위치를 제외하면, 본 실시예의 반도체 패키지(400)는 전술한 제1 실시예의 경우와 동일하다. 따라서 중복되는 부분은 설명을 생략한다.
본 실시예의 페라이트 차폐 구조(430)는 제1 절연층(118)과 제2 절연층(122) 사이에서 재배선(120)의 일부를 연속적으로 감싸는 원통 형태로 형성된다. 이 때, 페라이트 차폐 원통(430)은 재배선(120)과 직접 접촉하여 재배선(120)을 둘러싼다. 본 실시예의 페라이트 차폐 원통(430)도 높은 자기투자율과 비전도성을 가지는 페라이트 물질로 이루어지며, 페라이트 차폐 원통 안으로만 자속이 형성되도록 하여 전원/접지 핀의 고주파 잡음을 제거한다.
제조 방법
도 8a 내지 도 8e는 본 발명의 도 7에 도시된 반도체 패키지(400)의 제조 방법을 나타내는 단면도이다. 페라이트 차폐 구조를 제외한 나머지 구성요소들의 제조 방법은 통상적인 방법을 따르거나 전술한 방법에 의한다. 따라서 이하에서는 페라이트 차폐 구조의 형성 방법에 중점을 두고 설명한다.
먼저, 도 8a에 도시된 바와 같이, 스퍼터링 방법을 이용하여 제1 절연층(118) 위에 하부 페라이트 층(432)을 전면 증착한다.
이어서, 도 8b에 도시된 바와 같이, 하부 페라이트 층(432) 위에 제1 감광막 패턴(440)을 형성하고, 전해도금 방법을 이용하여 재배선(120)을 형성한다.
그리고 나서, 도 8c에 도시된 바와 같이, 제1 감광막 패턴(440)을 다시 노광, 현상하여 재배선(120) 주위의 하부 페라이트 층(432)을 부분적으로 노출시킨 다.
계속해서, 도 8d에 도시된 바와 같이, 하부 페라이트 층(432)과 재배선(120) 위에 전해도금 방법을 이용하여 상부 페라이트 층(434)을 증착한 후, 제1 감광막 패턴(440)을 제거한다.
이어서, 도 8e에 도시된 바와 같이, 상부 페라이트 층(434) 위에 제2 감광막 패턴(442)을 형성한다. 그리고 나서, 제2 감광막 패턴(442)을 이용하여 노출된 하부 페라이트 층(432)을 식각하여 제거함으로써 원하는 페라이트 차폐 원통(430)을 얻는다.
이상의 방법 대신에 다른 제조 방법을 이용하여 페라이트 차폐 원통을 형성할 수 있다. 다음은 그러한 예로서, 도 9a 내지 도 9d는 본 발명의 도 7에 도시된 반도체 패키지(400)의 다른 제조 방법을 나타내는 단면도이다.
먼저, 도 9a에 도시된 바와 같이, 제1 절연층(118) 위에 하부 페라이트 층(436)을 부분적으로 형성한다. 하부 페라이트 층(436)의 부분적 형성 방법은 스퍼터링을 이용한 전면 증착 후 사진 식각 방법, 또는 감광막 패턴의 형성 후 전해도금 방법 등이 가능하다.
이어서, 도 9b에 도시된 바와 같이, 하부 페라이트 층(436)의 가장자리를 덮도록 제3 감광막 패턴(444)을 형성한 후, 전해도금 방법으로 재배선(120)을 증착한다.
그리고 나서, 도 9c에 도시된 바와 같이, 제3 감광막 패턴(440)을 다시 노광, 현상하여 재배선(120) 주위의 하부 페라이트 층(436)을 노출시킨다.
계속해서, 도 9d에 도시된 바와 같이, 하부 페라이트 층(432)과 재배선(120) 위에 전해도금 방법을 이용하여 상부 페라이트 층(438)을 증착한 후, 제3 감광막 패턴(444)을 제거함으로써 원하는 페라이트 차폐 원통(430)을 얻는다.
제5 실시예
도 10a 및 도 10b는 본 발명의 제5 실시예에 따른 페라이트 차폐 구조(530)를 구비하는 반도체 패키지(500)의 종단면도 및 횡단면도이다. 도 10a와 도 10b는 도 7a, 도 7b와 마찬가지로 각각 재배선(120)의 길이 방향 단면과 폭 방향 단면을 나타낸다.
본 실시예의 페라이트 차폐 구조(530)는 앞서 설명한 제4 실시예와 마찬가지로 원통 형태를 가지며 재배선(120)의 일부를 감싸도록 형성된다. 그러나, 본 실시예의 페라이트 차폐 구조(530)는 제4 실시예와 달리 재배선(120)과 소정의 거리만큼 떨어져 형성된다. 재배선(120)과 페라이트 차폐 구조(530) 사이에는 절연층들(118, 122)들이 개재된다.
본 실시예의 페라이트 차폐 구조(530)를 형성하는 방법은 앞서 제4 실시예에서 설명한 페라이트 차폐 구조의 형성 방법을 변형하는 것으로 가능하며, 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
지금까지 여러 실시예들을 통하여 설명한 바와 같이, 본 발명은 반도체 패키지의 전원/접지 핀에 페라이트 물질로 이루어지는 페라이트 차폐 구조를 형성함으로써 전자파 장해에 의한 잡음 문제를 해결한다. 페라이트 차폐 구조는 전원/접지 단자의 가장자리를 연속적으로 둘러싸는 링 형태를 가지거나, 전원/접지 패드와 연결된 재배선을 연속적으로 감싸는 원통 형태를 가진다. 따라서 이러한 구조는 반도체 패키지의 크기에 영향을 미치지 않기 때문에 패키지 소형화 추세에 적합한 방안이다. 또한, 패키지의 전원/접지 핀에 직접 페라이트 차폐 구조를 형성하여 근본적으로 전자파 장해 문제를 개선시킬 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (31)

  1. 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비하는 집적회로 칩;
    상기 집적회로 칩의 활성면을 덮으며 상기 전원/접지 패드를 노출시키는 적어도 하나 이상의 절연층;
    상기 절연층 상에 형성되는 적어도 하나 이상의 전원/접지 단자;
    상기 전원/접지 패드와 상기 전원/접지 단자를 전기적으로 연결하는 적어도 하나 이상의 금속 배선; 및
    페라이트 물질로 이루어지며 상기 전원/접지 단자의 가장자리를 연속적으로 둘러싸는 페라이트 차폐 구조;
    를 포함하는 반도체 패키지.
  2. 제1항에 있어서, 상기 페라이트 물질은 산화철과 적어도 하나 이상의 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 페라이트 물질은 산화철 및 니켈, 아연, 망간, 코발트, 마그네슘, 알루미늄, 바륨, 구리, 철 중에서 선택된 하나 이상의 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 전원/접지 단자는 상기 전원/접지 패드와 동일한 위치에 배치되는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 전원/접지 단자는 상기 전원/접지 패드와 상이한 위치에 배치되는 것을 특징으로 하는 반도체 패키지.
  6. 제4항에 있어서, 상기 금속 배선은 상기 전원/접지 패드와 직접 접촉하는 UBM 층인 것을 특징으로 하는 반도체 패키지.
  7. 제5항에 있어서, 상기 금속 배선은 재배선과 UBM 층을 구비하며, 상기 재배선은 상기 절연층 내부에 형성되며 한쪽 끝이 상기 전원/접지 패드와 직접 접촉하고 반대쪽 끝이 상기 전원/접지 단자 쪽으로 연장되며, 상기 UBM 층은 상기 전원/접지 단자와 상기 재배선 사이에 개재되는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서, 상기 페라이트 차폐 구조는 링 형태를 가지는 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서, 상기 페라이트 차폐 구조는 상기 전원/접지 단자의 하단 가장자리를 둘러싸는 것을 특징으로 하는 반도체 패키지.
  10. 제6항 또는 제7항에 있어서, 상기 페라이트 차폐 구조는 상기 UBM 층과 상기 절연층 사이에 개재되는 것을 특징으로 하는 반도체 패키지.
  11. 제6항 또는 제7항에 있어서, 상기 페라이트 차폐 구조는 상기 절연층 위에서 상기 UBM 층의 측면을 따라 형성되는 것을 특징으로 하는 반도체 패키지.
  12. 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비하는 집적회로 칩;
    상기 집적회로 칩의 활성면을 덮으며 상기 전원/접지 패드를 노출시키는 제1 절연층;
    상기 제1 절연층 상에 형성되며 한쪽 끝이 상기 전원/접지 패드에 연결되고 반대쪽 끝이 상기 제1 절연층을 따라 연장되는 적어도 하나 이상의 재배선;
    상기 제1 절연층 상에 형성되며 상기 재배선의 일부를 노출시키는 제2 절연층;
    상기 재배선의 노출된 일부에 형성되는 적어도 하나 이상의 전원/접지 단자; 및
    페라이트 물질로 이루어지며 상기 재배선의 일부를 연속적으로 감싸는 페라이트 차폐 구조;
    를 포함하는 반도체 패키지.
  13. 제12항에 있어서, 상기 페라이트 물질은 산화철과 적어도 하나 이상의 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  14. 제12항에 있어서, 상기 페라이트 물질은 산화철 및 니켈, 아연, 망간, 코발트, 마그네슘, 알루미늄, 바륨, 구리, 철 중에서 선택된 하나 이상의 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  15. 제12항에 있어서, 상기 전원/접지 단자는 상기 전원/접지 패드와 상이한 위치에 배치되는 것을 특징으로 하는 반도체 패키지.
  16. 제12항에 있어서, 상기 페라이트 차폐 구조는 원통 형태를 가지는 것을 특징으로 하는 반도체 패키지.
  17. 제12항에 있어서, 상기 페라이트 차폐 구조는 상기 재배선과 직접 접촉하여 감싸는 것을 특징으로 하는 반도체 패키지.
  18. 제12항에 있어서, 상기 페라이트 차폐 구조는 상기 재배선과 떨어져 감싸는 것을 특징으로 하는 반도체 패키지.
  19. (a) 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비하는 집적회 로 칩을 제공하는 단계;
    (b) 상기 전원/접지 패드를 노출시키면서 상기 집적회로 칩의 활성면을 덮도록 적어도 하나 이상의 절연층을 형성하는 단계;
    (c) 상기 절연층 상에 적어도 하나 이상의 전원/접지 단자를 형성하는 단계;
    (d) 상기 전원/접지 패드와 상기 전원/접지 단자를 전기적으로 연결하는 적어도 하나 이상의 금속 배선을 형성하는 단계; 및
    (e) 상기 전원/접지 단자의 가장자리를 연속적으로 둘러싸도록 페라이트 물질로 이루어지는 페라이트 차폐 구조를 형성하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  20. 제19항에 있어서, 상기 (e) 단계는 상기 절연층 위에 상기 페라이트 물질을 전면 증착하여 페라이트 층을 형성하는 (e-1) 단계와, 상기 페라이트 층을 부분적으로 제거하는 (e-2) 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  21. 제20항에 있어서, 상기 (e-1) 단계는 스퍼터링을 이용하여 상기 페라이트 물질을 전면 증착하는 단계인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  22. 제19항에 있어서, 상기 (e) 단계는 상기 절연층 위에 감광막 패턴을 형성하는 (e-1) 단계와, 상기 감광막 패턴을 통하여 페라이트 물질을 부분적으로 증착하 는 (e-2) 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  23. 제22항에 있어서, 상기 (e-2) 단계는 전해도금을 이용하여 상기 페라이트 물질을 부분 증착하는 단계인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  24. (a) 활성면에 형성된 적어도 하나 이상의 전원/접지 패드를 구비하는 집적회로 칩을 제공하는 단계;
    (b) 상기 전원/접지 패드를 노출시키면서 상기 집적회로 칩의 활성면을 덮도록 제1 절연층을 형성하는 단계;
    (c) 한쪽 끝이 상기 전원/접지 패드에 연결되고 반대쪽 끝이 상기 제1 절연층을 따라 연장되도록 상기 제1 절연층 상에 적어도 하나 이상의 재배선을 형성하는 단계;
    (d) 상기 제1 절연층 상에 상기 재배선의 일부를 노출시키는 제2 절연층을 형성하는 단계;
    (e) 상기 재배선의 노출된 일부에 적어도 하나의 전원/접지 단자를 형성하는 단계; 및
    (f) 상기 재배선의 일부를 연속적으로 감싸도록 페라이트 물질로 이루어지는 페라이트 차폐 구조를 형성하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  25. 제24항에 있어서, 상기 (f) 단계는 상기 (c) 단계 전에 상기 제1 절연층 위에 상기 페라이트 물질을 전면 증착하여 하부 페라이트 층을 형성하는 (f-1) 단계와, 상기 (c) 단계 후에 상기 하부 페라이트 층과 상기 재배선을 덮도록 상기 페라이트 물질을 부분적으로 증착하여 상부 페라이트 층을 형성하는 (f-2) 단계와, 상기 하부 페라이트 층을 부분적으로 제거하는 (f-3) 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  26. 제25항에 있어서, 상기 (f-1) 단계는 스퍼터링을 이용하여 상기 페라이트 물질을 전면 증착하는 단계인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  27. 제25항에 있어서, 상기 (f-2) 단계는 전해도금을 이용하여 상기 페라이트 물질을 부분 증착하는 단계인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  28. 제24항에 있어서, 상기 (f) 단계는 상기 (c) 단계 전에 상기 제1 절연층 위에 상기 페라이트 물질을 부분적으로 증착하여 하부 페라이트 층을 형성하는 (f-1) 단계와, 상기 (c) 단계 후에 상기 하부 페라이트 층과 상기 재배선을 덮도록 상기 페라이트 물질을 부분적으로 증착하여 상부 페라이트 층을 형성하는 (f-2) 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  29. 제28항에 있어서, 상기 (f-1) 단계는 스퍼터링을 이용하여 상기 페라이트 물 질을 전면 증착한 후 부분적으로 제거하는 단계인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  30. 제28항에 있어서, 상기 (f-1) 단계는 전해도금을 이용하여 상기 페라이트 물질을 부분 증착하는 단계인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  31. 제28항에 있어서, 상기 (f-2) 단계는 전해도금을 이용하여 상기 페라이트 물질을 부분 증착하는 단계인 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020050070396A 2005-08-01 2005-08-01 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법 KR100606654B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050070396A KR100606654B1 (ko) 2005-08-01 2005-08-01 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
US11/387,848 US7495317B2 (en) 2005-08-01 2006-03-24 Semiconductor package with ferrite shielding structure
JP2006145633A JP5138181B2 (ja) 2005-08-01 2006-05-25 フェライト遮蔽構造を備えた半導体パッケージ
CN2006101081321A CN1909223B (zh) 2005-08-01 2006-07-27 具有铁氧体屏蔽结构的半导体封装
DE102006036963A DE102006036963A1 (de) 2005-08-01 2006-08-01 Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070396A KR100606654B1 (ko) 2005-08-01 2005-08-01 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100606654B1 true KR100606654B1 (ko) 2006-08-01

Family

ID=37184714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070396A KR100606654B1 (ko) 2005-08-01 2005-08-01 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법

Country Status (3)

Country Link
US (1) US7495317B2 (ko)
KR (1) KR100606654B1 (ko)
CN (1) CN1909223B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085545B2 (en) 2008-05-21 2011-12-27 Samsung Electronics Co., Ltd. Structure for blocking an electromagnetic interference, wafer level package and printed circuit board having the same
CN118983278A (zh) * 2024-10-11 2024-11-19 甬矽半导体(宁波)有限公司 2.5d微凸块封装结构和2.5d微凸块封装结构的制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817078B1 (ko) * 2006-12-05 2008-03-26 삼성전자주식회사 시스템-인 패키지 및 시스템-인 패키지의 제작 방법
TW200836276A (en) * 2007-02-16 2008-09-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same
US20080251916A1 (en) * 2007-04-12 2008-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. UBM structure for strengthening solder bumps
TWI387020B (zh) * 2007-09-12 2013-02-21 Chipmos Technologies Inc 用於一半導體積體電路之導電結構及其成形方法
KR100870864B1 (ko) * 2007-10-02 2008-11-28 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
US8368214B2 (en) * 2008-12-09 2013-02-05 Marvell World Trade Ltd. Alpha shielding techniques and configurations
TW201225246A (en) * 2010-12-06 2012-06-16 Ind Tech Res Inst Multi-chip stack structure
CN102693962A (zh) * 2011-03-22 2012-09-26 精材科技股份有限公司 具有电磁屏蔽作用的集成电路晶圆及其制造方法
US9048149B2 (en) * 2013-07-12 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-alignment structure for wafer level chip scale package
CN104091793B (zh) * 2014-07-18 2016-09-21 华进半导体封装先导技术研发中心有限公司 提高可靠性的微凸点结构及制作方法
KR102045236B1 (ko) * 2016-06-08 2019-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10238018B1 (en) * 2017-09-10 2019-03-19 Apple Inc. Shield structures with reduced spacing between adjacent insulation components and systems and methods for making the same
TWI787448B (zh) 2018-02-01 2022-12-21 德商漢高股份有限及兩合公司 用於屏蔽系統級封裝組件免受電磁干擾的方法
KR102709408B1 (ko) * 2019-11-14 2024-09-24 삼성전자주식회사 반도체 패키지
US20240397623A1 (en) * 2021-09-29 2024-11-28 Kyocera Corporation Wiring board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640047A (en) 1995-09-25 1997-06-17 Mitsui High-Tec, Inc. Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206688A (ja) 1988-02-15 1989-08-18 Nec Corp Ｉｃ用スペーサ
JPH0314284A (ja) 1989-06-13 1991-01-22 Mitsubishi Electric Corp ノイズ吸収材埋込み型プリント基板
KR19980026055A (ko) 1996-10-07 1998-07-15 김광호 반도체 칩의 전자파 장애(emi) 방지 수단
US6492588B1 (en) * 1998-08-26 2002-12-10 Prestolite Wire Corporation Self suppression wire or cable, and ferrite bead in combination
KR20000020191A (ko) 1998-09-18 2000-04-15 윤종용 Emi현상이 감소될 수 있도록 파우워 라인 및 접지라인이 형성되는 반도체 집적회로
JP4210016B2 (ja) * 2000-04-04 2009-01-14 Ｎｅｃトーキン株式会社 通信ケーブル
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
TW498510B (en) * 2001-06-05 2002-08-11 Chipbond Technology Corp Metallized surface wafer level package structure
GB0113928D0 (en) * 2001-06-08 2001-08-01 Koninkl Philips Electronics Nv Radio frequency suppressing cable
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
DE10317596A1 (de) 2003-04-16 2004-11-11 Epcos Ag Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
WO2005117497A1 (de) * 2004-05-14 2005-12-08 Target Systemelectronic Gmbh Verfahren zur stabilisierung der temperaturabhängigkeit der lichtemission einer led
TW200539246A (en) * 2004-05-26 2005-12-01 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640047A (en) 1995-09-25 1997-06-17 Mitsui High-Tec, Inc. Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085545B2 (en) 2008-05-21 2011-12-27 Samsung Electronics Co., Ltd. Structure for blocking an electromagnetic interference, wafer level package and printed circuit board having the same
CN118983278A (zh) * 2024-10-11 2024-11-19 甬矽半导体(宁波)有限公司 2.5d微凸块封装结构和2.5d微凸块封装结构的制备方法

Also Published As

Publication number Publication date
US20070023902A1 (en) 2007-02-01
US7495317B2 (en) 2009-02-24
CN1909223A (zh) 2007-02-07
CN1909223B (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
KR100606654B1 (ko) 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
US9741659B2 (en) Electrical connections for chip scale packaging
KR100364058B1 (ko) 반도체장치 및 그 제조방법
US7573119B2 (en) Semiconductor device
JP4185499B2 (ja) 半導体装置
JP3640876B2 (ja) 半導体装置及び半導体装置の実装構造体
US6608377B2 (en) Wafer level package including ground metal layer
US7122458B2 (en) Method for fabricating pad redistribution layer
US7132742B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
US20020063340A1 (en) Semiconductor device and method for producing the same
US6952048B2 (en) Semiconductor device with improved design freedom of external terminal
WO2010050091A1 (ja) 半導体装置
CN102479774A (zh) 半导体封装
CN104576599B (zh) 半导体结构
US12218039B2 (en) Semiconductor package
US12132007B2 (en) Semiconductor package
KR101010658B1 (ko) 반도체 소자 및 범프 형성방법
JP3678239B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5138181B2 (ja) フェライト遮蔽構造を備えた半導体パッケージ
US7781870B2 (en) Wire bond and redistribution layer process
JP2024083259A (ja) 半導体パッケージ
US7075184B2 (en) Semiconductor device and manufacturing method, circuit board and electronic device thereof
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
KR100916695B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050801

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060724

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060725

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090714

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100630

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110705

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120706

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130701

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150630

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170630

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180629

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200630

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210628

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 18

End annual number: 18

PR1001 Payment of annual fee

Payment date: 20240626

Start annual number: 19

End annual number: 19