KR100419241B1 - 고주파 칩 저항 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 세라믹 시트에 저항 패턴(Pattern)을 특수하게 설계하여 고주파 인덕턴스를 낮출 수 있는 형태로 저항 페이스트를 인쇄하여 제조한 고주파용 칩(Chip) 저항 및 그 제조 방법에 관한 것으로, 특히 저항 성분 내에서 흐르는 전류 흐름의 방향을 조절하여 발생되는 전자기장을 간섭시켜 인덕턴스가 상쇄되도록 저항 패턴을 설계하여 제조한 칩 저항 소자 및 이를 제조하는 방법에 관한 것이다.

세라믹 시트 위에 인쇄되는 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 예를 들면 연속적으로 180도 혹은 90도로 꺾이는 패턴으로 설계하여 저항 성분를 흐르는 전류가 소자 내부에서 예를 들면 180도 혹은 90도로 방향차를 가지고 흐르도록 하여 인덕턴스를 상쇄시켜 고주파에서도 원하는 소자 특성을 가지게 되는 칩 저항 소자 및 이를 제조하는 방법에 관한 것이다.

Description

고주파 칩 저항 소자 및 그 제조 방법{Chip Resistor for High Frequency and Fabricating Method therefor}

본원 발명은 일반적인 후막(Thick film) 제조 기술을 이용하여 세라믹 시트에 고주파 인덕턴스를 낮출 수 있는 형태로 패턴(Pattern)을 특수하게 설계하여 저항 페이스트를 인쇄하여 제조한 고주파용 칩(Chip) 저항 소자의 제조 방법에 관한 것으로, 특히 저항 성분 내에 흐르는 전류 흐름의 방향을 조절하여 전류 흐름으로 발생되는 전자기장을 간섭시켜 인덕턴스가 상쇄되도록 저항 패턴을 설계함을 그 특징으로 한다.

전자회로에 있어서 대표적인 수동소자로서 저항(Resistor, R), 커패시터(Capacitor, C) 및 인덕터(Inductor, L)가 있으며 이들 수동소자의 기능과 역할은 매우 다양하다. 특히 저항의 경우는 회로에 흐르는 전류의 흐름을 제어하며 교류회로에 있어서는 임피던스 정합(Impedance matching)을 이루는 역할을 하기도 한다. 그러나 최근 전자 부품의 사용 주파수 대역이 높아짐에 따라 저항 소자의 저항값의 변화가 발생하여 저항으로의 역할을 못하게 되었다. 이는 저항부에 전류가 통과하면서 생겨난 인덕턴스의 영향으로 특히 고주파 영역에서는 큰 문제점으로 야기되고 있다.

이처럼 종래의 일반적인 저항 소자는 고주파에서 사용하게 될 경우 인덕턴스가 발생되어 저항값이 변화되는 문제점이 있다.

또한 원치 않는 인덕턴스에 의해 저항값이 변화된 저항 소자는 고주파 전자회로에 악영향을 미치게 되는 문제점이 있다.

상술한 바와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 칩 부품의 내부의 저항 패턴의 조정에 의해 전류 흐름의 방향을 조정하여 인덕턴스를 상쇄시키는 고주파 칩 저항 소자를 제조하는 데 있다. 또한 이러한 칩 저항 소자를 제조하기 위한 제조 방법을 제공하는 데 본 발명의 목적이 있다.

즉, 세라믹 시트 위에 인쇄되는 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 예를 들면 연속하여 180도 혹은 90도로 꺾이는 패턴으로 설계하여 저항 성분을 흐르는 전류가 소자 내부에서 예를 들면 180도 혹은 90도로 방향차를 가지고 흐르도록 하여 인덕턴스를 상쇄시켜 고주파에서도 원하는 소자 특성을 가지게 되는 칩 저항을 제조하는 데 본 발명의 목적이 있다.

또한 소자 내부에서 전류 방향차를 가지는 저항 패턴을 단층 혹은 적층하여 등가인덕턴스값을 최소화하며, 적층수를 변화시켜 다양한 저항값을 가진 칩 저항을 제조하는 데 본 발명의 목적이 있다.

도 1 본 발명 실시예1에 의한 단층형 칩 저항 소자의 제조도

도 2 본 발명 실시예2에 의한 단층형 칩 저항 소자의 제조도

도 3 본 발명의 전류 방향이 180도인 단층형 칩 저항의 전류 모식도

도 4 본 발명의 전류 방향이 90도인 단층형 칩 저항의 전류 모식도

도 5 본 발명 실시예3에 의한 적층형 칩 저항 소자의 제조도

도 6 본 발명의 전류 방향이 180도인 적층형 칩 저항의 전류 모식도

도 7 본 발명 실시예4에 의한 적층형 칩 저항 소자의 제조도

도 8 본 발명의 전류 방향이 90도인 적층형 칩 저항의 전류 모식도

도 9 본 발명 실시예5에 의한 어레이형 칩 저항 소자의 제조도

상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 저항 소자는 세라믹 시트 위에 원하는 저항 특성에 맞추어 원하는 형태의 저항 패턴을 인쇄하며, 저항 패턴이 인쇄된 시트를 소성한 후 내부 저항과 연결되는 외부 전극을 형성하여 제조한다. 즉 저항 소자내의 전류 흐름의 방향이 소정 각도로 꺾여 인덕턴스가 상쇄되도록 소정 각도로 꺾인 저항 패턴이 설계된 저항 소자를 제조한다. 이러한 저항 패턴은 연속하여 180도 또는 90도로 꺾여 설계되는 것이 바람직하다.

또한 상기와 같이 소정의 저항 패턴이 인쇄된 시트를 원하는 저항값 만큼 적층하고 소성한 후 내부 저항과 연결되는 외부 전극을 형성하여 적층형 칩 저항을 제조한다. 이때 적층되는 상하부층의 저항 패턴은 반대 방향으로 소정 각도로 꺾인 저항 패턴으로 설계되는 것이 바람직하다.

본 발명에 따른 칩 저항 소자의 제조에 관한 실시예를 도면을 참조하여 하기에서 보다 상세하게 살펴본다.

실시예 1.

시판되고 있는 알루미나(Al2O3) 기판(11)에 RuO2등의 저항성 페이스트(Paste)를 사용하여 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 예를 들면 도1의 (a) 및 (C)와 같이 연속하여 180도 혹은 90도로 꺾이는 패턴(12, 13)으로 설계하여 스크린 프린팅법 등으로 인쇄한다.

상기와 같이 알루미나기판(11)위에 인쇄된 RuO2 저항층의 보호를 위하여 도1(b) 및 도1(d)의 (16)과 같이 저항층(14)의 상부에 글라스 코팅(Glass coating)후 동시소성하고 외부전극(15)을 형성하여 고주파 단층형 칩 저항(17)을 완성한다.

실시예 2.

공업용으로 시판되고 있는 저유전율의 세라믹 원료 분말을 사용하여 원하는 조성의 슬러리(Slurry)를 제조하고 이러한 슬러리를 닥터 블레이드(Doctor blade) 등의 방법으로 세라믹 그린 시트(Ceramic green sheet, 21)를 성형한다.

상기와 같이 제조된 세라믹 성형 시트 위에 시판되고 있는 저항성 페이스트를 사용하여 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 예를 들면 도2(a) 및 도2(c)와 같이 연속하여 180도 혹은 90도로 꺾이는 패턴(22, 23)으로 설계하여 스크린 프린팅법 등으로 인쇄한다.

상기와 같이 저항 패턴이 인쇄된 세라믹 성형 시트의 상부에 저항 패턴이 인쇄되지 않은 커버 시트(24)를 덮고 압착하고 소성한 후, 도2(b) 및 도2(d)와 같이외부전극(25)을 형성하여 고주파 단층형 칩 저항(26)을 완성한다.

실시예1 및 2에 의해 제조된 저항 소자에 도3 및 도4와 같이 양끝단의 외부 전극에 양/음의 전압을 가하면 내부의 저항 패턴의 전류 흐름 방향은 저항 패턴이 180도로 꺽여 설계된 경우는 도3에 나타내었듯이 180도 바뀌어 흐르게 되어 전류 흐름으로 생성되는 각각의 전자기장을 간섭시키므로 인덕턴스가 상쇄되기 때문에 고주파에서 등가인덕턴스 값이 낮아진다. 그리고 저항 패턴이 90도 꺾여 설계된 경우는 도4에 나타내었듯이 전류의 흐름이 90도 꺾이며 흐르게 되므로 생성되는 각각의 전자기장이 간섭을 일으키게 되어 역시 인덕턴스를 상쇄시킨다.

실시예 3.

공업용으로 시판되고 있는 저유전율의 세라믹 원료 분말을 사용하여 원하는 조성의 슬러리(Slurry)를 제조하고 이러한 슬러리를 닥터 블레이드(Doctor blade) 등의 방법으로 세라믹 그린 시트(Ceramic green sheet, 51)를 성형한다.

상기와 같이 제조된 세라믹 성형 시트 위에 시판되고 있는 저항성 페이스트를 사용하여 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 예를 들면 도 5와 같이 연속하여 180도로 꺾이는 제1 저항 패턴(52)으로 설계하여 스크린 프린팅법 등으로 인쇄하여 제1 세라믹 시트(53)를 제조하고, 제1 저항 패턴과 전류의 흐름이 반대가 되도록 즉, 연속적으로 180°로 꺾이는 방향이 반대가 되도록 제2 저항 패턴(54)을 설계하여 스크린 프린팅법 등으로 인쇄하여 제2 세라믹 시트(55)를 제조한다.

상기와 같이 제1 및 제2 저항 패턴이 인쇄된 제 1 및 제2 세라믹 성형 시트를 교대로 반복하여 적층하고 적층의 상부에 저항 패턴이 인쇄되지 않은 커버 시트(56)를 덮어 단일 적층물(57)로 제조한다. 이때 제1 및 제2 세라믹 시트의 적층수를 조절하여 다양한 저항값을 가지는 저항 소자를 얻는다.

상기와 같이 제조된 적층물을 압착하고 소성한 후, 도5와 같이 외부전극(58)을 형성하여 고주파 적층형 칩 저항(59)을 완성한다.

제조된 고주파 적층형 저항 소자에 도6과 같이 양끝단의 외부 전극에 양/음의 전압을 가하면 내부의 저항 패턴의 전류 흐름 방향은 각 층 내에서 180도 바뀌어 흐르게 되어 생성되는 각각의 전자기장을 간섭시키므로 인덕턴스가 상쇄되고, 상하부층의 제1 및 제2 저항 패턴(61, 62) 간에도 전류의 방향이 180도로 흐르기 때문에 인덕턴스가 더 크게 상쇄되고 고주파에서 등가인덕턴스 값이 더욱 낮아진다.

실시예 4.

공업용으로 시판되고 있는 저유전율의 세라믹 원료 분말을 사용하여 원하는 조성의 슬러리(Slurry)를 제조하고 이러한 슬러리를 닥터 블레이드(Doctor blade) 등의 방법으로 세라믹 그린 시트(Ceramic green sheet, 71)를 성형한다.

상기와 같이 제조된 세라믹 성형 시트 위에 시판되고 있는 저항성 페이스트를 사용하여 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 예를 들면 도7 과 같이 연속하여 90도로 꺾이는 제1 저항 패턴(72)으로 설계하여 스크린 프린팅법 등으로 인쇄하여 제1 세라믹 시트(73)를 제조하고, 제1 저항 패턴과 전류의 흐름이 90도가 되도록 즉 90도로 꺾이는 방향이 반대로 되도록 제2 저항 패턴(74)을 설계하여 스크린 프린팅법 등으로 인쇄하여 제2 세라믹 시트(75)를 제조한다.

상기와 같이 제1 및 제2 저항 패턴이 인쇄된 제 1 및 제2 세라믹 성형 시트를 교대로 반복하여 적층하고 적층의 상부에 저항 패턴이 인쇄되지 않은 커버 시트(76)를 덮어 단일 적층물로 제조한다. 이때 제1 및 제2 세라믹 시트의 적층수를 조절하여 다양한 저항값을 가지는 저항 소자를 얻는다.

상기와 같이 제조된 적층물을 압착하고 소성한 후, 도7과 같이 외부전극(78)을 형성하여 고주파 적층형 칩 저항(79)을 완성한다.

제조된 고주파 적층형 저항 소자에 도8과 같이 양끝단의 외부 전극에 양/음의 전압을 가하면 내부의 저항 패턴의 전류 흐름 방향은 각 층 내에서 90도 바뀌어 흐르게 되어 생성되는 각각의 전자기장을 간섭시키므로 인덕턴스가 상쇄되고, 상하부층의 제1 및 제2 저항 패턴(81, 82) 간에도 전류의 방향이 90도로 흐르기 때문에 인덕턴스가 더욱 크게 상쇄되고 고주파에서 등가인덕턴스 값이 더욱 낮아진다.

실시예 5.

상기와 같이 제조된 단층형 또는 적층형 칩 저항은 도9에 나타내었듯이 1개의 칩 저항이 아닌 복수개, 예를 들면 4개 이상의 반복된 칩 저항으로 설계한 뒤 상기의 실시예들과 동일한 공정으로 복수의 칩 저항을 적층 제조하여 도9와 같은 구조의 어레이 칩(Array chip)을 제조한다.

한편, 상기와 같이 제조되는 칩 저항 부품은 상기 실시예의 기본 구조를 바탕으로 여러 가지 패턴으로 저항 패턴을 설계하여 칩 저항 소자를 제조할 수 있다.

또한, 상기한 바와 같이 제조되는 칩 저항 소자를 제조하는 기술은 원하는 특성별로 두 개 이상 결합하여 제조하는 복합 전자 부품용 소자의 제조에 다양하게 응용될 수 있다.

상술한 바와 같은 본 발명에 따른 내부 저항 패턴을 변화시켜 저항 성분의 전류 흐름이 발생되는 전자기장을 간섭시켜 인덕턴스가 상쇄되도록 제조된 칩 저항 소자는 고주파에서도 등가인덕턴스를 감소시키는 효과가 있고, 고주파에서도 안정된 칩 부품으로 사용할 수 있다.

상술한 바와 같은 본 발명은 별도의 공정 추가 없이 단순한 공정에 의해 제조되므로 원하는 전기적 특성을 구현하는 경박 단소화된 소형의 단층형 및 적층형 칩 저항 소자 및 어레이 칩 저항을 용이하게 제조할 수 있게 되는 효과가 있다.

상술한 본 발명과 같은 칩 저항 소자는 칩 내에서 저항 패턴이 인쇄된 세라믹 시트이 적층수를 조절함으로서 저항값을 용이하게 조절할 수 있으며, 칩의 단위 구조를 반복하여 적층함에 의하여 다양한 저항값을 구현하는 칩 저항 소자 및 어레이 칩 저항 소자를 용이하게 제조할 수 있는 효과가 있다.

또한 상술한 본 발명과 같은 칩 저항 소자의 제조방법은 별도의 공정 추가 없이 단순한 공정에 의해 제조되므로 공정 단가를 감소시키는 효과가 있다.

Claims (15)

1. 칩 저항 소자에 있어서,

   세라믹 시트와,

   상기의 세라믹 시트 위에 형성된 저항 패턴과,

   저항 패턴과 연결되는 외부 전극을 포함하고,

   상기의 저항 패턴은 소정 각도로 꺾인 저항 패턴으로 설계되고, 상기 저항 패턴이 형성된 세라믹 시트는 복수개 적층되며, 적층된 상하부층의 저항 패턴은 반대 방향으로 소정 각도로 꺾인 저항 패턴으로 설계된 것을 특징으로 하는 칩 저항 소자.
2. 제1항에 있어서, 상기의 저항 패턴은 연속하여 180도 또는 90도로 꺾여 설계된 것을 특징으로 하는 칩 저항 소자.
3. 제1항 또는 제2항에 있어서, 상기의 칩 저항 소자를 2개 이상 반복하여 적층하여 어레이형으로 제조한 것을 특징으로 하는 칩 저항 소자.
4. 칩 저항 소자의 제조 방법에 있어서,

   세라믹 시트 위에 전류 흐름의 방향이 소정 각도로 꺾이도록 소정 각도로 꺾인 제1 저항 패턴을 형성하는 단계와,

   세라믹 시트 위에 제1저항 패턴과 반대 방향으로 소정 각도로 꺾인 제2 저항 패턴을 형성하는 단계와,

   상기 제1 및 제2 저항 패턴이 형성된 세라믹 시트를 교대로 반복 적층하는 단계와,

   상기 적층물을 소성하는 단계와,

   상기 적층물의 끝단에 저항 패턴과 연결되는 외부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 저항 소자의 제조 방법.
5. 제4항에 있어서, 상기의 저항 패턴은 저항성 페이스트를 인쇄하여 제조된 것을 특징으로 하는 칩 저항 소자의 제조 방법.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제