Nothing Special   »   [go: up one dir, main page]

KR100333420B1 - 영상데이타기억장치및방법 - Google Patents

영상데이타기억장치및방법 Download PDF

Info

Publication number
KR100333420B1
KR100333420B1 KR1019940007253A KR19940007253A KR100333420B1 KR 100333420 B1 KR100333420 B1 KR 100333420B1 KR 1019940007253 A KR1019940007253 A KR 1019940007253A KR 19940007253 A KR19940007253 A KR 19940007253A KR 100333420 B1 KR100333420 B1 KR 100333420B1
Authority
KR
South Korea
Prior art keywords
image data
data values
tiled
array
addresses
Prior art date
Application number
KR1019940007253A
Other languages
English (en)
Other versions
KR940024603A (ko
Inventor
사이먼매튜만즈
모간윌리암아모스데이비드
데이비드존헤들리
Original Assignee
소니 유나이티드 킹덤 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 유나이티드 킹덤 리미티드 filed Critical 소니 유나이티드 킹덤 리미티드
Publication of KR940024603A publication Critical patent/KR940024603A/ko
Application granted granted Critical
Publication of KR100333420B1 publication Critical patent/KR100333420B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/223—Analysis of motion using block-matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/02—Coefficients

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)

Abstract

영상 데이타 값 기억 시스템은 판독 어드레스 생성기로부터의 단일 판독 어드레스 세트가 제공되는 다수의 타일형 메모리를 구비하고 있다. 각 타일형 메모리내에 기억된 데이타는 메모리 유닛으로의 데이타 기록시에 지연 유닛의 동작에 의해 서로에 대해 오프셋된다. 이로써, 판독 어드레스의 단일 세트는 각 메모리 유닛내에서 개별적으로 어드레스 되는 것보다 큰 영상 데이타 값의 인접 배열을 액세스 한다.

Description

영상 데이타 기억 장치 및 방법
발명의 배경
발명의 분야
본 발명은 영상 데이타 기억 장치 분야에 관한 것이다. 특히, 본 발명은 영상 데이타 값들의 인접 배열에 대한 동시 액세스하는 영상 데이타 기억 장치에 관한 것이다.
종래기술
다수의 영상 데이타 값들을 동시에 액세스를 제공하는 영상 데이타 기억 시스템은 유럽 특허출원 EP-A-0 176 289 에 개시되어 있다. 이 공지된 시스템에서, 영상 데이타 값들의 배열은 다수의 서브-배열들, 즉, "타일들(tiles)"로 나뉜다. 각 타일 내의 공통 상대 위치들로부터의 영상 데이타 값은 공통 메모리 블록/장치내에 기억된다. 기억 시스템은 개별적으로 어드레스되고 액세스될 수 있는 다수의 메모리 장치들을 갖고 있다. 따라서, 메모리 장치들은 한 타일 내의 상이한 상대 위치로부터의 영상 데이타 값들을 기억하기 때문에, 인접 위치들의 배열로부터 영상 데이타 값들을 제공하기 위해 다수의 기억 장치들이 동시에 판독될 수 있다.
영상 데이타 값들의 특정한 배열을 액세스할 때는 언제나, 상이한 메모리 장치에 대한 판독 어드레스들의 세트가 제공되어야 한다. 이 작업은 액세스할 영상 데이타 값의 배열이 2개의 타일들에 걸쳐 있을 때는 복잡해진다. 판독 어드레스들은 특별히 제작된 응용 주문형 집적 회로(application specific integratedcircuits, ASICs)에 의해 생성되는데, 이것은 일반적으로 고가로 제작되고, 수용해야할 다수의 와이드 데이타 버스들로 인해, 이들이 제공되는 인쇄 회로 기판 상에서 비교적 넓은 면적을 차지한다.
영상 품질을 개선하기 위해서는 상술한 EP-A-0 176 289 시스템에서 사용하는 것보다 큰 영상 데이타 값의 인접 배열을 동시에 액세스하는 것이 필요하다. 예를 들어, 주어진 점에 대해 2차원 필터링 동작을 적용할 때, 이전에는 상기 점에 중심을 둔 픽셀들의 4×4 배열이 충분한 것으로 간주되었지만, 영상 품질 수준을 개선하기 위해서는 픽셀들의 8×8 배열이 바람직하다. 문제는, 어떻게 시스템의 비용, 복잡성, 크기를 과도하게 증가시키지 않으면서, 그런 큰 픽셀들의 배열을 동시에 액세스할 지에 있다.
본 발명의 목적은, 픽셀 값들의 보다 큰 배열들에 대한 개선된 액세스를 제공하는 것이다.
발명의 개요
본 발명의 한 측면에 따라, 영상 데이타 값들의 배열을 기억하기 위한 장치로서, 상기 영상 데이타의 어레이는 다수의 타일형 서브 배열들로 분할되며, 개개의 영상 데이타 값이 타일형 서브 배열(tiled sub-arrays)과 상기 타일형 서브 배열 내의 상대 타일 위치(relative tile position)에 의해 표시될 수 있는, 기억 장치에 있어서,
(i) 2개 이상의 타일형 메모리 유닛들로서, 각각의 타이형 메모리 유닛은 개별적으로 어드레스 가능한 복수의 메모리 블록들을 가지며, 각각의 메모리 블록은공통 상대 타일 위치를 갖는 이들 영상 데이타 값들을 기억하여, 복수의 영상 데이타 값들은 인가된 판독 어드레스들의 세트에 응답하여 상기 복수의 메모리 블록들로부터 동시에 액세스될 수 있는, 상기 2개 이상의 타일형 메모리 유닛들;
(ii) 판독 어드레스들의 세트가 타일형 메모리 유닛 내에서 N개의 영상 데이타 값들의 인접 배열을 액세스하도록 판독 어드레스들의 세트들을 생성하기 위한 판독 어드레스 생성기; 및
(iii) 각각의 타일형 메모리 유닛 내의 다른 어드레스들에서 상기 타일형 메모리 유닛들 각각에 영상 데이타 값들의 상기 배열을 기록하기 위한 수단으로서, 상기 어드레스들은 상기 2개 이상의 타일형 메모리 유닛들에 인가된 상기 판독 어드레스 생성기로부터의 판독 어드레스들의 세트가 M개의 영상 데이타 값들의 인접배열(여기서 M>N)을 액세스하도록 다른 타일형 메모리 유닛들 사이에서 오프셋되는, 상기 기록 수단을 구비하는 영상 데이타 값 배열 기억 장치가 제공된다.
본 발명은, 단일 판독 어드레스 생성기(이것은 다수의 ASIC 를 포함한다)가 한 번에 하나 이상의 타일형 메모리 유닛을 액세스하는데 필요한 판독 어드레스 세트들을 생성하여 영상 데이타 값의 보다 큰 배열에 대한 동시 액세스를 제공할 수 있는 시스템을 제공하는 것이다. 이 보다 큰 용량의 타일형 메모리를 제어하기 위해 하나 이상의 판독 어드레스 생성기를 제공할 필요가 없다는 것은 중요한 실질적장점이다.
상기 환경이 허용되면, 영상 데이타 값들은 한번에 하나씩 메모리 블록들에 기록될 수 있다. 그러나, 영상 데이타 값들의 기록이 고속 동작이어야 한다면, 상기 기록 수단은 입력 영상 데이타 값들이 어떤 메모리 블록에 기록되는지를 제어하기 위한 기록 어드레스를 생성하는 기록 어드레스 생성기와, 상기 입력 영상 데이타 값을 수신하고 지연시키기 위한 적어도 하나의 지연 유닛을 구비하고, 상기 기록 어드레스들은 상기 오프셋을 달성하기 위해 상기 적어도 하나의 지연 유닛에 의해 지연된 지연 영상 데이타 값들과 지연되지 않은 영상 데이타 값들을 동시에 기억하기 위해 상기 타일형 메모리 유닛들 전부에 인가되는 것이 바람직하다.
이 장치는, 단지 하나의 기록 어드레스 생성기만을 필요로 하고 지연 유닛의 사용을 통해 필요한 오프셋을 또한 제공하는 동안 영상 데이타 값들이 하나 이상의 타일형 메모리 유닛을 동시에 기록하는 것을 가능하게 한다.
특히, 본 발명의 고속 실시예에서, 각 타일형 메모리 유닛은, 메모리 블록들의 다른 세트에 기록하는 동안 메모리 블록들의 한 세트가 판독될 수 있도록 메모리 블록들의 2 세트들를 포함한다.
이 장치는 스윙(swing) 버퍼형 구성 내에 2개의 메모리 블록 세트들을 배치함으로써 기록 및 판독이 동시에 발생될 수 있도록 한다.
시스템의 비용을 줄이고 가능한 한 물리적으로 작게 만들기 위해서는 상기 판독 어드레스 생성기와 기록 수단이 공통 집적 회로를 구비하는 것이 바람직하다.
다수의 영상 데이타 값들을 동시에 판독하는 것은, 다수의 상이한 목적 즉,임계 설정(thresholding), 블록 매칭 등을 위해 필요하다. 그러나, 본 발명의 기억 시스템은, 상기 M 개의 영상 데이타 값들의 동시 판독된 인접 배열이 공급되는 2차원 디지털 필터를 포함하기에 특히 적합하다.
상기 2 차원 디지탈 필터가 소정의 점에 대한 필터로 사용될 경우, 이 점은 영상 데이타 값/픽셀 위치 중의 하나와 일치하지 않을 수도 있다. 이 경우, 2차원 디지털 필터가 스위치 가능한 필터 계수를 갖도록 함으로써, 필터링은 이 상황을 더 정확히 반영하도록 조절될 수 있다.
스위칭 가능한 필터 계수에 의해, 각각의 개별 영상 데이타 값에 인가된 필터 계수는, 2차원 필터의 중심에 대한 상대적인 위치를 반영하도록 조정될 수 있다.
동시에 액세스하기를 원하는 영상 데이타 값의 개수와, 요구되는 장치의 크기 사이의 양호한 절충안으로서, 2개의 타일형 메모리 유닛들을 갖춘 시스템을 제공하는 것이 바람직하다는 것이 밝혀졌다.
각 타일형 메모리 유닛으로부터 동시에 액세스된 영상 데이타 값들의 인접 배열은 오버랩(overlap)될 수도 있다는 것이 인식될 것이다. 그러나, 시스템의 능력을 보다 양호하게 사용하기 위해, 동시에 액세스되는 영상 데이타의 개수는, 사용되는 타일형 메모리 유닛 개수의 N 배이다. 그러므로, 2개의 타일형 메모리 유닛들을 사용하는 경우 M = 2×N 이다.
다른 양호한 절충안은, 하나의 타일형 메모리 유닛으로부터 액세스된 영상 데이타 값의 인접 배열을 4×4 배열로 하는 것이다. 이것은, 각 타일형 메모리 유닛에 필요한 하드웨어의 양과, 타일형 메모리 유닛으로부터 동시에 액세스되는 영상 데이타 값들의 개수 사이에 양호한 균형을 제공한다.
본 발명의 다른 측면에 따라, 영상 데이타 값들의 배열을 기억하기 위한 방법으로서, 상기 영상 데이타의 어레이는 다수의 타일형 서브 배열들로 분할되며, 개개의 영상 데이타 값이 타일형 서브 배열(tiled sub-arrays)과 상기 타일형 서브 배열 내의 상대 타일 일치(relative tile position)에 의해 표시될 수 있는, 기억 방법에 있어서,
(i) 개별적으로 어드레스 가능한 복수의 메모리 블록들을 갖는 2개 이상의 타일형 메모리 유닛들 각각에 공통 상대 타일 위치를 갖는 이들 영상 데이타 값들을 기억하는 단계로서, 복수의 영상 데이타 값들은 판독 어드레스들의 인가된 세트 에 응답하여 상기 복수의 메모리 블록들로부터 동시에 액세스될 수 있는, 상기 기억 단계;
(ii) 판독 어드레스들의 세트는 타일형 메모리 유닛 냉의 N 개의 영상 데이타 값들의 인접 배열을 액세스하도록 판독 어드레스들의 세트들을 발생시키는 단계; 및
(iii) 각각의 타일형 메모리 유닛 내의 다른 어드레스들에서 상기 타일형 메모리 유닛들 각각에 영상 데이타 값들의 상기 배열을 기록하는 단계로서, 상기 어드레스들은 상기 2 이상의 타일형 메모리 유닛들에 인가된 상기 판독 어드레스 생성기로부터의 판독 어드레스들의 세트가 M(M>N)개의 영상 데이타 값들의 인접 배열을 액세스하도록 다른 타일형 메모리 유닛들 사이에서 오프셋되는, 상기 기록 단계를 구비하는, 기억 방법이 제공된다.
본 발명의 다른 목적, 특성 및 장점은 첨부된 도면을 참고하여 상세한 설명을 통해 명백해질 것이다.
실시예
제 1 도는 영상 데이타 값들의 배열(2)을 도시하고 있다. 영상 데이타 값들의 배열(2)은, 영상 데이타 값의 다수의 서브-배열들(타일)(4)로 분리된다. 영상데이타 값들의 각 서브 배열(4)은 16 개의 영상 데이타 값들(6)을 포함한다. 특정 영상 데이타 값(6)은, 영상 데이타 값들의 서브 배열(4)의 영상 데이타 값들의 4×4 배열 내의 상대 위치와 함께, 그것이 속하는 영상 데이타 값들의 서브 배열(4)을 식별함으로써 표시/지정된다.
공통 상대 타일 위치를 갖는 모든 영상 데이타 값들은, 타일형 메모리내의 동일 메모리 블록에 기억된다. 예를 들어, 제 1 도에서 그물망 형태로 빗금친 모든 영상 데이타 값은 동일 메모리 블록에 기억된다. 그러므로, 영상 데이타 값들의 인접 배열(8)을 동시에 판독하고자 할 경우에는, 개별적인 영상 데이타 값 각각이, 상이한 메모리 블록 내에 기억될 것이고, 따라서 이들은 모두 동시에 액세스될 수 있다. 영상 데이타 값의 보다 큰 인접 배열(10)을 판독하려면, 소정의 상대 타일 위치에 하나 이상의 영상 데이타 값이 포함될 것이다.
제 2 도는 제 1 도에 도시한 영상 데이타 값의 보다 작은 인접 배열(8)을 판독하기에 적합한 형태의 타일형 메모리를 개략적으로 도시하고 있다. 영상 데이타 값의 인접 배열(8) 내의 기준 픽셀(12)의 어드레스가 어드레스 생성기(14)에 공급된다. 어드레스 생성기(14)는, 상기 어드레스로부터, 영상 데이타 값들을 기억하는 메모리 블록들 내의 15개의 다른 어드레스를 유도한다. 그러면, 이들 어드레스는 메모리 블록들(16)애 공급된다.
다음에, 메모리 블록들(16)로부터 판독된 영상 데이타 값들은 배율기들(18)의 뱅크에 병렬로 공급되며, 여기서 영상 데이타 값들은 계수 제어기(20)에 의해 제어된 계수로 개별적으로 곱해진다. 다음에, 배율된 영상 데이타 값들은 필터링 된 출력 값을 생성하기 위해 가산기(22)에 공급된다. 이렇게 하여, 영상 데이타 값의 인접 배열은 동시에 액세스되고, 증배되고, 가산되어 고속 필터링된 출력을 제공한다. 계수 제어기는 픽셀 어드레스에 응답하여 배율기 블록(18) 내의 각 배율기에 의해 제공된 계수들을 선택한다. 또한 서브 픽셀 어드레스들이 계수 제어기(20)에 공급됨으로써, 필터의 중심이 영상 데이타 값 위치들 중의 하나와 일치하지 않는 상황을 고려하기 위해 인가되는 특정한 계수의 세트가 선택될 수 있다.
제 3 도는, 제 1 도에 도시한 바와 같은, 영상 데이타 값들의 보다 큰 인접배열(10)을 동시에 액세스하기 위한 그다지 양호하지 않은 기술을 설명하는 개략도이다. 이 장치는 제 2 도에 도시된 바와 같은 2 개의 타일형 메모리들(24)을 사용한다. 입력 픽셀 어드레스는, 제 1 타일형 메모리 내의 어드레스 생성기(14)에 직접 공급되고, 어드레스를 4만큼 증가시키는 유닛(26)을 통하여 제 2 타일형 메모리 유닛 내의 어드레스 생성기(14')에 간접적으로 공급된다. 타일형 메모리 유닛들로부터의 출력들은 최종 필터링된 출력을 제공하도록 가산기(28)에 의해 합해진다. 제 3 도의 장치는 두개의 분리된 어드레스 생성기들(14,14')을 제공하여야 한다는 단점이 있다.
제 4 도는 타일형 메모리 유닛에 대한 기록 동작을 도시하고 있다. 타일형 메모리 유닛은, 각각 16 영상 데이타 값을 보유하고 4-비트 어드레스에 의해 어드레스될 수 있는 16개의 메모리 블록들(30)을 포함한다. 영상 데이타 값들은 10-비트 칼라 영상 데이타 값이다. 4개의 데이타 스위치들(32)은, 영상 데이타 값이 기록될 소정의 행("*" 로 표시됨)의 적절한 10-비트 버스로 각 입력 영상 데이타 값들을 스위칭한다. 어드레스 생성기들(34)은 적절한 4-비트 어드레스들을 순차적으로 생성하여 상기 행 내의 각 활성 메모리 블록(30)에 공급한다. 어드레스 생성기들(34)은, 프레임 에지들에서 리셋되어 어드레스를 발생하는 카운터들을 포함한다. 영상 데이타 값들의 16×16 배열의 이 예에서, 제 1 도의 블록(36)에 의해 도시된 것과 같이 4 개의 영상 데이타 값들이 동시에 기록된다. 제 1 영상 데이타 값이 메모리 블록들(38)에 기록된다. 어드레스 생성기는 또한 현재의 다른 활성 메모리 블록(30)에 제공될 1, 2, 3 중분된 어드레스들을 동시에 생성한다. 과정은 영상 데이타 값의 완전한 입력 배열이 타일형 메모리 내에 기억될 때까지 4 개의 영상 데이타 값들의 세트마다 반복된다.
제 5 도는 타일형 메모리로부터의 판독을 도시하고 있다. 이 경우 영상 데이타 값들의 4×4 배열은 타일형 메모리로부터 동시에 판독된다. 영상 데이타 값의 배열은, 제 1 도에 도시된 영상 데이타 값의 작은 배열(8)일 수도 있다. 상기 배열 내의 기준 영상 데이타 값(12)은 어드레스(X,Y)를 갖는다. 영상 데이타 값은 "#"로 표시된 메모리 유닛(40) 내에 기억된다. 판독 모드에서 어드레스 생성기들(34)은 좌표(X,Y)에서 기준 영상 데이타 값(12)에 관련된 다음의 어드레스, 즉,
(X-1)+((Y-1)×16), X+((Y-1)×16), (X+1)+((Y-1)×16), (X+2)+((Y-1)×l6)
(X-1)+(Y×l6), X+(Y×l6), (X+l)+(Y×16), (X+2)+(Y×16),
(X-1)+((Y+l)l6), X+((Y+l)×l6), (X+l)+((Y+l)×16), (X+2)+((Y+l)×l6),
(X-1)+((Y+2)×16), X+((Y+2)×16), (X+l)+((Y+2)×16), (X+2)+((Y+2)×16)를 생성하도록 동작한다.
그렇게 액세스된 16개의 10-비트 영상 데이타 값들은, 4개의 10-비트 버스들을 통하여 데이타 스위치(32)에 공급되며, 데이타 스위치들(32) 사이를 통과함에 따라 선택된 계수들(42)과 곱해지고 합산되어 최종 필터링된 출력이 제공된다.
제 6 도는 제 4 도 및 제 5 도의 타일형 메모리에 대한 동시 판독 및 기록 동작을 도시하고 있다. 이 실시예에서는, 두개의 메모리 블록 세트들(50, 50')이 제공된다. 이들 메모리 블록들의 세트들(50, 50')이 교대로 제 4, 5 도의 메모리 블록(30, 40)의 역할을 한다. 메모리 블록들의 세트들(50, 50')은, 하나의 메모리 블록 세트(50)가 기록되면서 다른 메모리 블록들의 세트(50')가 판독될 수 있는 스윙 버퍼형 장치로서 효과적으로 기능한다. 이를 용이하게 하기 위해서, 어드레스 생성기들(34)에는, 판독 픽셀 어드레스 좌표(X,Y)R과, 기록 픽셀 어드레스 좌표(X,Y)W가 동시에 공급된다. 또한, 메모리 블록들의 세트들(50, 50') 중에서 어떤 세트가 판독 및 기록에 사용될 것인지를 제어하기 위해, 제어 신호(C)가 어드레스 생성기들(34) 및 데이타 스위치(42)에 인가된다.
제 7 도는 공통 어드레스 제어기를 공유하는 2개의 타일형 메모리들을 도시하고 있다. 각 어드레스 생성기들(34)로부터의 어드레스 버스들(44)은, 하나의 타일형 메모리에서 다음 타일형 메모리로 연장되며, 대응하는 각 메모리 블록들에는 동일한 판독 및 기록 어드레스가 공급된다. 영상 데이타 값들의 16×16 배열은, 타일형 메모리 유닛마다 한 번씩, 두 번 기억된다. 이전의 기억 동작에서 우측 타일형 메모리 유닛에 기억된 영상 데이타 값을 기억한 후 좌측 타일형 메모리 유닛에 공급하는 기능을 하는 지연 유닛(46)이 제공된다. 지연 유닛(46)은 사실상 좌측 타일형 메모리 유닛 내에 기억된 데이타를 4 픽셀 위치씩 오프셋한다. 이렇게 하여, 단일 판독 어드레스 세트가 어드레스 생성기들(34)에 의해 제공되면, 이것들은 제 1 도에 도시된 바와 같은 영상 데이타 값의 큰 배열(10)을 액세스한다. 각 타일형 메모리 유닛으로부터 필터링된 출력은 가산기(48)에 공급되고, 가산기(48)에서 합산되어 영상 데이타 값의 8×4 배열에 걸친 필터링된 출력을 생성한다.
제 8 도는 제 7 도의 시스템의 동작을 도시한다. 영상 데이타 값의 배열(Ml)은 제 7 도의 좌측 타일형 메모리 유닛 내에 기억된 것을 도시하고 있다. 영상 데이타 값의 배열(M2)은 제 7 도의 우측 타일형 메모리 유닛 내에 기억된 것을 도시하고 있다. 영상 데이타 값의 배열(Ml)은 기억 장치에서의 한 사이클 지연으로 인해 4 픽셀씩 우측으로 효과적으로 이동된다. 이렇게 하여, 판독 어드레스의 단일 세트가 양쪽의 타일형 메모리 유닛에 인가되면, 픽셀 값들의 배열(51)은 좌측 타일형 메모리 유닛으로부터 판독되며, 픽셀 값들의 배열(52)은 우측 타일형 메모리 유닛으로부터 판독된다. 우측 타일형 메모리 유닛으로부터의 픽셀 값들의 배열(52)은 좌측 메모리 유닛에 기억된 픽셀 값의 배열(54)에 대응한다. 그러므로, 인접한 픽셀 값들의 배열들(50, 54)이 동시에 판독된다.
본 발명의 예시적 실시예를 첨부된 도면을 참고로 상세히 설명하였지만, 본 발명이 상기 실시예에 한정되는 것은 아니며, 당업자라면, 첨부된 특허청구범위에정의된 본 발명의 정신 및 범위를 벗어나지 않는 다양한 변화 및 수정이 가능함을 알 것이다.
제 1 도는 영상 데이타 값들의 배열을 도시하는 도면.
제 2 도는 타일형 메모리 유닛을 도시하는 개략도.
제 3 도는 보다 많은 수의 영상 데이타 값들을 동시에 액세스하기 위한 하나의 일반적인 가능성을 도시하는 개략도.
제 4 도는 타일형 메모리 유닛에서 기륵 동작을 도시한 도면.
제 5 도는 타일형 메모리 유닛으로부터 판독 동작을 도시하는 도면.
제 6 도는 타일형 메모리 유닛의 동시적인 기록 및 판독 동작을 도시하는 도면.
제 7 도는 2개의 타일형 메모리 유닛들을 갖는 메모리 시스템과 공통 판독/기록 어드레스 생성기를 도시하는 도면.
제 8 도는 제 7 도의 메모리 시스템의 오프셋 기억 장치 및 동작을 설명하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
14 : 어드레스 생성기 20 : 계수 제어기
46 : 지연 유닛

Claims (10)

  1. 영상 데이타 값들의 배열을 기억하기 위한 장치로서, 상기 영상 데이타의 어레이는 다수의 타일형 서브 배열들로 분할되며, 개개의 영상 데이타 값이 타일형 서브 배열(tiled sub-arrays)과 상기 타일형 서브 배열 내의 상대 타일위치(relative tile position)에 의해 표시될 수 있는, 기억 장치에 있어서,
    (i) 2개 이상의 타일형 메모리 유닛들로서, 각각의 타이형 메모리 유닛은 개별적으로 어드레스 가능한 복수의 메모리 블록들을 가지며, 각각의 메모리 블록은 공통 상대 타일 위치를 갖는 이들 영상 데이타 값들을 기억하여, 복수의 영상 데이타 값들은 인가된 판독 어드레스들의 세트에 응답하여 상기 복수의 메모리 블록들로부터 동시에 액세스될 수 있는, 상기 2개 이상의 타일형 메모리 유닛들;
    (ii) 판독 어드레스들의 세트가 타일형 메모리 유닛 내에서 N개의 영상 데이타 값들의 인접 배열을 액세스하도록 판독 어드레스들의 세트들을 생성하기 위한 판독 어드레스 생성기; 및
    (iii) 각각의 타일형 메모리 유닛 내의 다른 어드레스들에서 상기 타일형 메모리 유닛들 각각에 영상 데이타 값들의 상기 배열을 기록하기 위한 수단을 포함하고, 상기 어드레스들은 다른 타일형 메모리 유닛들 사이에서 오프셋되어, 상기 2개 이상의 타일형 메모리 유닛들에 인가된 상기 판독 어드레스 생성기로부터의 판독 어드레스들의 세트가 M개의 영상 데이타 값들의 인접 배열(여기서 M〉N)을 액세스하게 하는, 영상 데이타 값 배열 기억 장치.
  2. 제 1 항에 있어서,
    상기 기록 수단은, 입력 영상 데이타 값들이 어떤 메모리 블록에 기록되는지를 제어하기 위한 기록 어드레스를 생성하는 기록 어드레스 생성기와, 상기 입력 영상 데이타 값들을 수신하고 지연시키기 위한 적어도 하나의 지연 유닛을 구비하고, 상기 기록 어드레스들은 상기 오프셋을 달성하기 위해 적어도 하나의 지연 유닛에 의해 지연된 지연 영상 데이타 값들과 지연되지 않은 영상 데이타 값들을 동시에 기억하도록 상기 타일형 메모리 유닛들 전부에 인가되는, 영상 데이타 값 배열 기억 장치.
  3. 제 1 항에 있어서,
    각 타일형 메모리 유닛은, 메모리 블록들의 다른 세트에 기록하는 동안 메모리 블록들의 한 세트가 판독될 수 있도록 메모리 블록들의 2세트들을 구비하는, 영상 데이타 값 배열 기억 장치.
  4. 제 1 항에 있어서,
    상기 판독 어드레스들 생성기와 상기 기록 수단은 공통 집적 회로들을 구비하는, 영상 데이타 값 배열 기억 장치.
  5. 제 1 항에 있어서,
    상기 M개의 영상 데이타 값들의 인접 배열이 공급되는 2차원 디지탈 필터를 구비하는, 영상 데이타 값 배열 기억 장치.
  6. 제 5 항에 있어서,
    상기 2차원 디지탈 필터는 스위칭 가능한 필터 계수들을 갖는, 영상 데이타 값 배열 기억 장치.
  7. 제 1 항에 있어서,
    2개의 타일형 메모리 유닛들을 구비하는, 영상 데이타 값 배열 기억 장치.
  8. 제 7 항에 있어서,
    M = 2 × N 인, 영상 데이타 값 배열 기억 장치.
  9. 제 8 항에 있어서,
    N = 16 이며, 상기 N 개의 영상 데이타 값들의 인접 배열은 4×4 배열인, 영상 데이타 값 배열 기억 장치.
  10. 영상 데이타 값들의 배열을 기억하기 위한 방법으로서, 상기 영상 데이타의 어레이는 다수의 타일형 서브 배열들로 분할되며, 개개의 영상 데이타 값이 타일형 서브 배열(tiled sub-arrays)과 상기 타일형 서브 배열 내의 상대 타일위치(relative tile position)에 의해 표시될 수 있는, 기억 방법에 있어서,
    (i) 개별적으로 어드레스 가능한 복수의 메모리 블록들을 갖는 2개 이상의 타일형 메모리 유닛들 각각에 공통 상대 타일 위치를 갖는 이들 영상 데이타 값들을 기억하는 단계로서, 복수의 영상 데이타 값들은 판독 어드레스들의 인가된 세트에 응답하여 상기 복수의 메모리 블록들로부터 동시에 액세스될 수 있는, 상기 기억 단계;
    (ii) 판독 어드레스들의 세트가 타일형 메모리 유닛 냉의 N 개의 영상 데이타 값들의 인접 배열을 액세스하도록 판독 어드레스들의 세트들을 발생시키는 단계; 및
    (iii) 각각의 타일형 메모리 유닛 내의 다른 어드레스들에서 상기 타일형 메모리 유닛들 각각에 영상 데이타 값들의 상기 배열을 기록하는 단계로서, 상기 어드레스들은, 상기 2 이상의 타일형 메모리 유닛들에 인가된 상기 판독 어드레스 생성기로부터의 판독 어드레스들의 세트가 M(M>N)개의 영상 데이타 값들의 인접 배열을 액세스하도록, 다른 타일형 메모리 유닛들 사이에서 오프셋되는, 상기 기록 단계를 구비하는, 기억 방법.
KR1019940007253A 1993-04-08 1994-04-07 영상데이타기억장치및방법 KR100333420B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9307409A GB2277012B (en) 1993-04-08 1993-04-08 Image data storage
GB9307409.4 1993-04-08

Publications (2)

Publication Number Publication Date
KR940024603A KR940024603A (ko) 1994-11-18
KR100333420B1 true KR100333420B1 (ko) 2002-08-21

Family

ID=10733596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007253A KR100333420B1 (ko) 1993-04-08 1994-04-07 영상데이타기억장치및방법

Country Status (4)

Country Link
US (1) US5675826A (ko)
JP (1) JP3203124B2 (ko)
KR (1) KR100333420B1 (ko)
GB (1) GB2277012B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920318A (en) * 1997-03-26 1999-07-06 Northrop Grumman Corporation Method and apparatus for localizing an object within a sector of a physical surface
JP4236713B2 (ja) * 1997-07-30 2009-03-11 ソニー株式会社 記憶装置およびアクセス方法
US6064408A (en) * 1998-04-28 2000-05-16 Sun Microsystems, Inc. Method, apparatus and computer program product for eliminating edge conditions from an area image processing operations on tiled image data
US6496193B1 (en) 1999-12-30 2002-12-17 Intel Corporation Method and apparatus for fast loading of texture data into a tiled memory
US6801209B1 (en) * 1999-12-30 2004-10-05 Intel Corporation Method and apparatus for storing data in a block-based memory arrangement
US20030164823A1 (en) * 2002-03-01 2003-09-04 3Dlabs Inc. Ltd. 3D graphics accelerator architecture
US20040051030A1 (en) * 2002-09-17 2004-03-18 Artur Olszak Method and apparatus for acquiring images from a multiple axis imaging system
US7401177B2 (en) * 2004-04-19 2008-07-15 Sony Corporation Data storage device, data storage control apparatus, data storage control method, and data storage control program
EP1772828B1 (en) * 2005-01-11 2011-11-09 NEC Corporation Template matching method and device, and recording medium where program therefor is recorded
US7702883B2 (en) * 2005-05-05 2010-04-20 Intel Corporation Variable-width memory
JP4586627B2 (ja) * 2005-05-18 2010-11-24 ソニー株式会社 データアクセス装置、データアクセス方法、プログラムおよび記録媒体
US8107758B2 (en) * 2008-04-16 2012-01-31 Microsoft Corporation Block based image processing
KR101639574B1 (ko) 2009-12-30 2016-07-14 삼성전자주식회사 적응적 뱅크 어드레스를 제공하는 디스플레이 시스템 및 그것의 어드레스 맵핑 방법
KR102037812B1 (ko) 2013-05-28 2019-10-29 삼성전자 주식회사 멀티 코어 그래픽 처리 장치
CN112445384A (zh) * 2019-08-29 2021-03-05 北京小米移动软件有限公司 息屏显示方法及装置、处理器和显示设备
GB2588986B (en) * 2020-05-14 2022-02-23 Imagination Tech Ltd Indexing elements in a source array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615013A (en) * 1983-08-02 1986-09-30 The Singer Company Method and apparatus for texture generation
GB2165066B (en) * 1984-09-25 1988-08-24 Sony Corp Video data storage
GB2164767B (en) * 1984-09-25 1988-08-24 Sony Corp Video data storage
GB8622611D0 (en) * 1986-09-19 1986-10-22 Questech Ltd Processing of video image signals
CA1272312A (en) * 1987-03-30 1990-07-31 Arthur Gary Ryman Method and system for processing a two-dimensional image in a microprocessor
US5109348A (en) * 1987-09-14 1992-04-28 Visual Information Technologies, Inc. High speed image processing computer
US5208875A (en) * 1989-03-07 1993-05-04 Sony Corporation Digital picture signal processing apparatus
US5237657A (en) * 1989-03-17 1993-08-17 Sony Corporation Apparatus for manipulating a picture represented by a video signal
JPH0821233B2 (ja) * 1990-03-13 1996-03-04 株式会社東芝 画像メモリおよび画像メモリからデータを読み出す方法
US5251296A (en) * 1990-03-16 1993-10-05 Hewlett-Packard Company Methods and apparatus for generating arbitrarily addressed, arbitrarily shaped tiles in computer graphics systems
GB2256989B (en) * 1991-06-21 1995-02-08 Sony Broadcast & Communication Video image capture apparatus

Also Published As

Publication number Publication date
JP3203124B2 (ja) 2001-08-27
GB2277012A (en) 1994-10-12
GB9307409D0 (en) 1993-06-02
JPH06348826A (ja) 1994-12-22
KR940024603A (ko) 1994-11-18
US5675826A (en) 1997-10-07
GB2277012B (en) 1997-06-18

Similar Documents

Publication Publication Date Title
KR100333420B1 (ko) 영상데이타기억장치및방법
US5537156A (en) Frame buffer address generator for the mulitple format display of multiple format source video
JP3278756B2 (ja) 画像処理方法及び装置
EP0012420A1 (en) Methods of operating display devices and apparatus for performing the methods
US4773044A (en) Array-word-organized display memory and address generator with time-multiplexed address bus
US4743970A (en) Picture transformation memory
JPH02208690A (ja) 表示メモリとそれを備えた画像処理装置
JPH0529917B2 (ko)
US4847691A (en) Processing of video image signals
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
JPH06223099A (ja) 削減されたメモリ空間を持つ信号処理システム
JP2000311241A (ja) 画像処理装置
EP0589724B1 (en) An electronic image processing system and method
US6046753A (en) Electronic image processing system for modifying initial image data
JPH01109890A (ja) デマルチプレクサ
JP3833366B2 (ja) 画像データ記憶装置
US5408251A (en) Memory system for storing two-dimensional digitized image signals
JPS62140172A (ja) 画像合成方法
JP2610817B2 (ja) アドレス生成装置
JPH06325566A (ja) メモリ内フレームデータのアドレシング方式
JPH03196376A (ja) 全フイールド記憶装置から複数の隣接記憶位置に並列にアクセスするアドレス指定機構
JP3473170B2 (ja) 信号処理装置
JPH06324935A (ja) アドレス発生器およびアドレス発生システム
JPH10162131A (ja) 画像処理装置
JPH0232478A (ja) 並列アクセスのための画像メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20050331

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee