Nothing Special   »   [go: up one dir, main page]

JPWO2014041736A1 - 窒化物半導体構造物 - Google Patents

窒化物半導体構造物 Download PDF

Info

Publication number
JPWO2014041736A1
JPWO2014041736A1 JP2014535356A JP2014535356A JPWO2014041736A1 JP WO2014041736 A1 JPWO2014041736 A1 JP WO2014041736A1 JP 2014535356 A JP2014535356 A JP 2014535356A JP 2014535356 A JP2014535356 A JP 2014535356A JP WO2014041736 A1 JPWO2014041736 A1 JP WO2014041736A1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
structure according
semiconductor structure
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014535356A
Other languages
English (en)
Inventor
英和 梅田
英和 梅田
石田　昌宏
昌宏 石田
上田　哲三
哲三 上田
上田　大助
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014041736A1 publication Critical patent/JPWO2014041736A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

窒化物半導体構造物を用いて製造されるデバイスの電流コラプスを抑制する。窒化物半導体構造物は、シリコン基板と、シリコン基板の上に形成された、複数の窒化物半導体からなる層とを備えている。シリコン基板は、複数の窒化物半導体からなる層側より順に表面領域および内部領域を有している。表面領域の抵抗率は０．１Ωｃｍ以上であり、内部領域の抵抗率は１０００Ωｃｍ以上である。

Description

本発明は、例えば民生機器の電源回路等に用いられるパワースイッチング素子などのデバイスに適用できる窒化物半導体構造物に関するものである。
窒化ガリウム（ＧａＮ）に代表されるIII族窒化物半導体は、例えば窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の禁止帯幅が室温でそれぞれ３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体である。そして、III族窒化物半導体は、絶縁破壊電界が大きく且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）等の化合物半導体やシリコン（Ｓｉ）等と比べて大きいという特徴を有している。
そこで、高周波用電子デバイス又は高出力電子デバイスとして、ＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の研究開発が活発に行われている。
ＧａＮ等の窒化物半導体材料は、ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶を得られるため、従来のＧａＡｓ等の砒素系半導体材料と同様にヘテロ接合を形成することが可能である。窒化物半導体によるヘテロ接合、例えばＡｌＧａＮ／ＧａＮヘテロ構造においては、その界面に自発分極及びピエゾ分極によって生じる高濃度かつ高移動度のキャリアが不純物をドーピングしない状態でも発生するという特徴を有する。このため、窒化物半導体を用いてトランジスタを作製すると高速動作が可能となる。
なお、ここで、ＡｌＧａＮはＡｌｘＧａ１−ｘＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮはＩｎｙＧａ１−ｙＮ（ｙは、０＜ｙ＜１である。）を表し、ＡｌＩｎＮはＡｌｚＩｎ１−ｚＮ（ｚは、０＜ｚ＜１である。）を表し、ＩｎＡｌＧａＮはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。この表記は以下についても同様である。
そして、シリコン基板上に複数の窒化物半導体層を形成する技術が、例えば、特許文献１、２に開示されている。
特開２００８−２５１７０４号公報 特開２０１１−１０３３８０号公報
特許文献１、２に開示されているような窒化物半導体層を用いてトランジスタなどのデバイスを製造した場合、トランジスタの表面や内部に存在するトラップによりキャリアが捕獲され、スイッチング特性が悪化する電流コラプスという課題がある。そして、本願発明者らはスイッチングに用いる電圧が大きくなるほど、電流コラプスが悪化することを見出した。
本発明が解決しようとする課題は、窒化物半導体構造物を用いて製造されるデバイスの電流コラプスを抑制することである。
上記課題を解決するために、本発明に係る窒化物半導体構造物は、半導体基板と、半導体基板の上に形成された、複数の窒化物半導体からなる層とを備え、半導体基板は、エピタキシャル層側より順に表面領域および内部領域を有し、表面領域の抵抗率は０．１Ωｃｍ以上であり、内部領域の抵抗率は１０００Ωｃｍ以上であることを特徴とする。
本発明に係る窒化物半導体構造物によると、窒化物半導体構造物を用いて製造されるデバイスの電流コラプスを抑制できる。
図１は、第１の実施形態に係る窒化物半導体構造物の断面図である。 図２は、シリコンの不純物濃度とシリコンの抵抗率との関係を示すグラフである。 図３は、シリコンの不純物濃度と最大空乏層幅との関係を示すグラフである。 図４は、第１の実施形態の第１の変形例に係る窒化物半導体構造物の断面図である。 図５は、第１の実施形態の第２の変形例に係る窒化物半導体構造物の断面図である。 図６は、第１の実施形態に係る窒化物半導体構造物を用いて製造されたデバイスを複数有する半導体ウェハの平面図である。 図７は、半導体ウェハを分割して得られたトランジスタの断面図である。 図８は、トランジスタのスイッチング特性の評価結果を示すグラフである。 図９は、半導体基板とバッファ層との界面付近に存在する元素の分析結果を示すグラフである。 図１０は、半導体ウェハを分割して得られたダイオードの断面図である。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る窒化物半導体構造物の断面図を示す。本実施形態に係る窒化物半導体構造物によると、窒化物半導体構造物を用いて製造されるトランジスタやダイオードの電流コラプスを抑制し、スイッチング特性の高いトランジスタやダイオードを製造することが可能となる。
−構造物の基本構成についての説明−
図１に示すように、本実施形態に係る窒化物半導体構造物は、例えば、抵抗率が１０００Ωｃｍ以上の半導体基板１０１と、半導体基板１０１の上に形成された、例えば、厚さ４μｍの複数の窒化物半導体の多層膜からなるエピタキシャル層１０２とにより構成されている。ここで、半導体基板は、シリコン基板であることが好ましい。また、ＳＯＩ基板（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）又はゲルマニウム基板であっても構わない。また、シリコン基板やゲルマニウム基板の上にシリコンゲルマニウム（ＳｉＧｅ）や炭化ケイ素（ＳｉＣ）をエピタキシャル成長した基板であっても構わない。また、エピタキシャル層１０２の膜厚は少なくとも１０００ｎｍ以上であることが好ましい。エピタキシャル層の膜厚が厚いと電流コラプスを抑制することができるからである。ＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ法）又はＭＣＺ法（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ法）でシリコン基板を作成すると酸素濃度の高いシリコン基板を作成できる。そのため、シリコン基板の機械的強度を高めることができ、エピタキシャル層１０２の膜厚が１０００ｎｍを超えてもクラックが発生せず、製造歩留まりを高めることが可能となる。
ここで、半導体基板１０１は、エピタキシャル層１０２側から順に表面領域１０１Ａと内部領域１０１Ｂとを有しており、表面領域の抵抗率は０．１Ωｃｍ以上であり、内部領域の抵抗率は１０００Ωｃｍ以上であることが好ましい。
また、エピタキシャル層１０２は、例えば有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）を用いて形成されることが好ましい。また、分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｉｙ：ＭＢＥ）やパルスレーザー堆積法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＬＤ）を用いても良い。そして、エピタキシャル層１０２を形成するための初期成長層としては、例えば、III族元素を含む窒化物半導体層であることが好ましい。なお、III族元素は、ホウ素、アルミニウム、ガリウム又はインジウムなどであることが好ましい。そして、初期成長層として、例えば、III族元素を含む窒化物半導体層を用いてエピタキシャル成長させることにより、多層膜からなるエピタキシャル層１０２を形成することが好ましい。
−原理の説明−
まず、エピタキシャル層１０２の初期成長層から表面領域１０１Ａに拡散する不純物の濃度を下げることの必要性について説明する。
エピタキシャル層１０２を形成するための初期成長層として例えばＡｌＮ層を用いると、例えば、シリコン基板である半導体基板１０１の上にＡｌＮ層が形成される。そのため、III族元素であるＡｌが表面領域１０１Ａに拡散する。そして、III族元素はシリコンのｐ型不純物として作用するため、表面領域１０１Ａの抵抗率はエピタキシャル層１０２形成前の抵抗率から変化する。
ここで、表面領域１０１Ａに多くのIII族元素が拡散し、表面領域１０１Ａの抵抗率が低下し過ぎると、半導体基板１０１の空乏層が表面領域１０１Ａの極薄い領域にしか伸びない。そのため、半導体基板はほとんど耐圧に対して寄与しないことになる。
本実施形態に係る窒化物半導体構造物を用いてトランジスタやダイオードなどのデバイスを製造すると、デバイスに印加される電圧は、エピタキシャル層１０２の印加電圧と半導体基板１０１の印加電圧との合計となる。そのため、半導体基板１０１の内部にまで空乏層を形成した場合、半導体基板１０１にかかる電圧が大きくなるため、エピタキシャル層１０２に印加される電圧が低下する。このため、エピタキシャル層１０２内部の電界強度を低減することが可能となる。
一方、半導体基板１０１の表面領域にしか空乏層が形成されない場合、半導体基板１０１の内部にまで空乏層を形成する場合と比較して、エピタキシャル層１０２内部の電界強度を低減しにくくなる。そのため、エピタキシャル層１０２内部の電界強度を低減するためには、表面領域１０１ＡのIII族元素の拡散量を減らすこと（表面領域１０１ＡのIII族元素の濃度を下げること）、又は、表面領域１０１Ａの厚さ、すなわちIII族元素の拡散距離を短くすることが必要となる。なお、III族元素の拡散距離を短くすることが好ましい理由については、後述する。
次に、表面領域１０１Ａに拡散する不純物の濃度と表面領域１０１Ａの抵抗率との関係について説明する。
図２はシリコンの不純物濃度とシリコンの抵抗率との関係を示しており、図３はシリコンの不純物濃度と理論的な最大空乏層幅との関係を示している。図２からｐ型シリコンの抵抗率が例えば、３〜４Ωｃｍのとき、ｐ型シリコンの不純物濃度は４×１０１５ｃｍ−３であることが分かる。また、図３より、ｐ型シリコンの不純物濃度が４×１０１５ｃｍ−３のときの最大空乏層幅は約５μｍであることが分かる。シリコンの絶縁破壊電界強度の理論値は０．３ＭＶ／ｃｍ程度であるため、ｐ型シリコンの抵抗率が３〜４Ωｃｍのとき、理論的には半導体基板によって約１５０Ｖの電圧を確保することができ、その結果、エピタキシャル層内部にかかる電圧を約１５０Ｖ低減することが可能となる。
なお、図２に示すｎ型シリコンは、ｎ型不純物としてリン（Ｐｈｏｓｐｈｒｕｓ）を含むシリコンである。一方、図２に示すｐ型シリコンは、ｐ型不純物としてボロン（Ｂｏｒｏｎ）を含むシリコンである。図２に示す抵抗率は、測定温度が３００Ｋの時のシリコンの抵抗率である。図２は、S.M.SZE著の書籍「Physics of semiconductor devices」から抜粋した図である。図２に示すシリコンの不純物濃度とシリコンの抵抗率の関係は、ｎ型不純物としてはヒ素やアンチモンに対しても適用でき、ｐ型不純物としてはアルミニウム、ガリウム、インジウムに対しても適用できる。
電界強度は、近似的に、電圧を膜厚で除算すれば求められる。そのため、エピタキシャル層の膜厚が４μｍの場合には、エピタキシャル層１０２内部の電界強度を１５０Ｖ／４μｍ＝３７．５Ｖ／μｍ＝０．３７５ＭＶ／ｃｍだけ低減することが可能となる。また、III族元素の拡散距離を５μｍ以下に抑えることで、内部領域１０１Ｂにも空乏層が伸び、空乏層幅を５μｍ以上にすることができるため、エピタキシャル層１０２内部の電界強度をより一層低減することが可能となる。以下、もう少し詳細に説明することとする。例えば、半導体基板の表面領域の不純物濃度が４×１０１５ｃｍ−３のとき、最大空乏層幅は５μｍであり、このときの不純物の拡散距離を２μｍ程度に抑えることができたとする。そうすると、不純物の最大拡散位置から最大空乏層位置までの距離は３μｍ程度となる。ここで、シリコンの抵抗率が１０００Ωｃｍになると、不純物濃度はｎ型およびｐ型共に１×１０１３ｃｍ−３程度であり、内部領域の不純物濃度は、表面領域の不純物濃度の４００分の１であるため、内部領域の空乏層幅は、表面領域の空乏層幅の２０倍くらいとなる。従って、内部領域で約６０μｍ（３μｍ×２０）の空乏層が形成されることとなり、表面領域の空乏層（不純物の拡散による空乏層）２μｍと合わせて、６２μｍの空乏層が半導体基板に形成されることとなる。幅広の空乏層を形成することで、半導体基板による電圧確保を実現できるので、不純物濃度から求められる最大空乏層幅よりも短い距離に不純物の拡散距離を抑えることが必要である。つまり、不純物の拡散距離を短くすることが好ましい。
−表面領域の抵抗率についての説明−
以上の説明から表面領域の抵抗率をどのように設定するのが好ましいかについて説明する。
図３から分かるように、不純物濃度すなわちIII族元素の拡散量を低減するほど、空乏層幅が広くなるため、効果的にエピタキシャル層１０２内部の電界強度を低減することが可能となる。具体的には、表面領域１０１Ａの抵抗率を０．１Ωｃｍ以上にすることが望ましく、内部領域１０１Ｂの抵抗率を１０００Ωｃｍ以上にすることが望ましい。表面領域１０１Ａの抵抗率を０．１Ωｃｍ以上とする理由について、以下で詳細に説明する。図９は、半導体基板とバッファ層との界面付近に存在する元素の分析結果を示している。なお、図９の実験条件などは＜トランジスタ構造の説明＞の項目において後述するので、詳細はそちらを参照されたい。図９の実験結果から分かるように、不純物の拡散距離は約１００ｎｍである。そのため、上述したように、不純物濃度から求められる最大空乏層幅は不純物の拡散距離よりも長くする方が好ましいので、最大空乏層幅を１００ｎｍ以上にすることが好ましい。図３から分かるように、最大空乏層幅を１００ｎｍ以上とするためには、表面領域の不純物濃度を２×１０１７ｃｍ−３以下にしなければならない。図２から分かるように、表面領域の不純物濃度が２×１０１７ｃｍ−３のときの表面領域の抵抗率は、０．１Ωｃｍである。従って、表面領域１０１Ａの抵抗率が０．１Ωｃｍ以上となることが好ましいのである。逆に言えば、表面領域１０１Ａの抵抗率は、０．１Ωｃｍより小さいと好ましくない。なお、上記では、半導体基板としてシリコンを用いたときに、表面領域１０１Ａの抵抗率の下限値を０．１Ωｃｍとする理由について説明した。一方、例えば、他にも半導体基板としてゲルマニウムを用いたときにおいても、表面領域１０１Ａの抵抗率の下限値を０．１Ωｃｍと設定することが好ましい。
半導体基板１０１内において、III族元素はｐ型不純物として作用するため、表面領域１０１Ａの抵抗率と内部領域１０１Ｂの抵抗率との大小関係は、半導体基板１０１の導電型が、ｐ型の場合、ｎ型の場合、又はアンドープの場合で異なる。以下にその理由を説明する。
半導体基板１０１の導電型がｐ型の場合、III族元素が拡散した表面領域１０１Ａの正孔濃度は、内部領域１０１Ｂの正孔濃度より高くなるため、表面領域１０１Ａの抵抗率は、内部領域１０１Ｂの抵抗率より低くなる。
半導体基板１０１の導電型がｎ型の場合、III族元素は半導体基板１０１内の電子を減少させる作用をするため、表面領域１０１Ａの抵抗率は、内部領域１０１Ｂの抵抗率より一旦高くなる。続いて、表面領域１０１ＡへのIII族元素の拡散量が増加すると、表面領域１０１Ｂがｐ型に変化し、正孔濃度が増大するため、表面領域１０１Ａの抵抗率は、内部領域１０１Ｂの抵抗率より低くなる。
半導体基板１０１がアンドープの場合は、III族元素の拡散により、表面領域１０１Ａの抵抗率は、内部領域１０１Ｂの抵抗率より低くなる。
−その他の特徴の説明−
以上のように、エピタキシャル層１０２の初期成長層から表面領域１０１Ａに拡散する不純物の濃度を下げることが必要となる。そのため、表面領域１０１ＡはIII族元素が含まれ、かつ、III族元素濃度を１×１０１８ｃｍ−３以下にすることが望ましい。また、内部領域１０１ＢはIII族元素が含まれ、かつ、III族元素濃度を１×１０１５ｃｍ−３以下にすることが望ましい。
また、表面領域１０１Ａの厚さは１０μｍ以下であることが望ましく、表面領域１０１Ａの厚さは、薄ければ薄いほど良い。表面領域１０１ＡにはIII族元素が含まれているため、表面領域１０１Ａの厚さが薄いほど、表面領域１０１Ａおよび内部領域１０１Ｂに空乏層が形成されやすくなるため、エピタキシャル層１０２内部の電界強度を低減する効果が増大する。一方、表面領域１０１Ａの厚さが１０μｍより大きくなるとエピタキシャル層１０２内部の電界強度を低減する効果を得ることが難しくなってしまう。
また、半導体基板１０１内部に含まれる酸素濃度は１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の範囲にあることが望ましい。これにより、半導体基板１０１の機械的強度を高くすることができるため、エピタキシャル層１０２の膜厚を厚くすることが可能となり、エピタキシャル層１０２内部の電界強度を低減することが可能となる。
以上のように、本実施形態に係る窒化物半導体構造物を用いて製造されたトランジスタやダイオードなどのデバイスによると、電流コラプスを抑制し、スイッチング特性を向上することが可能となる。
（第１の実施形態の第１の変形例）
本変形例に係る窒化物半導体構造物は、第１の実施形態と比較して、半導体基板１０１内部の酸素濃度の分布が異なる。具体的には、本変形例に係る窒化物半導体構造物は、図１の半導体基板１０１の表面領域１０１Ａの酸素濃度が内部領域１０１Ｂの酸素濃度より低い構成となっている（図示せず）。このような構成にすることにより、表面領域１０１Ａの機械的強度が内部領域１０１Ｂの機械的強度より低くなる。これにより、エピタキシャル層１０２を形成した際の格子不整合に起因する歪を表面領域１０１Ａで吸収することが可能となる。内部領域１０１Ｂの酸素濃度は１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の範囲であることが好ましく、表面領域１０１Ａの酸素濃度は、内部領域１０１Ｂの酸素濃度より低ければ良い。
（第１の実施形態の第２の変形例）
図４は、本発明の第１の実施形態の第２の変形例に係る窒化物半導体構造物の断面図を示す。
本変形例に係る窒化物半導体構造物は、第１の実施形態と比較して、半導体基板１０１内部の酸素濃度の分布およびエピタキシャル層１０２の膜厚の分布が異なる。具体的には、半導体基板１０１の中心部の酸素濃度が半導体基板１０１の端部の酸素濃度よりも高いことが好ましい。より具体的には、図４に示すように、半導体基板１０１内には、高酸素濃度領域１０１Ｃと低酸素濃度領域１０１Ｄとが設けられることとなる。なお、平面視したときに、低酸素濃度領域１０１Ｄが高酸素濃度領域１０１Ｃを囲むように形成されていることが好ましい。また、中心部の膜厚が厚く、端部の膜厚が薄い（もしくは、凸状の膜厚分布を持つような）エピタキシャル層１０２を形成することが好ましい。より具体的には、図４に例示されている。
上記のような構成とすることにより、半導体基板１０１の中心部の機械的強度は、半導体基板１０１の端部の機械的強度より高くなる。そのため、図４に示すように、中心部の膜厚が厚く、端部の膜厚が薄い（もしくは、凸状の膜厚分布を持つような）エピタキシャル層１０２を形成した際においても、反りやクラックを抑制することが可能となるという効果がある。従って、中心部の膜厚が厚く、端部の膜厚が薄いエピタキシャル層１０２において、特に、上記のような酸素分布は望ましいということになる。
以上のような構成により、本変形例に係る窒化物半導体構造物を用いて製造されたトランジスタやダイオードなどのデバイスによると、スイッチング特性を向上することが可能となるだけでなく、製造歩留りを高めることができる。
（第１の実施形態の第３の変形例）
図５は、本発明の第１の実施形態の第３の変形例に係る窒化物半導体構造物の断面図を示す。
本変形例に係る窒化物半導体構造物は、第１の実施形態と比較して、半導体基板１０１内部の酸素濃度の分布およびエピタキシャル層１０２の膜厚の分布が異なる。具体的には、半導体基板１０１の端部における酸素濃度が半導体基板１０１の端部に隣接する部分における酸素濃度よりも低い。より具体的には、図５に示すように、半導体基板１０１の端部には低酸素濃度領域１０１Ｄを設け、低酸素濃度領域１０１Ｄに隣接する部分には高酸素濃度領域１０１Ｃを設けることとなる。また、端部の膜厚が薄く、端部に隣接する部分の膜厚が厚いエピタキシャル層１０２を形成することが好ましい。より具体的には、図５に例示されているように、低酸素濃度領域１０１Ｄの上のエピタキシャル層の膜厚は薄く、高酸素濃度領域１０１Ｃの上のエピタキシャル層の膜厚は厚くなるように、エピタキシャル層１０２を形成することが好ましい。
熱処理などによって、半導体基板１０１内部には、酸素濃度が高い領域と酸素濃度が低い領域とが形成されることがある。そのため、酸素濃度分布に応じて結晶成長の条件を変化させることによりエピタキシャル層１０２の膜厚分布を制御することが好ましい。具体的には、高酸素濃度領域１０１Ｃの直上のエピタキシャル層１０２の膜厚を厚くし、低酸素濃度領域１０１Ｄの直上のエピタキシャル層１０２の膜厚を薄くする。膜厚分布の制御は、例えばＭＯＣＶＤを用いる場合、ガスのフローやバランスを制御することで実現できる。半導体基板１０１の高酸素濃度領域１０１Ｃの機械的強度は、低酸素濃度領域１０１Ｄより高くなる。そのため、図５のような膜厚分布を持つエピタキシャル層１０２を形成した際に反りやクラックを抑制することが可能となるという効果がある。
以上のような構成により、本変形例に係る窒化物半導体構造物を用いて製造されたトランジスタやダイオードなどのデバイスによると、スイッチング特性を向上することが可能となるだけでなく、製造歩留りを高めることができる。
＜トランジスタ構造の説明＞
次に、第１の実施形態に係る窒化物半導体構造物を用いて製造されたトランジスタについて図６および図７を用いて説明する。
図６は、第１の実施形態に係る窒化物半導体構造物を用いて製造されたトランジスタなどのデバイス２０２を複数有する半導体ウェハ２０１の平面図を示している。図７は、半導体ウェハ２０１を分割して得られたトランジスタの断面図を示している。
図７に示すように、エピタキシャル層１０２は、バッファ層１０３、バッファ層１０３の上に形成されたチャネル層１０４、およびチャネル層１０４の上に形成され、チャネル層１０４よりバンドギャップエネルギーの大きいバリア層１０５から構成されている。ここで、バッファ層１０３は、例えば膜厚３００ｎｍのＡｌＮ層と、ＡｌＮとＧａＮの周期的多層膜からなる総膜厚２μｍの超格子層とからなることが好ましい。また、チャネル層１０４は、例えば膜厚２μｍのアンドープＧａＮ層からなることが好ましい。また、バリア層１０５は、例えばＡｌ組成２０％、膜厚２０ｎｍのアンドープＡｌＧａＮ層からなることが好ましい。このとき、エピタキシャル層１０２の膜厚は、４３２０ｎｍとなっている。エピタキシャル層１０２の膜厚は、厚ければ厚いほど良い。エピタキシャル層１０２の膜厚が厚くなると、エピタキシャル層１０２の電界強度が低減するためである。
なお、バッファ層１０３は炭素を含有していることが好ましく、特に、バッファ層１０３に含まれる炭素濃度は１×１０１８ｃｍ−３以上かつ１×１０２０ｃｍ−３以下であることが好ましく、さらに、１×１０１９ｃｍ−３以上であることが好ましい。バッファ層１０３が炭素を含有することにより、バッファ層１０３の残留キャリアを低減できるという効果がある。ただし、炭素濃度が１×１０２０ｃｍ−３より大きくなると、エピタキシャル層１０２の結晶性が悪化するため、炭素濃度は１×１０２０ｃｍ−３以下であることが好ましい。
また、チャネル層１０４は炭素を含有していることが好ましく、特に、チャネル層１０４は炭素が含まれ、かつ、炭素濃度は１×１０１８ｃｍ−３以下であることが好ましい。チャネル層１０４の炭素濃度が１×１０１８ｃｍ−３以下であると、チャネル層１０４のキャリアトラップ密度を低減でき、良好なスイッチング特性を得ることが可能となる。チャネル層１０４の炭素濃度が低ければ低いほど、スイッチング特性が向上する。
また、バリア層１０５の上には、例えばＴｉ／Ａｌからなるソース電極１０７とドレイン電極１０８とが形成されている。ソース電極１０７とドレイン電極１０８との間には例えば膜厚１００ｎｍのｐ型ＧａＮ層からなるｐ型半導体層（ｐ型不純物を含む半導体層）１０６が選択的に形成され、ｐ型半導体層１０６の上には例えばＮｉ／Ａｕからなるゲート電極１０９が形成されている。このような構成にすることにより、チャネル層１０４とバリア層１０５との界面に高濃度の２次元電子ガスが形成されるため、大電流化と低オン抵抗化とが可能となる。
また、ｐ型半導体層１０６がゲート電極１０９の下に設けられているため、チャネル層１０４とバリア層１０５との界面のエネルギーポテンシャルが上昇し、ゲート電圧が０Ｖでもドレイン電流が流れない、いわゆるノーマリオフ動作を実現している。
また、ソース電極１０７と半導体基板１０１とが電気的に接続されていることが好ましい。これにより、半導体基板１０１の電位が安定する。また、ソース電極１０７と半導体基板１０１とを接続する代わりにドレイン電極１０８と半導体基板１０１とを接続してもよい。半導体基板１０１へのIII族元素の拡散を抑制することにより、半導体基板１０１の空乏層幅が広がり、空乏層で大きな電圧を保持できる。そのため、エピタキシャル層１０２の電圧分配を低減することができ、エピタキシャル層１０２内部の電界強度を低減することができる。また、半導体基板１０１の酸素濃度を１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の範囲にすることにより、エピタキシャル層１０２の膜厚を大きくすることができるため、エピタキシャル層１０２内部の電界強度を低減することができる。これにより、電流コラプスを抑制し、良好なスイッチング特性を得ることが可能となる。
また、ｐ型半導体層１０６を介さずに、バリア層１０５にショットキー接合するゲート電極を形成してもよい。また、ｐ型半導体層１０６の代わりにゲート絶縁膜を用いても良い。
＜トランジスタの特性について＞
次に、トランジスタのスイッチング特性について説明する。図８は、トランジスタのスイッチング特性の評価結果を示す図である。図８の結果は、オフ時間１０ミリ秒、オン時間１ミリ秒のゲート電圧パルスを連続印加した条件下で、ドレイン電圧（スイッチング電圧）を変化させながらスイッチング評価を行った結果である。
ここで、図８には、本実施例として、上述した第１の実施形態に係る窒化物半導体構造物を用いて製造されたトランジスタのスイッチング評価結果を示している。一方、比較例として、半導体基板１０１に高濃度のIII族元素が拡散したトランジスタのスイッチング評価結果を示している。
本実施例のトランジスタは、ドレイン電圧（スイッチング電圧）が５５０Ｖとなるまでオン状態になったときの抵抗（オン抵抗）が増加せず、良好なスイッチング特性を示している。それに対し、比較例のトランジスタは、ドレイン電圧（スイッチング電圧）が４７５Ｖとなったときにオン抵抗が上昇しているため、本実施例のトランジスタと比較してスイッチング特性が悪化していることが分かる。このことから、本発明に係る窒化物半導体構造物を用いて製造されたトランジスタは、スイッチング特性の向上に関して優位であることが分かる。
ここで、本実施例における、シリコン基板である半導体基板１０１とバッファ層１０３（バッファ層１０３はＡｌＮ層を含む）との界面付近に存在する元素の分布を確認する。２次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）を用いることにより、図９に示すように、半導体基板１０１とバッファ層１０３との界面付近に存在する元素の分析を行った。
図９に示すように、III族元素であるＡｌが、半導体基板表面から約１００ｎｍ程度の深さだけ半導体基板内に拡散していることが分かる（つまり、Ａｌの拡散距離が約１００ｎｍ程度であると言える）。このように、III族元素であるＡｌの拡散を抑制できているため、半導体基板内部へと空乏層を伸ばすことができていると考えられる。その結果、半導体基板に十分な大きさの電圧が分配され、エピタキシャル層内部の電界強度が低減し、電流コラプスが抑制されたと考えられる。
なお、図９は、元素の深さ方向分布の評価の一例にすぎず、他の分析手法で評価を行ってもよい。
＜ダイオード構造の説明＞
次に、第１の実施形態に係る窒化物半導体構造物を用いて製造されたダイオードについて図６および図１０を用いて説明する。
図６は、第１の実施形態に係る窒化物半導体構造物を用いて製造されたダイオードなどのデバイス２０２を複数有する半導体ウェハ２０１の平面図を示している。図１０は、半導体ウェハ２０１を分割して得られたダイオードの断面図を示している。
ここで、図１０に示すエピタキシャル層１０２の層構造および材料などについては、上述のトランジスタにおけるエピタキシャル層１０２の層構造および材料などと同様であるので、説明を省略する。
ここで、図１０に示すように、エピタキシャル層１０２を構成するバリア層１０５の上には、例えばＮｉ／Ａｕからなるアノード電極１１０とＴｉ／Ａｌからなるカソード電極１１１とが形成されている。このような構成にすることにより、チャネル層１０４とバリア層１０５との界面に高濃度の２次元電子ガスが形成されるため、大電流化と低オン抵抗化とが可能となる。
また、アノード電極１１０と半導体基板１０１とが電気的に接続されていることが好ましい。また、アノード電極１１０と半導体基板１０１とを接続する代わりに、カソード電極１１１と半導体基板１０１とを接続してもよい。アノード電極１１０と半導体基板１０１とが電気的に接続することによる、半導体基板１０１の電位安定の効果は、トランジスタのときと同様である。また、カソード電極１１１と半導体基板１０１とを電気的に接続することによる、半導体基板１０１へのIII族元素の拡散を抑制することによる効果についても、トランジスタのときと同様である。
なお、ダイオードはＰＮ接合型やＰＩＮ型にしても構わない。
本発明の第１の実施形態およびその第１〜第３の変形例のうち、矛盾の無い範囲で適宜選択して組み合わせて窒化物半導体構造物を構成しても構わない。また、これらの窒化物半導体構造物を用いてトランジスタなどのデバイスを製造しても構わない。
また、明細書中で開示している材料および数値については、好ましい材料および数値を記載しており、これらの材料および数値に必ずしも限定されることはない。
本発明は、デバイスの電流コラプスを抑制でき、民生機器の電源回路等に用いられるトランジスタやダイオードなどのデバイスに有用である。
１０１ 半導体基板
１０１Ａ 表面領域
１０１Ｂ 内部領域
１０１Ｃ 高酸素濃度領域
１０１Ｄ 低酸素濃度領域
１０２ エピタキシャル層
１０３ バッファ層
１０４ チャネル層
１０５ バリア層
１０６ ｐ型半導体層
１０７ ソース電極
１０８ ドレイン電極
１０９ ゲート電極
１１０ アノード電極
１１１ カソード電極
２０１ 半導体ウェハ
２０２ デバイス

Claims (20)

  1. 半導体基板と、
    前記半導体基板の上に形成された、複数の窒化物半導体からなる層とを備え、
    前記半導体基板は、前記複数の窒化物半導体からなる層側より順に表面領域および内部領域を有し、
    前記表面領域の抵抗率は０．１Ωｃｍ以上であり、前記内部領域の抵抗率は１０００Ωｃｍ以上であることを特徴とする窒化物半導体構造物。
  2. 前記表面領域の導電性不純物の濃度が１×１０１８ｃｍ−３以下であり、
    前記内部領域の導電性不純物の濃度が１×１０１５ｃｍ−３以下であることを特徴とする請求項１に記載の窒化物半導体構造物。
  3. 前記表面領域に含まれる導電性不純物がIII族元素であることを特徴とする請求項２に記載の窒化物半導体構造物。
  4. 前記III族元素が、ホウ素、アルミニウム、ガリウムまたはインジウムであることを特徴とする請求項３に記載の窒化物半導体構造物。
  5. 前記表面領域の厚さが１０μｍ以下であることを特徴とする請求項１〜４のいずれか１つに記載の窒化物半導体構造物。
  6. 前記半導体基板の酸素濃度が１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の範囲であることを特徴とする請求項１〜５のいずれか１つに記載の窒化物半導体構造物。
  7. 前記半導体基板の中心部の酸素濃度が、前記半導体基板の端部の酸素濃度より高いことを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体構造物。
  8. 前記半導体基板は酸素濃度分布を持ち、酸素濃度の高い領域上の前記複数の窒化物半導体からなる層の膜厚が、酸素濃度の低い領域上の前記複数の窒化物半導体からなる層の膜厚より厚いことを特徴とする請求項１〜７のいずれか１つに記載の窒化物半導体構造物。
  9. 前記表面領域の酸素濃度が前記内部領域の酸素濃度より低いことを特徴とする請求項１〜８のいずれか１つに記載の窒化物半導体構造物。
  10. 前記複数の窒化物半導体からなる層の膜厚が１０００ｎｍ以上であることを特徴とする請求項１〜９のいずれか１つに記載の窒化物半導体構造物。
  11. 前記複数の窒化物半導体からなる層の上には、ソース電極、ドレイン電極およびゲート電極が形成されていることを特徴とする請求項１〜１０のいずれか１つに記載の窒化物半導体構造物。
  12. 前記ゲート電極と前記複数の窒化物半導体からなる層との間には、ｐ型不純物を含む半導体層が形成されていることを特徴とする請求項１１に記載の窒化物半導体構造物。
  13. 前記半導体基板と、前記ソース電極または前記ドレイン電極とが電気的に接続されていることを特徴とする請求項１１又は１２に記載の窒化物半導体構造物。
  14. 前記複数の窒化物半導体からなる層の上には、アノード電極およびカソード電極が形成されていることを特徴とする請求項１〜１０のいずれか１つに記載の窒化物半導体構造物。
  15. 前記半導体基板と、前記アノード電極または前記カソード電極とが電気的に接続されていることを特徴とする請求項１４に記載の窒化物半導体構造物。
  16. 前記複数の窒化物半導体からなる層が、バッファ層と、前記バッファ層の上に形成されたチャネル層と、前記チャネル層の上に形成され前記チャネル層よりバンドギャップエネルギーの大きいバリア層とを含むことを特徴とする請求項１〜１５のいずれか１つに記載の窒化物半導体構造物。
  17. 前記バッファ層には炭素が含有されていることを特徴とする請求項１６に記載の窒化物半導体構造物。
  18. 前記バッファ層に含まれる炭素濃度が１×１０１８ｃｍ−３以上かつ１×１０２０ｃｍ−３以下であることを特徴とする請求項１７に記載の窒化物半導体構造物。
  19. 前記チャネル層には炭素が含有されていることを特徴とする請求項１６〜１８のいずれか１つに記載の窒化物半導体構造物。
  20. 前記チャネル層に含まれる炭素濃度が１×１０１８ｃｍ−３以下であることを特徴とすることを特徴とする請求項１９に記載の窒化物半導体構造物。
JP2014535356A 2012-09-13 2013-08-01 窒化物半導体構造物 Pending JPWO2014041736A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012201433 2012-09-13
JP2012201433 2012-09-13
PCT/JP2013/004652 WO2014041736A1 (ja) 2012-09-13 2013-08-01 窒化物半導体構造物

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017151283A Division JP6371986B2 (ja) 2012-09-13 2017-08-04 窒化物半導体構造物

Publications (1)

Publication Number Publication Date
JPWO2014041736A1 true JPWO2014041736A1 (ja) 2016-08-12

Family

ID=50277883

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014535356A Pending JPWO2014041736A1 (ja) 2012-09-13 2013-08-01 窒化物半導体構造物
JP2017151283A Active JP6371986B2 (ja) 2012-09-13 2017-08-04 窒化物半導体構造物

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017151283A Active JP6371986B2 (ja) 2012-09-13 2017-08-04 窒化物半導体構造物

Country Status (4)

Country Link
US (1) US9401403B2 (ja)
JP (2) JPWO2014041736A1 (ja)
CN (1) CN104704608B (ja)
WO (1) WO2014041736A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3007215A4 (en) * 2013-06-06 2017-06-07 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
JP6220573B2 (ja) * 2013-06-18 2017-10-25 シャープ株式会社 窒化物半導体装置、エピタキシャルウェハの製造方法および電界効果トランジスタ
JP6266490B2 (ja) * 2014-11-04 2018-01-24 エア・ウォーター株式会社 半導体装置およびその製造方法
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6610056B2 (ja) * 2015-07-28 2019-11-27 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
JP6692334B2 (ja) * 2017-09-20 2020-05-13 株式会社東芝 半導体基板及び半導体装置
US20210151314A1 (en) * 2017-12-19 2021-05-20 Sumco Corporation Method for manufacturing group iii nitride semiconductor substrate
WO2019221191A1 (ja) 2018-05-17 2019-11-21 株式会社Sumco 石英ルツボの透過率測定方法及び装置
JP7364997B2 (ja) * 2019-03-13 2023-10-19 テキサス インスツルメンツ インコーポレイテッド 窒化物半導体基板
JP7117551B2 (ja) * 2019-03-22 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
JP7400663B2 (ja) * 2020-08-17 2023-12-19 信越半導体株式会社 シリコン単結晶基板中の水素濃度の評価方法
JP7142184B2 (ja) * 2020-08-18 2022-09-26 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JP2022036462A (ja) * 2020-08-24 2022-03-08 エア・ウォーター株式会社 化合物半導体基板および化合物半導体デバイス
CN118369767A (zh) * 2021-11-10 2024-07-19 斯兰纳Uv科技有限公司 外延氧化物材料、结构和装置
JP2023166655A (ja) * 2022-05-10 2023-11-22 信越半導体株式会社 エピタキシャルウェーハ

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04237134A (ja) * 1991-01-22 1992-08-25 Nec Corp エピタキシャルウェハーの製造方法
JP2003048799A (ja) * 2001-08-01 2003-02-21 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006351794A (ja) * 2005-06-15 2006-12-28 Sumitomo Electric Ind Ltd 電界効果トランジスタ
WO2007116517A1 (ja) * 2006-04-10 2007-10-18 Fujitsu Limited 化合物半導体構造とその製造方法
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
JP2010150133A (ja) * 2008-12-24 2010-07-08 Sicrystal Ag 均一ドーピングされたＳｉＣバルク単結晶の製造方法および均一ドーピングされたＳｉＣ基板
JP2010153748A (ja) * 2008-12-26 2010-07-08 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP2011040766A (ja) * 2008-12-15 2011-02-24 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2011054734A (ja) * 2009-09-01 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP2011245504A (ja) * 2010-05-25 2011-12-08 Nippon Steel Engineering Co Ltd 圧延機の胴幅可変ロールおよびロール胴幅可変方法
JP2012502478A (ja) * 2008-09-04 2012-01-26 モメンティブ パフォーマンス マテリアルズ インコーポレイテッド 調整可能な電気抵抗率を有するウェーハ処理装置
JP2012099706A (ja) * 2010-11-04 2012-05-24 Panasonic Corp 窒化物半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113156B2 (ja) * 1994-08-31 2000-11-27 信越半導体株式会社 半導体基板の製造方法
US6188090B1 (en) * 1995-08-31 2001-02-13 Fujitsu Limited Semiconductor device having a heteroepitaxial substrate
JP3601340B2 (ja) * 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
DE10004623A1 (de) * 1999-03-04 2000-09-14 Wacker Siltronic Halbleitermat Halbleiterscheibe mit dünner epitaktischer Schicht und Verfahren zur Herstellung der Halbleiterscheibe
DE60041309D1 (de) * 1999-03-16 2009-02-26 Shinetsu Handotai Kk Herstellungsverfahren für siliziumwafer und siliziumwafer
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4970724B2 (ja) * 2002-07-17 2012-07-11 株式会社Ｓｕｍｃｏ 高抵抗シリコンウエーハの製造方法
TWI244117B (en) * 2003-03-26 2005-11-21 Komatsu Denshi Kinzoku Kk Semiconductor epitaxy wafer
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
JP2008034411A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 窒化物半導体素子
US7863710B2 (en) * 2008-02-15 2011-01-04 Intel Corporation Dislocation removal from a group III-V film grown on a semiconductor substrate
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
US8946863B2 (en) * 2009-08-04 2015-02-03 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
JP5636183B2 (ja) 2009-11-11 2014-12-03 コバレントマテリアル株式会社 化合物半導体基板
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
CN104094399A (zh) * 2011-11-04 2014-10-08 斯兰纳私人集团有限公司 绝缘体上硅制品的制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04237134A (ja) * 1991-01-22 1992-08-25 Nec Corp エピタキシャルウェハーの製造方法
JP2003048799A (ja) * 2001-08-01 2003-02-21 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006351794A (ja) * 2005-06-15 2006-12-28 Sumitomo Electric Ind Ltd 電界効果トランジスタ
WO2007116517A1 (ja) * 2006-04-10 2007-10-18 Fujitsu Limited 化合物半導体構造とその製造方法
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
JP2012502478A (ja) * 2008-09-04 2012-01-26 モメンティブ パフォーマンス マテリアルズ インコーポレイテッド 調整可能な電気抵抗率を有するウェーハ処理装置
JP2011040766A (ja) * 2008-12-15 2011-02-24 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2010150133A (ja) * 2008-12-24 2010-07-08 Sicrystal Ag 均一ドーピングされたＳｉＣバルク単結晶の製造方法および均一ドーピングされたＳｉＣ基板
JP2010153748A (ja) * 2008-12-26 2010-07-08 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP2011054734A (ja) * 2009-09-01 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP2011245504A (ja) * 2010-05-25 2011-12-08 Nippon Steel Engineering Co Ltd 圧延機の胴幅可変ロールおよびロール胴幅可変方法
JP2012099706A (ja) * 2010-11-04 2012-05-24 Panasonic Corp 窒化物半導体装置

Also Published As

Publication number Publication date
JP2018011060A (ja) 2018-01-18
CN104704608A (zh) 2015-06-10
CN104704608B (zh) 2017-03-22
WO2014041736A1 (ja) 2014-03-20
US9401403B2 (en) 2016-07-26
JP6371986B2 (ja) 2018-08-15
US20150171173A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
JP6371986B2 (ja) 窒化物半導体構造物
JP6174874B2 (ja) 半導体装置
JP5468768B2 (ja) 電界効果トランジスタ及びその製造方法
JP5564842B2 (ja) 半導体装置
JP4705481B2 (ja) 窒化物半導体装置
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US20140110759A1 (en) Semiconductor device
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP6330148B2 (ja) 半導体装置
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
WO2015008430A1 (ja) 半導体装置
JP2012227456A (ja) 半導体装置
JP2011029507A (ja) 半導体装置
US9087890B2 (en) Semiconductor device
JP2011040676A (ja) 半導体装置及びその製造方法
JP2010258313A (ja) 電界効果トランジスタ及びその製造方法
JP2016134564A (ja) 半導体装置
JP5721782B2 (ja) 半導体装置
US9627489B2 (en) Semiconductor device
JP2015056413A (ja) 窒化物半導体装置
US9059327B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP6096523B2 (ja) 半導体装置とその製造方法
JP2010177416A (ja) 窒化物半導体装置
JP6185508B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509