Nothing Special   »   [go: up one dir, main page]

JPS63247846A - Duplex digital instrumentation/control device - Google Patents

Duplex digital instrumentation/control device

Info

Publication number
JPS63247846A
JPS63247846A JP62079665A JP7966587A JPS63247846A JP S63247846 A JPS63247846 A JP S63247846A JP 62079665 A JP62079665 A JP 62079665A JP 7966587 A JP7966587 A JP 7966587A JP S63247846 A JPS63247846 A JP S63247846A
Authority
JP
Japan
Prior art keywords
control
output
signals
signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62079665A
Other languages
Japanese (ja)
Inventor
Koichi Tanaka
浩一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62079665A priority Critical patent/JPS63247846A/en
Publication of JPS63247846A publication Critical patent/JPS63247846A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To omit a duplex system switching device and to improve the packing efficiency within a board by using a digital output card containing a single deadman timer part to control the duplex system of a duplex digital instrumentation/control device. CONSTITUTION:The nondefective signals 10a and 10b received from the control/ arithmetic parts 1a and 1b are supplied to the deadman timer parts 7a and 7b of the digital output cards 30a and 30b. If no input of both signals 10a and 10b are not secured for a fixed period or longer, the parts 7a and 7b output the signals to show the absence of a nondefective state. These nondefectiveness check signals 18a and 18b turn off all outputs of both cards 30a and 30b. The outputs of these cards 30a and 30b are used as the nondefectiveness signals 19a and 19b and the control output cutting relay driving outputs 20a and 20b.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル式計装・制御の2重系管理をす
る2重系ディジタル式計装・制御装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a dual system digital instrumentation/control device that manages a dual system of digital instrumentation/control.

〔従来の技術〕[Conventional technology]

第2図は従来の2重化ディジタル式計装・制御装置を示
すブロック図であり、図において、1a+1bi−1,
A系、B系2つの系の制御・演算部、2a。
FIG. 2 is a block diagram showing a conventional duplex digital instrumentation/control device, and in the figure, 1a+1bi-1,
Control/calculation unit for two systems, A system and B system, 2a.

2bは信号入力部、3a 、3bは制御信号出力部、4
a、4bは健全性信号(パルス信号)出力部、5a。
2b is a signal input section, 3a and 3b are control signal output sections, 4
a, 4b are health signal (pulse signal) output parts, and 5a.

5bは自己診断結果の故障−警報信号出力部、6は2重
系切換装置、7a、7bは健全性信号10a。
5b is a failure/alarm signal output unit for self-diagnosis results, 6 is a dual system switching device, and 7a and 7b are health signals 10a.

10bを検出するデッドマンタイマー部、8は各デッド
マンタイマー部7a、7bでの診断結果及び故障・警報
出力11a、11bにもとづき制御出力切換指示を出力
する制御出力切換指示部である。
10b, and 8 is a control output switching instruction section that outputs a control output switching instruction based on the diagnosis results of each deadman timer section 7a, 7b and failure/alarm outputs 11a, 11b.

9は制御出力切換リレー、12は切換指示信号、13a
、13bはA系およびB系の制御信号、14は最終制御
出力、15は入力信号である。また、Ua 、UbはA
系、B系の各制御ユニット、Ucは2重系切換装置6と
しての制御ユニットである。
9 is a control output switching relay, 12 is a switching instruction signal, 13a
, 13b are control signals for the A system and B system, 14 is a final control output, and 15 is an input signal. Also, Ua and Ub are A
The system, B system control units, and Uc are control units serving as a dual system switching device 6.

次に動作について説明する。2重系切換装置6はA、B
各系統の健全性信号出力部4a 、4bからの健全性信
号10a 、10bを入力とする。この健全性信号10
a、10bは一定幅のパルス信号である。デッドマンタ
イマー部7a、7bは、このパルス信号を検出しておシ
、一定間隔以上パルス信号の入力がない場合、その入力
がない系(A系又はB系)は異常と判定され、故障信号
を発生する。制御出力切換指示部8は、デッドマンタイ
マー部7a、7bからの出力である上記故障信号と各系
目身の内部、すなわち故障・警報信号出力部5a・5b
で行なっている自己診断結果である故障・警報出力とに
よりその系の健全性を判定し、例えば制御系である一方
の系の制御・演算部1aが異常と判定された場合は、待
機系である他方の系の制御・演算部16への切換指示信
号12を出力する。この切換指示信号12により、制御
出力切換リレー9が切換駆動され、制御系(例えばA系
)からの制御信号13aに代えて待機系(例えばB系)
からの制御信号13bが最終制御出力14として出力さ
れる。
Next, the operation will be explained. The dual system switching device 6 is A and B.
The health signals 10a and 10b from the health signal output units 4a and 4b of each system are input. This health signal 10
a and 10b are pulse signals of constant width. The deadman timer units 7a and 7b detect this pulse signal, and if the pulse signal is not input for a certain interval or more, the system (system A or system B) without that input is determined to be abnormal and sends a failure signal. Occur. The control output switching instructing unit 8 outputs the above-mentioned failure signal outputted from the deadman timer units 7a and 7b and the internal parts of each system, that is, failure/alarm signal output units 5a and 5b.
The health of the system is determined based on the failure/alarm output that is the self-diagnosis result performed by the system. For example, if the control/calculation unit 1a of one of the control systems is determined to be abnormal, the standby system is A switching instruction signal 12 is output to the control/calculation section 16 of the other system. This switching instruction signal 12 causes the control output switching relay 9 to switch and drive, and instead of the control signal 13a from the control system (for example, the A system) to the standby system (for example, the B system).
A control signal 13b from is output as a final control output 14.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の2重化ディジタル式計装・制御装置は以上のよう
に構成されているので、2重化の管理を行なう2重系切
換装置6が必要であり、上記制御・演算部ia、1bな
どを備えたA系制御ユニットUaおよびB系制御ユニッ
ト[Jbの他に、デッドマンタイマー部7a+γbや制
御出力切換指示部8を備えたもう一つの制御ユニットU
cが必要となり、盤実装の上で規制を受けることになる
などの問題点があった。
Since the conventional duplex digital instrumentation/control device is configured as described above, a duplex system switching device 6 is required to manage duplication, and the control/calculation sections ia, 1b, etc. In addition to the A-system control unit Ua and the B-system control unit [Jb, there is another control unit U equipped with a deadman timer section 7a+γb and a control output switching instruction section 8.
There were problems, such as the need for ``c'' and the need for regulations regarding panel mounting.

尚、関連技術としては特開昭56−88519号が掲げ
られる。
Incidentally, Japanese Patent Application Laid-Open No. 56-88519 is cited as related technology.

この発明は上記のような問題点′fc解消するためにな
されたもので、2重系切換装置を省くことができるとと
もに、これによって盤内の実装効率を高めることができ
る2M化ディジタル式計装・制御装置を得ることを目的
とする。
This invention was made in order to solve the above-mentioned problems, and it is a 2M digital instrumentation system that can eliminate the need for a dual system switching device and improve the mounting efficiency within the panel.・The purpose is to obtain a control device.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

この発明に係る2重化ディジタル式計装・制御装置は、
2つの系の制御ユニットを構成する制御・演算部からの
健全性信号または故障信号にもとづいて、異常検出を行
なうデッドマンタイマー部を有するディジタル出力カー
ドを、上記制御ユニットのそれぞれに設け、上記異常検
出時に、自系の最終制御出力をカットし、他系の最終制
御出力を出力できるような構成としたものである。
The duplex digital instrumentation/control device according to the present invention includes:
Each of the above control units is provided with a digital output card having a deadman timer section that detects an abnormality based on a health signal or a failure signal from the control/calculation sections constituting the control units of the two systems. At times, the configuration is such that the final control output of the own system can be cut and the final control output of the other system can be output.

〔作 用〕[For production]

この発明における2重化管理を行なうディジタル出力カ
ードは、制御・演算部の動作が正常で自己診断によシ故
障が発見された場合又はプログラムが暴走し自己診断不
可能となった場合、上記ディジタル出力カードに内蔵し
たデッドマンタイマー部により異常を検出し、他系に対
する健全性信号の出力を止めるとともに、自系の制御f
lffl力を制御出力力ットリレーによりカットする働
きをする。
The digital output card that performs redundant management according to the present invention is configured such that when the control/arithmetic unit is operating normally and a failure is discovered during self-diagnosis, or when the program goes out of control and self-diagnosis is no longer possible, the above-mentioned digital output card The deadman timer built into the output card detects an abnormality, stops the output of the health signal to other systems, and also controls the own system.
The lffl force is cut by the control output force relay.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において、16a、16bはA系、B系の各制御出力
力ットリレー、17a、17bは自己診断結果である故
障信号、18a、18bはデッドマンタイマー部7a、
7bによる健全性チェック信号、19a、19bは6系
の健全性信号、20a 、20bは制御出力カットリレ
ー駆動出力、30a、30bはディジタル出力カードで
ある。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 16a and 16b are control output relays for the A system and B system, 17a and 17b are failure signals that are self-diagnosis results, 18a and 18b are deadman timer sections 7a,
7b is a health check signal, 19a and 19b are system 6 health signals, 20a and 20b are control output cut relay drive outputs, and 30a and 30b are digital output cards.

なお、このほかの第2図に示したものと同一の部分には
同一符号を付して、その重複する説明を省略する。
Note that other parts that are the same as those shown in FIG. 2 are designated by the same reference numerals, and redundant explanation thereof will be omitted.

次に動作について説明する。まず、制御・演算部la、
lbからの健全性信号10a、10bは、ディジタル出
力カード30a、30bのデッドマンタイマー部7a、
7bに入力され、仮に、一定間隔以上健全性信号10a
、10bが入力されなければ、プントマンタイマ一部7
a+γbは健全性チェック信号18a、18b、つ1り
健全性がないことのデータ信号を出力する。その健全性
チェック信号18a、18bは各ディジタル出力カード
30a 、30bの各出力を全てオフする。
Next, the operation will be explained. First, the control/calculation unit la,
The health signals 10a and 10b from the lb are sent to the deadman timer section 7a of the digital output card 30a and 30b.
7b, and if the health signal 10a is input at a certain interval or more,
, 10b is not input, Puntman timer part 7
a+γb outputs health check signals 18a, 18b, and a data signal indicating that there is no soundness. The health check signals 18a, 18b turn off all outputs of each digital output card 30a, 30b.

このディジタル出力カード30a、30bの出力を、系
の健全性信号19a、19b、制御出力カットリレー駆
動出力20a 、20bとして使用する0例えば、A系
の健全性信号19a、制御出カカットリレー駆動出力2
0aがオンの時・B系の最終制御出力14をカットする
ため、このB系への制御出力力ットリレー駆動出力20
bをオフにする。但し、健全性信号19bだけは異常で
ない限りオンにする。ここで、A系の健全性信号19a
、制御出力力ットリレー駆動出力20aが故障信号17
a又は健全性チェック信号18aによりオフにされた場
合、B系はA系の健全性信号19aを読み取り、す早く
B系の制御出力カットリレー駆動出力20bをオンにす
る。また、A系は自己の健全性チェック信号20aによ
り、制御出力カットリレー16aをオフにする。こうし
て、A系(制御系)の故障によシ、制御系がB系へ移る
The outputs of these digital output cards 30a, 30b are used as system health signals 19a, 19b, control output cut relay drive outputs 20a, 20b. For example, A system health signal 19a, control output cut relay drive outputs. 2
When 0a is on, the final control output 14 of the B system is cut, so the control output power to this B system is relay drive output 20.
Turn b off. However, only the health signal 19b is turned on unless there is an abnormality. Here, the system A health signal 19a
, the control output output relay drive output 20a is the fault signal 17
a or the health check signal 18a, the B system reads the health signal 19a of the A system and immediately turns on the control output cut relay drive output 20b of the B system. Further, the A system turns off the control output cut relay 16a using its own health check signal 20a. In this way, if the A system (control system) fails, the control system shifts to the B system.

ところで、電源オン時にはA系、B系のどちらが制御系
になるかは、先にどちらが電源オンにされるかによる。
By the way, which system, A or B, becomes the control system when the power is turned on depends on which system is turned on first.

すなわち、A系が先に電源オンされれば、B系はまだ健
全性信号19bを出力していないから、A系はリレー1
6が”閉”状態になる。次に、B系が電源オンとなるが
、イニシャル処理でA系の健全性信号19aを読み取り
、既にA系が制御をしているので、B系は待機系となる
In other words, if the A system is powered on first, the B system has not output the health signal 19b yet, so the A system will not output the relay 1.
6 is in the "closed" state. Next, the B system is powered on, but since the health signal 19a of the A system is read in the initial process and the A system is already under control, the B system becomes a standby system.

なお、上記実施例では電源オンの前後により、A系、B
系がそれぞれ制御系・待機系となるものを示したが、外
部スイッチを設け、それによυ手動で制御系、待機系を
任意に選択できるようにしてもよい。
In addition, in the above embodiment, depending on before and after the power is turned on, the A system and the B system
Although the system is shown as a control system and a standby system, an external switch may be provided so that either the control system or the standby system can be arbitrarily selected manually.

また、上記実施例では自系の健全性を自系内のディジタ
ル出力カード30a、30bに内蔵したデッドマンタイ
マー部7a、7bにより判定するようにしたが、健全性
信号108.11)bを他系に入力し、そこにデッドマ
ンタイマー部を設け。
Furthermore, in the above embodiment, the health of the own system is determined by the deadman timer units 7a and 7b built into the digital output cards 30a and 30b within the own system, but the health signal 108.11)b is , and set up a deadman timer section there.

それぞれお互いの系の健全性をチェックしてもよい。Each may check the health of each other's systems.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、2重化ディジタル式
計装・制御装置の2重系管理を、各1のデッドマンタイ
マー部を内蔵したディジタル出力カードで行なうように
構成したので、装置が安価にでき、また盤内の実装効率
を高めることができるものが得られる効果がある。
As described above, according to the present invention, the duplex system management of the duplex digital instrumentation/control device is performed by digital output cards each containing one deadman timer section, so that the device can This has the effect of being able to be made at low cost and increasing the mounting efficiency within the board.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による2重化ディジタル式
計装咎制御装置を示すブロック図、第2図は従来の2重
化ディジタル式計装・制御装置を示すブロック図である
。 ia、lbは制n−演算部、7a、7bはデッドマンタ
イマー部、10a 、10bは健全性信号、14は最終
制御出力、16a、16bは制御出力カットリレー、1
78.17bは故障信号、20a、2Qbは制御出力力
ットリレー駆動出力、30a 、3Qbはディジタル出
力カード、U a 、 U bは制御ユニット。 特許出願人  三菱電機株式会社 7a、7b  デッドマンタイマー部 I(M、IOb :lI金性1八へ j4  最粋〜111p出力
FIG. 1 is a block diagram showing a duplex digital instrumentation and control device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional duplex digital instrumentation and control device. ia and lb are control n-operation units, 7a and 7b are deadman timer units, 10a and 10b are health signals, 14 is the final control output, 16a and 16b are control output cut relays, 1
78.17b is a fault signal, 20a and 2Qb are control output outputs and relay drive outputs, 30a and 3Qb are digital output cards, and U a and U b are control units. Patent applicant Mitsubishi Electric Corporation 7a, 7b Deadman timer section I (M, IOb: lI gold 18 to j4 best ~ 111p output

Claims (2)

【特許請求の範囲】[Claims] (1)制御・演算部を中心として構成した2つの系の制
御ユニットを管理する2重化ディジタル式計装、制御装
置において、上記制御・演算部からの健全性信号または
故障信号にもとづき、異常検出を行なうデッドマンタイ
マー部を有するディジタル出力カードを、上記各制御ユ
ニットに設け、上記異常検出時に自系の最終制御出力を
カットし、他系の最終制御出力を出力できるようにした
ことを特徴とする2重化ディジタル式計装・制御装置。
(1) In a redundant digital instrumentation and control device that manages two system control units that are mainly configured with a control and calculation unit, an abnormality is detected based on the health signal or failure signal from the control and calculation unit. A digital output card having a deadman timer section for detection is provided in each of the control units, so that when the abnormality is detected, the final control output of the own system is cut and the final control output of the other system can be output. Dual digital instrumentation and control equipment.
(2)各系の最終制御出力のカットを、ディジタル出力
カードからの制御出力カットリレー駆動出力により、制
御出力カットリレーをオフすることによって実施するこ
とを特徴とする特許請求の範囲第1項記載の2重化ディ
ジタル式計装・制御装置。
(2) The final control output of each system is cut by turning off the control output cut relay using the control output cut relay drive output from the digital output card. Dual digital instrumentation and control equipment.
JP62079665A 1987-04-02 1987-04-02 Duplex digital instrumentation/control device Pending JPS63247846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62079665A JPS63247846A (en) 1987-04-02 1987-04-02 Duplex digital instrumentation/control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62079665A JPS63247846A (en) 1987-04-02 1987-04-02 Duplex digital instrumentation/control device

Publications (1)

Publication Number Publication Date
JPS63247846A true JPS63247846A (en) 1988-10-14

Family

ID=13696460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62079665A Pending JPS63247846A (en) 1987-04-02 1987-04-02 Duplex digital instrumentation/control device

Country Status (1)

Country Link
JP (1) JPS63247846A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546422A (en) * 1991-08-20 1993-02-26 Fujitsu Ltd Current/standby switching system
US7681073B2 (en) 2004-04-07 2010-03-16 International Business Machines Corporation Arbitration system for redundant controllers, with output interlock and automatic switching capabilities

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546422A (en) * 1991-08-20 1993-02-26 Fujitsu Ltd Current/standby switching system
US7681073B2 (en) 2004-04-07 2010-03-16 International Business Machines Corporation Arbitration system for redundant controllers, with output interlock and automatic switching capabilities

Similar Documents

Publication Publication Date Title
JPS63247846A (en) Duplex digital instrumentation/control device
US5268593A (en) Switching power source circuit
JPS5818645B2 (en) Power supply error display method
JPH0298747A (en) Multiple controller
JPS63269234A (en) System switching device
JPH01129133A (en) Self-diagnosis of control apparatus of engine
JPH01276830A (en) Erroneous switching relieving system for signal switching device
JPH01147761A (en) Constitution switching control system for information processing system
JPS58155461A (en) Abnormal state processing mechainsm of microcomputer
JPS58111553A (en) External monitoring and controlling system for exchange system
JPH0281203A (en) Robot control system
JPS61161550A (en) Computer controller
JPH088555B2 (en) Redundant connection device
JPS6212537B2 (en)
JPH0273432A (en) Duplex system for control part
JPS59223872A (en) Information processing system
JPH03145249A (en) Monitor control system for duplex system
JPS61204701A (en) Redundancy system
JPH0467233A (en) Switching device
JPH03261335A (en) Supervisory controller for control center
JPH0677440U (en) Output circuit of abnormality detection device
JPS6253537A (en) Communication processing equipment
JPH0443796A (en) Emergency stop system
JPH0371243A (en) Information processing transmission system
JPH11243449A (en) Line switching device