JPS6320931A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS6320931A JPS6320931A JP16617586A JP16617586A JPS6320931A JP S6320931 A JPS6320931 A JP S6320931A JP 16617586 A JP16617586 A JP 16617586A JP 16617586 A JP16617586 A JP 16617586A JP S6320931 A JPS6320931 A JP S6320931A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- analog
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 41
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000010365 information processing Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、多チャンネルのディジタルデータ信号を多
重化して伝送するデータ伝送装置に関するものである。
重化して伝送するデータ伝送装置に関するものである。
［従来の技術］
第５図は例えば情報処理学会編情報処理ハンドブックに
示された従来のデータ伝送装置を示す原理図である０図
において、１は送信装置であり、この送信装置１はＮチ
ャンネル（Ｎ２２）のディジタル信号Ｉ （１）〜Ｉ
（Ｎ）を受けるＮ個の入力端子２−１〜２−Ｎをもっ
た並列／直列変換器２をそなえている。
示された従来のデータ伝送装置を示す原理図である０図
において、１は送信装置であり、この送信装置１はＮチ
ャンネル（Ｎ２２）のディジタル信号Ｉ （１）〜Ｉ
（Ｎ）を受けるＮ個の入力端子２−１〜２−Ｎをもっ
た並列／直列変換器２をそなえている。
４は伝送路、５は受信装置であり、この受信装置５はＮ
チャンネルのディジタル信号○（１）〜０（Ｎ）を出力
するＮ個の入力端子７−１〜？−Ｎをもった直列／並列
変換器３をそなえている。
チャンネルのディジタル信号○（１）〜０（Ｎ）を出力
するＮ個の入力端子７−１〜？−Ｎをもった直列／並列
変換器３をそなえている。
なお、ディジタル信号Ｉ（１）〜Ｉ （Ｎ） 。
０（１）〜Ｏ（Ｎ）のうちの１つは同期をとるための信
号である。
号である。
次に動作について説明する。Ｎチャンネルの入力信号Ｉ
（１）〜Ｉ（Ｎ）が送信装置１へ入力されると、その
並列／直列変換器２によってＮチャンネルの入力信号工
（１）〜Ｉ （Ｎ）は時間的に順序よく次々に切り
換えられて伝送路４側へ出力されてゆく。これにより伝
送路４には第６図に示すようにＮチャンネルの信号が時
分割で伝送されてゆく。受信装置５においては、その直
列／並列変換器３によって伝送されてきた直列信号をＮ
チャンネルの出力線に次々と切り換えてゆく。このとき
、送信装置１で第１チヤンネルの信号を送ったときにそ
の信号が受信装置５で第１チヤンネルに出力されるよう
に、各チャンネルの切換は送信装置１と受信装置５とで
同期をとっておく必要があるので、この同期をとるため
に、例えば伝送するＮチャンネルの信号の前後に特定の
スタート信号と終了信号とを付加して伝送する方法がと
られている。
（１）〜Ｉ（Ｎ）が送信装置１へ入力されると、その
並列／直列変換器２によってＮチャンネルの入力信号工
（１）〜Ｉ （Ｎ）は時間的に順序よく次々に切り
換えられて伝送路４側へ出力されてゆく。これにより伝
送路４には第６図に示すようにＮチャンネルの信号が時
分割で伝送されてゆく。受信装置５においては、その直
列／並列変換器３によって伝送されてきた直列信号をＮ
チャンネルの出力線に次々と切り換えてゆく。このとき
、送信装置１で第１チヤンネルの信号を送ったときにそ
の信号が受信装置５で第１チヤンネルに出力されるよう
に、各チャンネルの切換は送信装置１と受信装置５とで
同期をとっておく必要があるので、この同期をとるため
に、例えば伝送するＮチャンネルの信号の前後に特定の
スタート信号と終了信号とを付加して伝送する方法がと
られている。
［発明が解決しようとする問題点コ
しかしながら、このような従来のデータ伝送装置は以上
のように構成されているので、送信装置側と受信装置側
のチャンネルを正しく対応させるために、送信側と受信
側とで同期をとる必要があり、本来の伝送信号の他に同
期をとるための信号を余分に送らなければならず、また
Ｎチャンネルの信号を時分割で多重化しているので、伝
送に時間がかかるという問題点がある。
のように構成されているので、送信装置側と受信装置側
のチャンネルを正しく対応させるために、送信側と受信
側とで同期をとる必要があり、本来の伝送信号の他に同
期をとるための信号を余分に送らなければならず、また
Ｎチャンネルの信号を時分割で多重化しているので、伝
送に時間がかかるという問題点がある。
この発明は上記のような問題点を解消するためになされ
たもので、送受信装置間で同期をとらなくても各チャン
ネルが正しく対応でき、また伝送効率の高いデータ伝送
装置を得ることを目的とする。
たもので、送受信装置間で同期をとらなくても各チャン
ネルが正しく対応でき、また伝送効率の高いデータ伝送
装置を得ることを目的とする。
［問題点を解決するための手段］
この発明に係るデータ伝送装置は、送信装置おいて、複
数チャンネルのディジタルデータ信号をディジタル／ア
ナログ変換器（Ｄ／Ａ変換器）でアナログデータ信号に
変換して伝送し、受信装置側で送信側のＤ／Ａ変換器と
同じビット数のアナログ／ディジタル変換器（Ａ／Ｄ変
換器）で元のチャンネル数のディジタルデータ信号に復
元するようにしたものである。
数チャンネルのディジタルデータ信号をディジタル／ア
ナログ変換器（Ｄ／Ａ変換器）でアナログデータ信号に
変換して伝送し、受信装置側で送信側のＤ／Ａ変換器と
同じビット数のアナログ／ディジタル変換器（Ａ／Ｄ変
換器）で元のチャンネル数のディジタルデータ信号に復
元するようにしたものである。
［作 用］
この発明におけるデータ伝送装置は、送信装置おいて、
Ｄ／Ａ変換器によって複数チャンネルの入力ディジタル
データ信号をそのビットパターンに対応したレベルのア
ナログデータ信号に変換して伝送し、受信装置側では、
Ａ／Ｄ変換器によって入力レベルに対応したビットパタ
ーンのディジタルデータ信号を出力する。
Ｄ／Ａ変換器によって複数チャンネルの入力ディジタル
データ信号をそのビットパターンに対応したレベルのア
ナログデータ信号に変換して伝送し、受信装置側では、
Ａ／Ｄ変換器によって入力レベルに対応したビットパタ
ーンのディジタルデータ信号を出力する。
［発明の実施例］
以下、この発明の一実施例を図について説明する。第１
図において、１１は送信装置であり、この送信装置１１
はＮチャンネル（Ｎ２２）の入力デイジタルデータ信号
工 （１）〜Ｉ （Ｎ）を受けるＮ個の入力端子１２−
１〜１２−ＮをもったＭビット（Ｍ２Ｓ）のＤ／Ａ変換
器１３をそなえている。
図において、１１は送信装置であり、この送信装置１１
はＮチャンネル（Ｎ２２）の入力デイジタルデータ信号
工 （１）〜Ｉ （Ｎ）を受けるＮ個の入力端子１２−
１〜１２−ＮをもったＭビット（Ｍ２Ｓ）のＤ／Ａ変換
器１３をそなえている。
１４は伝送路、１５は受信装置で、この受信装置１５は
Ｎチャンネルの出力ディジタル信号ｏ（１）〜Ｏ（Ｎ）
を出力する出力端子１７−１〜１７一ＮをもったＤ／Ａ
変換器１３と同じビット数のＡ／Ｄ変換器１６をそなえ
ている。
Ｎチャンネルの出力ディジタル信号ｏ（１）〜Ｏ（Ｎ）
を出力する出力端子１７−１〜１７一ＮをもったＤ／Ａ
変換器１３と同じビット数のＡ／Ｄ変換器１６をそなえ
ている。
次に動作について説明する。まず送信装置１１において
はＮチャンネルのディジタルデータ信号■（１）〜Ｉ
（Ｎ）はＭビット（Ｍ２Ｓ）のＤ／Ａ変換器１３に入力
され、各チャンネルのロジックレベルに従ったアナログ
データ信号に変換される。
はＮチャンネルのディジタルデータ信号■（１）〜Ｉ
（Ｎ）はＭビット（Ｍ２Ｓ）のＤ／Ａ変換器１３に入力
され、各チャンネルのロジックレベルに従ったアナログ
データ信号に変換される。
Ｄ／Ａ変換器１３のアナログ出力電圧は、入力されたＮ
チャンネルのディジタルデータ信号のロジックレベルの
組合せと１対１に対応しているので、このアナログデー
タ信号を伝送することによって入力ディジタルデータ信
号の情報を全て伝送することが可能となる。
チャンネルのディジタルデータ信号のロジックレベルの
組合せと１対１に対応しているので、このアナログデー
タ信号を伝送することによって入力ディジタルデータ信
号の情報を全て伝送することが可能となる。
一方、受信装置１５では、このアナログデータ信号電圧
を送信側と同じビット数でしかも同じ電圧範囲のＡ／Ｄ
変換器１６を用いてディジタルデータ信号に変換する。
を送信側と同じビット数でしかも同じ電圧範囲のＡ／Ｄ
変換器１６を用いてディジタルデータ信号に変換する。
これにより入力と対応した出力チャンネルに入力と同じ
ロジックレベルの信号が出力される。
ロジックレベルの信号が出力される。
Ｄ／Ａ変換器１３の出力電圧は、使用された最下位（１
番下位）のビットに相当する電圧毎にディスクリートな
値をとるので、伝送すべきチャンネル数ＮがＤ／Ａ変換
器１３のビット数Ｍよりも少ない場合には、変換器の入
力端子の上位Ｎビットを使用する方が、出力電圧の変化
幅が大きくなり伝送誤りを防止する上で好ましい。
番下位）のビットに相当する電圧毎にディスクリートな
値をとるので、伝送すべきチャンネル数ＮがＤ／Ａ変換
器１３のビット数Ｍよりも少ない場合には、変換器の入
力端子の上位Ｎビットを使用する方が、出力電圧の変化
幅が大きくなり伝送誤りを防止する上で好ましい。
なお、Ｄ／Ａ変換器１３とＡ／Ｄ変換器１６はそれぞれ
の対応するチャンネルを使用することはいうまでもない
。
の対応するチャンネルを使用することはいうまでもない
。
一般にＤ／Ａ変換器は入力が変化すれば出力も変化する
が、Ａ／Ｄ変換器は変換開始のパルス信号を入力しなけ
ればならない。
が、Ａ／Ｄ変換器は変換開始のパルス信号を入力しなけ
ればならない。
第５図に示す従来装置では、各チャンネルの信号は時分
割して伝送されるので、各瞬時には１つのチャンネルの
信号しか伝送されず、これにより受信側では送信側と同
期を左って、Ｎチャンネル分のデータを取り込まなけれ
ば正常に伝送が行なおれないが、本装置による伝送方式
では、伝送される信号の各瞬時においても入力されたデ
ィジタルデータ信号の全ての情報が含まれているので、
入力信号が変化する周期よりも速い周期で変換開始のパ
ルス信号を加えれば、Ａ／Ｄ変換器１６の出力には入力
デイジタルデータ信号工 （１）〜Ｉ （Ｎ）と同じパ
ターンを得ることができる。
割して伝送されるので、各瞬時には１つのチャンネルの
信号しか伝送されず、これにより受信側では送信側と同
期を左って、Ｎチャンネル分のデータを取り込まなけれ
ば正常に伝送が行なおれないが、本装置による伝送方式
では、伝送される信号の各瞬時においても入力されたデ
ィジタルデータ信号の全ての情報が含まれているので、
入力信号が変化する周期よりも速い周期で変換開始のパ
ルス信号を加えれば、Ａ／Ｄ変換器１６の出力には入力
デイジタルデータ信号工 （１）〜Ｉ （Ｎ）と同じパ
ターンを得ることができる。
なお上記実施例では、Ｄ／Ａ変換器１３のアナログデー
タ出力をそのまま伝送する例を示したが、Ｄ／Ａ変換器
１３の出力電圧は、使用された一番下位のビットに相当
する電圧毎のディスクリートな値をとり、これに対応し
て電圧範囲、ビット数の同じＡ／Ｄ変換器であれば、そ
のディスクリートな値の間の電圧値に対しては低い方の
電圧レベルに対応した出カバターンとなるので、Ｄ／Ａ
変換器１３の出力電圧をそのまま伝送してＡ／Ｄ変換す
るよりは、途中でＡ／Ｄ変換器１６の出カバターンが変
化しない範囲で、電圧を加算しておくほうが、伝送途中
での信号の変動に対する裕度が増し好ましい。加算する
電圧としては、前記のように送信側のＤ／Ａ変換器１３
において使用された一番下位のビットに相当する電圧変
化幅未満の電圧であることが必要であるが、伝送途中で
の信号の変動に対する裕度からは、この電圧変化幅の２
分の１程度の電圧が良い。
タ出力をそのまま伝送する例を示したが、Ｄ／Ａ変換器
１３の出力電圧は、使用された一番下位のビットに相当
する電圧毎のディスクリートな値をとり、これに対応し
て電圧範囲、ビット数の同じＡ／Ｄ変換器であれば、そ
のディスクリートな値の間の電圧値に対しては低い方の
電圧レベルに対応した出カバターンとなるので、Ｄ／Ａ
変換器１３の出力電圧をそのまま伝送してＡ／Ｄ変換す
るよりは、途中でＡ／Ｄ変換器１６の出カバターンが変
化しない範囲で、電圧を加算しておくほうが、伝送途中
での信号の変動に対する裕度が増し好ましい。加算する
電圧としては、前記のように送信側のＤ／Ａ変換器１３
において使用された一番下位のビットに相当する電圧変
化幅未満の電圧であることが必要であるが、伝送途中で
の信号の変動に対する裕度からは、この電圧変化幅の２
分の１程度の電圧が良い。
第２図はＤ／Ａ変換器１３の出力側に電圧加算器をもつ
実施例を示すブロック図で、図において、１８は電圧加
算器、１９は加算電圧源である。なお、他の符号で第１
図と同じ符号は第１図に示すものと同じものを示す。
実施例を示すブロック図で、図において、１８は電圧加
算器、１９は加算電圧源である。なお、他の符号で第１
図と同じ符号は第１図に示すものと同じものを示す。
また、第２図に示す例では、送信装置１１内で電圧を加
算する例を示したが、第３図に示すように、受信側で加
算するようにしても良い。
算する例を示したが、第３図に示すように、受信側で加
算するようにしても良い。
また、今まで示した実施例では、送信￥ｉ置１１のアナ
ログ出力をそのまま伝送する例を示したが、伝送路１４
に光伝送系を使用するなど、電圧値の変化が考えられる
ときには、第４図に示すようにアナログ出力を電圧／周
波数変換器（Ｖ／Ｆ変換器）２０により周波数変調され
たパルス列に変換して、受信装置１５で周波数／電圧変
換器（Ｆ／Ｖ変換器）２１によりアナログデータ信号に
戻すようにすれば、伝送路１４の電圧変動に影響される
ことなく正確な伝送ができる。
ログ出力をそのまま伝送する例を示したが、伝送路１４
に光伝送系を使用するなど、電圧値の変化が考えられる
ときには、第４図に示すようにアナログ出力を電圧／周
波数変換器（Ｖ／Ｆ変換器）２０により周波数変調され
たパルス列に変換して、受信装置１５で周波数／電圧変
換器（Ｆ／Ｖ変換器）２１によりアナログデータ信号に
戻すようにすれば、伝送路１４の電圧変動に影響される
ことなく正確な伝送ができる。
［発明の効果］
以上のようにこの発明によれば、複数チャンネルのディ
ジタルデータ信号を伝送するのにＤ／Ａ変換器でアナロ
グデータ信号に変換して伝送し、受信側のＡ／Ｄ変換器
で元のディジタルデータ信号に復元するように構成した
ので、送受信装置間で同期をとる必要がなく、また伝送
効率の高いものが得られる効果がある。
ジタルデータ信号を伝送するのにＤ／Ａ変換器でアナロ
グデータ信号に変換して伝送し、受信側のＡ／Ｄ変換器
で元のディジタルデータ信号に復元するように構成した
ので、送受信装置間で同期をとる必要がなく、また伝送
効率の高いものが得られる効果がある。
第１図はこの発明の第１実施例としてのデータ伝送装置
を示すブロック図、第２図はこの発明の第２実施例とし
てのデータ伝送装置を示すブロック図、第３図はこの発
明の第３実施例としてのデータ伝送装置を示すブロック
図、第４図はこの発明の第４実施例としてのデータ伝送
装置を示すブロック図であり、第５図は従来のデータ伝
送装置を示すブロック図、第６図は従来のデータ伝送装
置の伝送信号列を示す模式図である。 図において、１１−送信装置、 １２−１〜１２−Ｎ−
・入力端子、１３−Ｄ／Ａ変換器、１４−伝送路。 １５−・受信装置、１６−Ａ／Ｄ変換器、１７−１〜１
７−Ｎ−出力端子、１８−電圧加算器、１９−電圧源、
２０＝Ｖ／Ｆ変換器、２１−Ｆ／Ｖ変換器。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図はこの発明の第２実施例とし
てのデータ伝送装置を示すブロック図、第３図はこの発
明の第３実施例としてのデータ伝送装置を示すブロック
図、第４図はこの発明の第４実施例としてのデータ伝送
装置を示すブロック図であり、第５図は従来のデータ伝
送装置を示すブロック図、第６図は従来のデータ伝送装
置の伝送信号列を示す模式図である。 図において、１１−送信装置、 １２−１〜１２−Ｎ−
・入力端子、１３−Ｄ／Ａ変換器、１４−伝送路。 １５−・受信装置、１６−Ａ／Ｄ変換器、１７−１〜１
７−Ｎ−出力端子、１８−電圧加算器、１９−電圧源、
２０＝Ｖ／Ｆ変換器、２１−Ｆ／Ｖ変換器。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (5)
- （１）複数チャンネルのディジタルデータ信号をディジ
タル／アナログ変換器によつてアナログデータ信号に変
換して送信する送信装置と、同送信装置からのアナログ
データ信号を伝送する伝送路と、同伝送路を通じ伝送さ
れてきた上記送信装置からのアナログデータ信号を受信
し上記の送信装置内のディジタル／アナログ変換器と同
じビット数、同じ電圧範囲のアナログ／ディジタル変換
器によつてディジタルデータ信号に復元する受信装置と
をそなえて構成されたことを特徴とするデータ伝送装置
。 - （２）上記送信装置内の上記ディジタル／アナログ変換
器と上記受信装置内の上記アナログ／ディジタル変換器
との間に、電圧加算手段が設けられたことを特徴とする
特許請求の範囲第１項記載のデータ伝送装置。 - （３）上記電圧加算手段によつて加算される電圧として
、上記ディジタル／アナログ変換器で使用された最下位
の入力チャンネルのロジックレベルが変化したときの出
力電圧の変化幅未満の電圧を使用することを特徴とする
特許請求の範囲第２項記載のデータ伝送装置。 - （４）上記電圧加算手段によつて加算される電圧として
、上記ディジタル／アナログ変換器で使用された最下位
の入力チャンネルのロジックレベルが変化したときの出
力電圧の変化幅の２分の１の電圧を使用することを特徴
とする特許請求の範囲第２項または第３項に記載のデー
タ伝送装置。 - （５）上記送信装置においてアナログデータ信号がアナ
ログ電圧信号として出力され、同アナログ電圧信号を電
圧／周波数変換して周波数変調されたパルス列信号に変
換する電圧／周波数変換器が設けられるとともに、上記
電圧／周波数変換器からの上記パルス列信号を周波数／
電圧変換してアナログ電圧信号に変換する周波数／電圧
変換器が設けられたことを特徴とする特許請求の範囲第
１項ないし第４項のいずれかに記載のデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16617586A JPS6320931A (ja) | 1986-07-14 | 1986-07-14 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16617586A JPS6320931A (ja) | 1986-07-14 | 1986-07-14 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6320931A true JPS6320931A (ja) | 1988-01-28 |
Family
ID=15826466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16617586A Pending JPS6320931A (ja) | 1986-07-14 | 1986-07-14 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6320931A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6266722B1 (en) | 1998-07-31 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Multi-value logic device, bus system of multi-value logic devices connected with shared bus, and network system of information processors loaded with multi-value logic devices and connected with shared network |
| WO2009084107A1 (ja) * | 2007-12-28 | 2009-07-09 | Fujitsu Limited | 情報処理装置、情報処理装置のアクセス方法及び同方法をコンピュータに実行させるためのプログラム |
| JP2017047816A (ja) * | 2015-09-03 | 2017-03-09 | 株式会社デンソー | 入力データ処理システム |
| JP2017218081A (ja) * | 2016-06-09 | 2017-12-14 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1986
- 1986-07-14 JP JP16617586A patent/JPS6320931A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6266722B1 (en) | 1998-07-31 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Multi-value logic device, bus system of multi-value logic devices connected with shared bus, and network system of information processors loaded with multi-value logic devices and connected with shared network |
| WO2009084107A1 (ja) * | 2007-12-28 | 2009-07-09 | Fujitsu Limited | 情報処理装置、情報処理装置のアクセス方法及び同方法をコンピュータに実行させるためのプログラム |
| JP2017047816A (ja) * | 2015-09-03 | 2017-03-09 | 株式会社デンソー | 入力データ処理システム |
| JP2017218081A (ja) * | 2016-06-09 | 2017-12-14 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570356A (en) | High bandwidth communications system having multiple serial links | |
| EP0216456A2 (en) | Multiplex structure | |
| JPH0114738B2 (ja) | ||
| JPS6143895A (ja) | 電話交換装置用の同期方法および装置 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JPS6370632A (ja) | 回線切替方式 | |
| US6037884A (en) | Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium | |
| US7262645B2 (en) | System and method for adjusting the phase of a frequency-locked clock | |
| JPH0712159B2 (ja) | 高次デイジタル伝送システム | |
| EP0367221B1 (en) | Drop/insert multiplexer for data channel access units | |
| JP2692476B2 (ja) | フレーム同期システム | |
| US4110563A (en) | Traffic sensitive modulation system | |
| KR100198785B1 (ko) | 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JP2967705B2 (ja) | フレーム同期方式 | |
| JPH06252870A (ja) | データ多重化伝送方式 | |
| JP2541121B2 (ja) | Ｄｓ３フレ―ム送受信装置 | |
| JP2674799B2 (ja) | 高能率ディジタル分岐挿入装置 | |
| KR940008107B1 (ko) | 데이타 전송장치 | |
| JP3248503B2 (ja) | 時分割多重回路及び時分割多重方法 | |
| JPH04176225A (ja) | 多チャネル信号同期多重伝送方式 | |
| JPS58127443A (ja) | デイジタル多重通信方式 | |
| JPS61125240A (ja) | Ｐｃｍ通信におけるシステムの分割方式 | |
| JPH0438174B2 (ja) | ||
| JPH0234538B2 (ja) |