Nothing Special   »   [go: up one dir, main page]

JPS6163031A - 半導体装置製造法 - Google Patents

半導体装置製造法

Info

Publication number
JPS6163031A
JPS6163031A JP60111308A JP11130885A JPS6163031A JP S6163031 A JPS6163031 A JP S6163031A JP 60111308 A JP60111308 A JP 60111308A JP 11130885 A JP11130885 A JP 11130885A JP S6163031 A JPS6163031 A JP S6163031A
Authority
JP
Japan
Prior art keywords
layer
ion beam
semiconductor
electrode
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60111308A
Other languages
English (en)
Inventor
アンドリユー　ジユリアン　ニコラス　ホウトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPS6163031A publication Critical patent/JPS6163031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 本発明は半導体装置に関するものであって、更に詳細に
は光通信システムにおいて、モジュレータまたは指向性
カブラとして使用するのに適した半導体装置に関するも
のである。
位相シフトキーイング（ＰＳＫ）を採用した、コーヒレ
ント光ファイバ送信システムについて関心が高まってい
る。例えばＩＥＥＥ　（米国電気電子技術学会）のＪ、
Ｑｕａｎｔｕｍ　Ｅｌｅｃｔｒｏｎｉｃｓ第ＱＥ−１７
巻（１９８１年）の頁９１９−９３５に掲載されている
。Ｙ、ヤマモト、■、キムラ（Ｙ、　ＹａｍａｌｌＯｔ
Ｏ。
Ｔ、Ｋｉｍｕｒａ）による論文［コーヒレント光ファイ
バ送信システム（Ｃｏｈｅｒｅｎｔ　０ｐｔｉｃａｌ　
ＦｉｂｒｅＴｒａｎｓｍｉｓｓｉｏｎ　ｓｙｓｔｅＩｍ
ｓ）　Ｊを参照されたい。このようなシステムについて
の研究は現状ではまだ研究所レベルであるが、それらを
電信ネットワーク中で使用するについて不可欠な要素は
、十分高速で適正な動作特性を有する位相モジュレータ
が利用できることである。位相モジュレータは、光通信
に関連した他の用途、例えば指向性カブラや干渉振幅モ
ジュレータに適用することらできる。
（発明の背景） 近年生産されている石英光ファイバはおよそ、１．３μ
ｍと１．５５μｍに損失極小があって、後者の方がより
深い。従って、装置を１．１から１．６５μｍ、特に１
．３から１．６μｍの筒器で動作させることについて強
いニーズがある。
（これらの波長及び本明ｉｌｌ書中に表われる波長は特
にことわらないかぎり真空中での波長を意味する。） Ｊ、ブラントン、＾、カレンコ、し、メニグー、１４．
０ンドツト（Ｊ、Ｂｒａｎｄｏｎ　、　Ａ、Ｃａｒｅｎ
ｃｏ　、　Ｌ、Ｈｅｎｉｇａｕｘ。
Ｈ，Ｒｏｎｄａｔ　）は１９８３年の１０月にイタリア
のフローレンス市で開催された第２回光集積回路欧州会
議（Ｓｅｃｏｎｄ　Ｅｕｒｏｐｅ’ａｎ　Ｃｏｎｒｅｒ
ｅｎｃｅ　ｏｎ［ｎｔｃｇｒａｔｃｄ　０ｐｒｉｃｓ　
）に論文［ダブルへテロ構造ＧａＡＳ−ΔＩｔ　　Ｇａ
１−ｘＡｓＡｓリプ路指向性× カブラスイッチ（Ｄｏｕｂｌｅ−ｈｅｔｅｒｏｓｔｒｕ
ｃｔｕｒｅＧａＡｓ−ＡＡ　　Ｇａ１．　Ａｓ　　ｒｉ
ｂ　ｗａｖｅａｕｉｄｅｄｉｒｅｃｔｉｏｎａｌ　ｃｏ
ｕｐｌｅｒ　５ｗ１ｔｃｈ）　Ｊ　（頁６９−７１）を
発表し、その中で彼らは指向性カブラについて述べてい
る。このカブラはガリウムヒ素（ＧａＡｓ）の基板を含
んでおり、その下面にオーミックコンタクトを有してお
り、この基板の上面にはＡｊ！ＧａＡｓとＧａＡＳの二
層構造ｘ　　　１−ｘ を有しており、後者の層がその上面に互に接近した並行
な２本のリブを有している。ＧａＡＳ層中のリブはＡＪ
！　　Ｇａ１−ｘＡｓでおおわれており、更にショット
キ障壁電極が設けられている。上のＧａＡｓ層中リブの
下へ注入された光は、横方向をリブによって、垂直方向
を隣接する２つのＡｆ　　Ｇａ１−ｘＡｓ層によって、
開じこめられる。
ただしり１間には結合が存在する。この結合は、上の電
極とオーミックコンタクトとの間へ電圧を加えることに
よって制御できる。
（ここで、この明ｍＷの中に用いる「下側」、「上面」
、「上方」、「持上がった」、「最上層」等の用語は、
単に参照方向を示しており、空間内での装置の実際の方
位を意味しているものとはかざらないことを注意された
い。） １９８３年にスイスのジュネーブ市で開催された第８回
光通信欧州会ｆａ　（８ｔｈ　ＥｕｒｏｐｅａｎＧｏｎ
ｌ’ｃｒｅｎｃｃ　ｏｎ　Ｏｐ口ｃａｔ　Ｃｏｍｍｕｎ
ｉｃａｔｉｏｎｓ：ＥＣ０Ｃ’８３）に発表されたＰ、
バックマン、１１、カウフマン、Ｈ，メルヒヤ−（Ｐ、
　Ｂｕｃｔｖａｎｎ。
１１、にａｖｒｍａｎｎ、　１１．Ｈｅ１ｃｈｉｏｒ）
による−文「１．３ｕＴｒＬにおいて低損失１α速動作
可能なＧａＡｓ導波路−モジュレータ及び指向性カブラ
（ＧａＡＳＷａＶｅＱｕｉｄｅ−１１１０ｄＬＩｌａｔ
ＯｒＳ　ａｎｄ　ｄｉｒｅｃｔｉｏｎａｌｃｏｕｐｌｅ
ｒｓ　ｗｉ℃ｈ　ｌｏｗ　１ｏｓｓｅｓ　ｆｏｒ　ｈｉ
ｇｈ　５ｐｅｅｄｏｐｅｒａｔｉｏｎ　ａｔ　　１　、
３μｍ）　Ｊでは、低温度ｎ型にドープされたｎ−−Ｇ
ａＡｓの上方層にリブが形成され、下層が高濃度ｎ型に
ドープされたｎ＋−ＧａＡｓであるようなモジュレータ
及び指向性カブラについて述べら机ており、リッジの上
部にＴ　１−Ｐｄ−Ａｕのショットキコンタクトが設け
られている。
リブを形成するために、ブラントン等は化学エツチング
を行なっているが詳細については述べられていない。バ
ックマン等はｎ−−ＧａＡＳの層上に望みのショットキ
コンタクトを形成するのにセルファライメン１−法を使
用しており、具体的には、コンタクトの両側にあける半
導体材料のエツチングのために、リフトオフ法とＣＣｌ
２Ｆ２の反応性イオンエツチング（コンタクトをレジメ
１−として用いる）を利用している。
リブを形成するのにイオンビームミリング法を用いるこ
とについては既に、［１ｃｃｔｒｏｎｉｃｓＬｅｔｔｅ
ｒＳ　１９７９年第１５巻貝７６３−７６５に掲載され
た１、Ｐ、カミナラ、Ｒ，Ｅ、ノーリ、Ｈ８八、バラツ
ク、［、―、シュタルツ、Ｊ、Ｃ，デウインク（１，Ｐ
。
にａｓｉｎｏｗ　、　Ｒ，Ｅ、Ｎｏｈｏｒｙ、　Ｈ，Ａ
、Ｐｏ１ｌａｃｋ　、　Ｌ、Ｗ。
５ｔｕｌｚ　、　Ｊ、Ｃ，Ｄｅｗｉｎｔｅｒ）による論
文ｒ１．５５μ面で発光する単一モード持続性リッジ導
波路レーザ（Ｓｉｎｇｌｅ　ｍｏｄｅ　Ｃ，１４、ｒｉ
ｄａｅ−ｗａｖｅｏｕｉｄｅ　ｌａｓｅｒｅｍｉｔｔｉ
ｎｇ　ａｔ　１．５５μｍ）　Ｊの中で：　Ｌｅ　Ｖｉ
ｄｃ　。
ｌｅｓ　Ｃｏｕｃｈｅｓ　Ｍｉｎｃｅｓ　　第３５巻、
第２０４号、第３１７−３３６頁（１９８０年１１月り
１２月）のり、デューメガード（Ｄ、Ｄｉｅｕｎ＋ｅａ
ａｒｄ）による「粉末化とイオンエッチ技＠　（Ｐｕｌ
ｖｅｒｉｓａｔｉｏｎ　ｅｔ゛Ｔｅｃｈｎｏｌｏｇｉｅ
ｓ　ｄ’Ｅｒｏｓｉｏｎ　１ｏｎｉｑｕｅ）　Ｊの中で
；またＪ、Ｌｉａｈｔ＊ａｖｅ　Ｔｅｃｈｎｏｌｏｏｙ
の１９８３年３月号第ＬＴ−１巻第１号に掲載されたＨ
、Ｗ、オースティン、Ｐ、　Ｇ、フラビン（ｔ４．Ｗ、
Ａｕ５ｔｉｎ、　Ｐ、Ｇ、Ｆｌａｖｉｎ）による論文「
電子ビームリソグラフィを用いたＧａＡｓ／ＧａＡｌＡ
ｓ中の小さい曲率半径を６つリブ尋波路の作製（Ｓｍａ
ｌｌ　ｒａｄｉｉ　ｃｕｒｖｅｄ　ｒｉｂｗａｖｅｇｕ
ｉｄｅｓ　ｉｎ　ＧａＡ　Ｓ／ＧａＡ　Ｉ　Ａ　ｓ　ｌ
ｌｓｉｎｇｅｌｅｃｔｒｏｎ−ｂｅａｍ口ｔｈｏａｒａ
ｐｈｙ　）　Ｊの中で；　Ｏｐｔｉｃｓｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓの第４６巻（１９８３年７月）頁１６４
−１６６に掲載された＾、Ｊ、Ｎ、ホートン、０、＾、
アンドリューズ、Ｇ、Ｊ、ディビス、Ｓ、リッチ−（Ａ
、Ｊ、Ｎ、Ｈｏｕｇｈｔｏｎ、　Ｄ、＾、＾ｎｄｒｅｗ
ｓ　、　Ｇ、Ｊ、Ｄａｖｉｅｓ。
Ｓ、Ｒｉｔｃｈｉｃ　）による論文ｒＭＢＥ成長のＧａ
Ａｓ／ＧａＡｌＡｓ中 （ＬＯＷ−１０ＳＳ　　ｏｐｔｉｃａｌ　　ｗａｖｃｇ
ｕｉｄｃｓ　　ｉｎ　　ＨＢＥ−ｇｒＯＷｎＧａＡＳ／
ＧａＡＩＡＳ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ　’
）　Ｊ　；Ｂｒ１ｔｉｓｈ　Ｔｅｌｅｃｏｍ　Ｔｅｃｈ
ｎｏｌｏｇｙ　Ｊｏｕｒｎａｌの第１巻第２号（１９８
３年１０月）に掲載されたＡ、Ｊ、Ｎ、ホートン、Ｐ、
Ｈ，ロジャーズ（Ａ、Ｊ、Ｎ、Ｈｏｕｇｈｔｏｎ。
Ｐ、Ｈ，ｌ１ｏｄｏｅｒｓ　＞による論文「半導体中へ
の導波光学モジュレータ及びスイッチの作製（Ｔｈｅｆ
ａｂｒｉｃａｔｉｏｎ　ｏｆ　ｇｕｉｄｅｄ　ｗａｖｅ
　ｏｐｔｉｃａｌｍｏｄｕｌａｔｏｒｓ　ａｎｄ　５ｗ
１ｔｃｈｅｓ　ｉｎ　５ｅｌｌｌｉＣＯｎｄＬＩＣｔＯ
ｒＳ　）　Ｊ中において述べられている。しかしながら
、これら論文のうちの最初の４つの論文中で述べられて
いる方法はリブの上部へ満足しうるショットキ障壁コン
タクトをセルフアライメント方式で作製することはでき
ない。他方これらの論文のうち５番目の論文（ホートン
とロジャーズの論文）の方法はセルフアライメント方式
であるが３つの厳富なエツチング工程を必要とし、それ
らのうち１つか２つについてはイオンビームミリングで
はない方、法が用いられている。リブの上面上にショッ
トキ・バリア・コンタクトを有する半導体装置の生産の
目的のためには、これら提案のどれらさして魅力的なも
のではない。というのは、このような装置が記載されて
いるとしても、一方でアライメントの困難さがあり、他
方では多数の工程が必要であり、いずれも収率が小さく
なってしまう。
〔発明の要約〕
イオンビームミリング法＋ａ　ＩＩ；を哩的に高生産性
と生産の正確性（これは特にプラントン等によってｆＩ
Ｔ製されたのと類似のへテロ構造装置にＪ５いて重要で
ある）の特徴を有する魅力的な方法であり、本発明はイ
オンビームミリングが、付加的エツチング工程なしのセ
ルフアライメント方式で使用しうるという我々の発見に
部分的に基づいている。
本発明は半導体構造であって、持上がった半導体部分を
含み、その部分の最上部に望ましくは金属の電極を有し
ているような半導体構造を作製するためのプロセスであ
って、次の工程を含んでいる。
（ｉＪ　　ｆｆｌ材の半導体構造の半導体表面上へ、望
みの持上がった部分の位置に対応した窓を有する有様材
料の層をとりつけること、（ｉｉ）窓によって露出した
半導体表面の部分に、電極を構成する材料の層と、次に
イオンビーム耐性材料の層をとりつけること、 （ｉｉｉ）　　工程（ｉｉ）を経た試料に対して、有機
材料を除去する処理を施こし、それによって工程（ＩＩ
）中にｆｉ　ｇ３１材料上へとつつｔフられたづ、べて
の材料を除去すること、 （ｉｖ）半導体材料の露出部分をイオンご一ムミリング
し、望みの持上がった部分を作製すること、 本発明を適用する特に重要な例は、工程ｍのは材の半導
体構造の表面がＧａＡＳである場合て゛ある。もしこの
表面層が低濃度にドープされたｎ型であって、より島濶
度にドープされたｎ型ＧａＡｓの上にあって、工程（ｉ
ｖ）のイオンビームミリングが低濃度にドープされたＧ
ａＡｓ層内の位置まで進行する場合には、上述のブラフ
マン等によって述べられたのと似た装置が作製できる。
本発明を適用する最も重要な例は、工程（ｉ）の良材の
半導体構造の表面がガリウムアルミニウムヒ素ＱａＡｊ
！Ａｓである場合である。もし×　　　　１−× この表面層がＧａＡｓ層の上にあって、その下には更に
ＡＩＧａＡＳＩＮがあり、工程（ｉｖ）のイオンビーム
ミリングがＧａＡｓ層中の位置まで進行する場合には、
上述のブラントン等によって述べられたのと似た装置が
作製できる。イオンビームミリング法は、その正確さと
再現性のよさのためにこの例においては特にすぐれた方
法であることがわかる。
本発明はまた他の半導体系に基づく装置にも適用できる
。特に他のｒｖ　−ｖ半導体系で、その中でも待にＩ　
ｎＰ／Ｇａ　　Ｉ　ｎ　　　ＡＳ、Ｐｌ、系にＸ　　　
　　１−ｘ 最も適している。この最後の系は特に集積装四において
用いられる。この系における問題点は、これら材料との
間にショットキ障壁コンタクト（低い電流で妥当な大き
さの高電界を印加することを可能とする）を作成するこ
とが容易でないということである。この困難を克服する
ために、このような場合にはｐ−ｎ接合を逆バイアスで
用いるのが便利である。
最初の半導体構造の表面がインジウム燐である場合、そ
の表面上にインジウム・ガリウム・砒素の約０．１μｍ
厚の薄い層を１（【積するのが有利なこともある。この
ようにすることにより°電極と半導体構造との間の電気
的接触を改良することができる。
工程（ｉｉ）では電極を形成する材料が２層あるいはそ
れ以上の層数とりつりられることか望ましい。
通常用いられる材料は金属であるが、ある種の酸化物の
ような十分大きい導電性を有する他の材料を用いること
もできる。これらのものの第１番目のものは半導体への
付着性にすぐれた材料（ＶＡえばチタン）を選ぶことが
望ましく、第２または最後の層は電気的接続を促進する
もの（例えば金）に選ぶことが望ましい。工程（ｉｉ）
におけるイオンビーム耐性材料として便利なものはチタ
ンで必るが、他の金属例えばクロムもまた使用すること
ができる。
当業者には理解されるであろうが、工程（ｉｖｌにおい
てイオンビーム耐性材料の層自身もゆっくりとではある
が削除される。半導体が望みの深さまで削られた後まで
、電極の構成する材料の層を保護しているこの材料がい
くらかでも残っていれば、その後これを除去する必要が
ある。チタンの場合には、四フッ化炭素のプラズマエツ
チングが適している。プロセス工程を簡略化する別の方
法は、耐性材料の厚さを調部して、半導体が望みの深さ
まで削られる時間で丁度イオンビームミリングされて除
去されてしまうようにすることである。そのような場合
には耐性層の直下の電極材料（例えば金）は、イオンビ
ームによるエツチングがそのような材料では比較的速く
すすむこ′どを補償する程度に厚くつけておくことがで
きる。
工程（ｉｖ）における半導体材料のミリング速度がイオ
ンビーム耐性材料のそれのすくなくとも１．５倍である
ことが望ましく（これら速度は単位時間当り除去される
深さで表わされる）、またすくなくとも２倍であること
がより望ましく、更にすくなくとも３倍（例えば５倍）
であることがより望ましい。イオン耐性材料の直下の電
極材料は通常、工程（ｉＶ）と同じ条件下にさらされた
場合、すくなくともイオンビーム耐性材料よりも１．５
倍速く削れるような材料であり、更にすくなくとも２倍
速＜　ｌ’ｉｌｌれる場合がより一般的であり、更に最
も一般的にはすくなくとも３倍速く削れる（例えば１０
倍速く削れる〉ようなものである。
塩素、臭素、沃素、酸素のようなガスを工程（ｉｖ）の
間導入するのが便利なことらある。ミリングの速度はこ
れによってかなり低減でき、より良い制御を行うことが
可能となる。
工程（ｉ）においてとりつけられて、工程（ｉｉｉ）に
おいてリフトオフされる有機材料は、フＡ”トレジスト
や電子ビームレジスト型のような市販の有機レジスト材
料が便利である。これによって従来のりソグラフイによ
って、必要な窓の形成が可能になる。
工程（ｉ）で形成される層は２＠以上のサブレイヤから
成ることが好ましい。これによりアンダカットの断面を
制御した壁面を有する窓の製造が容易になる。そのよう
な断面は、リフトオフ技術において好ましいことが知ら
れているのであるが、窓の製造においてサブレイヤ中の
最も下のものが最も上のものよりも速くエッチされるよ
うな物質をサブレイヤに用いることによって得られる。
このようなサブレイヤの使用は、たとえば関連する基板
近傍でエツチングが速くなる有機物質の単一層に対する
クロロベンゼンの特性エッチ作用に依存する技術よりも
信頼性ある結果を得られる。
母材の半導体構造の形成は分子線エピタキシー（ＭＢＥ
）によって行うのが有利である。この方法は、すぐれた
成長モホロジーの大面積スライスを供給することができ
る点で特にすぐれている。
このことは位相モジュレータや指向性カブラのような導
波路装置に対して特に重要である。それらは一般的に液
相エピタキシー（ＬＰＥ）によって成長した、より小さ
いスライスを一般に用いているレーザや検出器よりも、
ずっと大きい。このように例えば大きさ４０ｓＸ３５ｉ
ｍのＭＢＥスライスを使って、最後には大きざ４ｍＸ０
．５ｓの５００個の装置へ分割することが行なわれる。
（実施例の詳細な説明〕 ここで本発明について、図面を参照しながら、実施例を
とりあげて、より詳細に説明する。
第１図に示したプロレス段階までの作製手順についてつ
ぎに述べる。
工程（ｉ）に用いられる母材半導体構造は、第１図に溜
１で示したｎ型ガリウムヒ素基板を含んでおり、キャリ
ア濃度はＩ　Ｘ　１０１８ｃｍ’である。これ（大きさ
１０ｍＸ５姻）の表面上に以下の２〜４の層が分子線エ
ピタキシーによって成長される。
層２は約２μｍ厚で、キャリア濃度１×１０１７−３　
　　　　　　　Ａｊ！　　　　Ａｓ層である。
口　の０型Ｇ”　０．９６　　　０．０４層３は約１．
７μｍ厚で、キャリア濃度３　ｘ　１０１５ｃｍ−３（
１）　ｎ型ＧａＡｓ層である。
層４は０．３μｍないし０．６／１ｍ厚で（この膜厚は
我々の実験において用いられた値の範囲である）、キャ
リア’ｆａ度３　Ｘ　１０１５ｃｍ−３のｎ型０．７５
　　　０．２５　Ａ５居１ある・Ｇａ　　　　　　Ａ１ 層４の表面上へ５ｈｉｐｌｅｙ　　（シブレイ）社ポジ
型レジストＡＺ１３５０Ｈの１μｍ厚の膜がスピン塗布
され、このレジストに対してマスクを通して紫外光が照
射される。その後このレジストはクロロベンぜン中に浸
され（以後のリフトオフを容易にするため〉、その後５
ｈｉｐｌｅｙ社ａ奨のフォトレジスト現像液中で現Ｑさ
れる。このようにして、９のような窓によって中断され
た固化レジメ１−５の層ができる。この窓は第１図の紙
面に垂直方向に層４の１０ｍｍの長さ方向に延びる、幅
Ｗが３．４、あるいは５μｍで間隔を３００μＴｒＬ置
いた平行なスＩ〜ライブ形状をしている。窓は１馴の長
さ亀に、完成した装置中のポンディングパッドに対応し
た横拡がり部を含んでいる。
工程（爾）においては、加熱フィラメントを用いて金属
の蒸着を行う。金属層は以下のように層５の表面上及び
層４の露出部分上へ堆積する。
２００人（０，０２μｍ）厚のチタンの層６と６′ 約１８００人（０、１８μｎ）　Ｉ’７の金の層７と７
′ 約２００ＯＡ　（０，２，ｃｚｍ）厚のチタンの層８と
８′ （図面が正しい縮尺で描かれていないというのは主とし
てこれら層の厚さに関してである。）この時点において
、第１図に示した段階の構造が得られる。
次に工程（ｉｉｉ）においては、試料はアセ１〜ン中に
入れられて秒単位の時間、鳩音波洗浄される。
これによって層５．６，７．８が除去され、層６’　、
７’　、８’のみを被着した層４の表面が残される。
次の工程（ｉｖ）においては、この試料の表面に対して
５００ｅｖのエネルギーで０．５ｍＡｃｍ−２の電１７
ｉＥ密度のＡｒイオンが垂直方向から４５分間照射され
、ミリングが行なわれる。このようにして、半導体層４
は層６’　、７’　、８’　の両側において完全に除去
され、０．９μｍの全深さく第２図中のＨ１層４の厚さ
にｌ！！３の一部を加えたものに対応している）が達せ
られるとイオンビームミリングが停止され、その時点で
層３は薄くなった部分３″ともとの厚さの部分３′とに
変化している。
この段階で層８′はそれのもとの厚さから約１０分の１
へ減少している（すなわち２００人、０．０２μｍへ）
。
ここで、我々の装置においてこれらの条件のもとてチタ
ン、ガリウムヒ素、金のミリング速度がそれぞれ約４０
人／分、２００人／分、４００八／分であることを紹介
しておくことは有用であろう。
次に、バレル型プラズマエツチング装置中での四フッ化
炭素ガスプラズマで、５分間エツヂングすることによっ
て、層８′が除去される。このようにして第２図に示さ
れた構造が得られる。
第２図において、持上がった半導体部分が３′と４′を
含んでＪ５す、またこの部分が金属電極６′と７′を有
していることがわかるであろう。
もし第２図に示されたようなｆＳ造が、正しく制御され
たＨを有すべき場合には、再現性にすぐれ正確なイオン
ビームミリングは特に有利であることが理解されるであ
ろう。
長さ方向にリブを有する１０ｍｍＸ５ｔｒｖｎの試料が
次に３回その長さ方向に垂直にヘキ聞され、すなわち両
端近く及び中央において澗浄な表面を与えられる。次に
リブ間でスクライブすることによって多数の試験用装置
を得る。
第３図はＷが５μｍの場合の装置の走査電子顕微鏡像を
示す。
次に装置は、熱圧着ウェッジボンディングによってデュ
アルインライン（ｄ、；　ｐ、　＞パッケージ中へ、既
に述べたレジストの窓の横方向拡がり部に対応するリブ
の横方向拡がり部においてボンディングされ、マウント
される。基板の裏面には銀エポキシ樹脂によってオーミ
ックコンタクトが設けられる。
これまで述べた全製造プロセスは６段階の工程しか含ん
でいない（ＭＢＥ成長、レジスト膜形成、金属化、リフ
トオフ、イオンビームミリング、プラズマエツチング）
。特に化学エツチングを含んでおらず、そのプロセスの
単純性のために高いチップ収率を与える。実際における
最終の装置収率はパッケージに依存している。
位相モジュレータを試験するために、リブの下の導波層
３″と３′中へ光が結合され、第２図の面に垂直な方向
に走行する。Ｎｄ−ＹＡＧレーザからの波長１．３２μ
ｍの光と、Ｈｅ−Ｎｅレーザからの波ｆｉ１．１５μ７
１１の光の両方で試験が行われた。しかし装置は波ｆ％
１．５５μｍにおいても動作しうる。基板１の裏面のオ
ーミックコンタクトと金の１７ｉ７′　どの間に、基板
を正とする電位差が印加される。この電位差の役割は７
’　、６’　。
４がショットキ障壁を形成するようなものとなっている
（すなわちわずかな電流、１００μへのオーダの電流の
みが許容されている）。
完成した装置においては、ガリウムヒ素層３″と３′が
導波層で、ガリウムヒ素層２と４′がとじこめ層として
動く。層４′　と２はそれぞれ金属電極６’　、７’　
と高濃度にドープされた基板１による光の吸収をさける
かまたは減らすためのものである。
ドーピング分布は、印加電界と導波との間に最大の重な
りが得られるように設計されている。誘起される位相シ
フトは電界強度に比例するので、Ｇａ　　　　Ａｊ！　
　　　ＡＳＳキャラ層４′と０．７５　　　０．２５ ＧａＡＳ導波ｆｆ１３’　、３“中のドーピングレベル
を低くすることによって低電圧動作を可能にすることが
望ましい。
第４図には、リブの幅が３μｍ、長さが４．６履、Ｆ４
４′の厚さが０．３μｍの装置についての結果が示され
ている。このグラフは、印加された電位差のｇｏ数とし
て、１．１５μｍの光における位相変化を示している。
この位相変化は、装置を交差する偏光板の間に置いて装
ｒへ電圧を印加し、誘起される相対的ＴＥ−ＴＭ位相シ
フトを校正されたソレイユ補正板によって打消すことに
よって、測定された。この補正板はまた導波路固有の複
屈折を打消すためにも用いられた。
他方、第４図に示すように、１．１５μｍの波長におい
て、πの位相シフトが１０．７Ｖの印加電位差によって
得られ、１．３２μｒｎの波長では、１１．８Ｖの電位
差が必要である。位相シフトは装置長に比例するので、
１０ｍ＋長さの装置であれば５■によってπのシフトが
得られるであろうことがわかる。別のスライスから得ら
れた装置についての測定では、４．２ＩｒＩＲの装置長
、ストライブ幅Ｗが５μ乳、０．６μｍのキャップ層４
′の厚さにおいて、１．１５μｍ扉の′波長について、
９■でπの位相シフトが得られている。
短かい装置と長い装置との損失測定の比較から−ＴＥモ
ードに対する光学的伝搬損失５．５ｄ１３α−１が得ら
れ、これから長さが４．２ｍｔｔｒから４．６Ｍの装置
における内部損失は２．５ｄＢ以下であることがわかる
。デュアルインラインパッケージヘボンデイングされた
装置の容量は１．７１）Ｆであることが測定された。こ
の容量は必要最小限のｍＫ面積を用いることによって、
低く保つことができる。この電極構造の装置についての
測定では、光学パルスの立上り、立下り時間が５００　
ｐｓ以下であることがわかった（これは測定系の応答に
よって制限されている）。このことから、この型の装置
が１くなくとも１．２ＧビットＳ−１まで動作するＰＳ
Ｋシステムに適しているであろうと考えられる。
このヘテロ構造が、既に述べたバックマン等によるｎ　
−／　ｎ　’　４■造よりすぐれている点は、後者では
、導波層厚を増やして与えられた位相シフトに対して必
要な印加電位差を増大させないかぎり、金属電極による
吸収がより大きいということである。
層４′の厚さが０．３μ風の装置についての損失測定の
結果から７Ｍ吸収が１０ｄＢｃ＃Ｉ−１以上あることが
わかり、これが電極吸収による光学的損失の原因となっ
ていることがわかった。他方、層４′の厚さが０．４μ
ｍ以上の場合、７Ｍ吸収は３ｄＢｃｍ−１より小さく、
ＴＥ吸収損失が無視しうろことがわかった。
１３図を参照すると、リブの端にそっていくらかの荒れ
がみとめられる。これは、垂直入射でのイオンビームミ
リングによってもとのフォトレジスト端表面の荒れがそ
のまま複写されたものと考えている。これは垂直からあ
る角度をもたせたミリングを行うことによって低減され
るであろう。
損失測定から、導波路欠陥（これは長さ方向にランダム
に分布している）による散乱が重大な損失機構であるこ
とがわかった。装置中のこれらの欠陥の存在は、層成長
と装置作製時の塵のない湿度制御された雰囲気の重要性
を示唆する。電極なしのＭ　Ｂ　ＥリブＧ波路において
、十述の小−トン等によって報告されたのと同様の２ｄ
Ｂｃｍ−１以下の仏眼１０失をＩＵることか可能と考え
ている。この場合内部憶失１ｄＢ以下の装置がｊＩＩら
れる。
既に）ホへた半わ体尋波路装置において（７られたちの
にりも、すぐれた全体的なり」作特性が得られ１ここと
に気づくべきである。以前のものでは、他の′ＩＩｉ性
を犠牲にして１つのパラメータを最適化することがおこ
なわれていたとみられる。
装置を技術的に応用する場合には、装置を単一モードフ
ァイバ端に結合することや、反射防止λ／４被覆（例え
ばＳｉＯやＡ１□０３）が必要となる。新しいファイバ
と導波路についてモード分イ１の単なりを最適化するた
めにリブ寸法（幅、高さ、層厚）をいくらか調節するこ
とも望まれるであろう。それらの詳細な点に注意を払う
ことによって、製品化されたシステムとして許容しうる
パッケージ損失が達成できると考えられる。別の方法と
して、集積されたレーザーモジュレータ構造を作製する
という方法がある。その場合には装置とファイバの結合
における問題Ｊ０．１がさりられる。
詳細な設計や製作に関する最適化や改良を史に行うこと
ににつで損失や？Ｔｕ圧特性を改善する余地は（ｊ存す
るであろうが、そのような改善の車要さが必ずしもパッ
ケージングや（特に）集（ｔ°１化にンー１意を払うこ
との重要さよりら勝るとは考えない。
最後に、当業者りとっては明らかであろうが、ここに特
に）ホベたプロセスと構造は、適切な電極パターンを定
めることによって、高性能の１辰幅モジュレータと指向
性カプラの製作に適用できることを指摘しておく。
【図面の簡単な説明】
第１図は本発明によって与えられるプロセスに従ってペ
テロ構造の単一モードリブ導波路位相モジュレータを作
製するプロセス段階を模式的に表わした断面図であって
、縮尺は正確でｔよない（ハツチは省略しである）。こ
の段階は工程（ｉｉ）の最後であって、装置の下部は省
略しである。 第２図は完成した装置を模式的に示した断面図であって
、縮尺は正確ではない（ハツチは省略し第４図は、第３
図に示したのと類似の（同一・ではない）完成した装置
の位相モジュレータとしての歳能を示しており、印加電
圧にス・１する位相変（ヒ吊測定値をプロットしである
。 参１電番号 １・・・・・・ｎＧａＡｓ基板層 ２　・・−・−・ｎ　−Ｇ　ａ　Ａ　Ｉ　Ａ　ｓ層３．
３’　、３″−ｎ−ＧａＡｓ）！Ｊ４．４’　−・・・
・・ｎ−ＧａＡｊ！ΔｓＨ５・・・・・・レジスト膜 ６．６′・・・・・・チタン層 ７．７′・・・・・・金層 ８．８′・・・・・・チタン層 ９・・・・・・窓

Claims (10)

    【特許請求の範囲】
  1. （１）最上部表面上に電極を備えた、持上がつた半導体
    部分を含む半導体構造を作製するための方法であつて、
    以下の工程、 （ｉ）母材となる半導体構造の半導体表面上へ、望みの
    持上がつた部分に対応する場所に窓 をもつ有機材料の層をとりつけること、 （ｉｉ）窓によつて露出された半導体表面の部分へ、電
    極を構成する材料の層（１層または 複数層）をとりつけ、更にイオンビーム耐 性をもつ材料の層をとりつけること、 （ｉｉｉ）工程（ｉｉ）を経た構造に対して、有機材料
    を除去する処理を施こし、それによつて、 工程（ｉｉ）において有機材料へとりつけたすべての材
    料をとりのぞくこと、 （ｉｖ）半導体材料の露出部分をイオンビームミリング
    することによつて、望みの持上がつ た部分を形成すること、 を含むような、方法。
  2. （２）特許請求の範囲第１項の方法であつて、工程（ｉ
    ）の母材となる半導体構造の表面がガリウムヒ素または
    ガリウムアルミニウムヒ素であるような、方法。
  3. （３）特許請求の範囲第１項の方法であつて、工程（ｉ
    ）の母材となる半導体構造の表面がインジウムリンまた
    はガリウムインジウムヒ素リンであるような、方法。
  4. （４）特許請求の範囲第１項から第３項のうちの任意の
    方法であつて、工程（ｉｉ）においてとりつけられる電
    極を構成する材料の層のうちすくなくとも１つは金属の
    層であるような、方法。
  5. （５）特許請求の範囲第１項から第３項のうちの任意の
    方法であつて、工程（ｉｉ）において金属電極を構成す
    る材料の２層またはそれ以上の層をとりつけることを、
    その材料の最初のものがチタンで２番目または最後のも
    のが金であるような組合せで行なうことを特徴とする、
    方法。
  6. （６）特許請求の範囲第１項から第５項のうちの任意の
    方法であつて、イオンビーム耐性のある材料がチタンま
    たはクロムであるような方法。
  7. （７）特許請求の範囲第１項から第６項のうちの任意の
    方法であつて、工程（ｉｖ）が完了した後に、イオンビ
    ーム耐性材料がいくらか残存しており、この材料を更に
    別の工程で除去するようになつた、方法。
  8. （８）特許請求の範囲第７項の方法であつて、残存する
    イオンビーム耐性材料をプラズマエッチングによつて除
    去する、方法。
  9. （９）特許請求の範囲第１項から第６項のうちの任意の
    方法であつて、イオンビーム耐性材料がすべて除去され
    てしまつた後まで工程（ｉｖ）をつづけるような、方法
    。
  10. （１０）特許請求の範囲第１項から第９項のうちの任意
    の方法であつて、有機材料がフォトレジストまたは電子
    ビームレジストであるような、方法。
JP60111308A 1984-05-23 1985-05-23 半導体装置製造法 Pending JPS6163031A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8413170 1984-05-23
GB848413170A GB8413170D0 (en) 1984-05-23 1984-05-23 Production of semiconductor devices

Publications (1)

Publication Number Publication Date
JPS6163031A true JPS6163031A (ja) 1986-04-01

Family

ID=10561397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60111308A Pending JPS6163031A (ja) 1984-05-23 1985-05-23 半導体装置製造法

Country Status (5)

Country Link
US (1) US4647339A (ja)
EP (1) EP0167260A1 (ja)
JP (1) JPS6163031A (ja)
CA (1) CA1224887A (ja)
GB (1) GB8413170D0 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784967A (en) * 1986-12-19 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating a field-effect transistor with a self-aligned gate
GB2228617A (en) * 1989-02-27 1990-08-29 Philips Electronic Associated A method of manufacturing a semiconductor device having a mesa structure
US4999485A (en) * 1989-10-18 1991-03-12 At&T Bell Laboratories Nonlinerar optical device structure with compound semiconductor having graded chemical composition
US5434698A (en) * 1989-11-13 1995-07-18 Dai Nippon Printing Co., Ltd. Potential sensor employing electrooptic crystal and potential measuring method
JP2723405B2 (ja) * 1991-11-12 1998-03-09 松下電器産業株式会社 微細電極の形成方法
JPH0677181A (ja) * 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
US5585957A (en) * 1993-03-25 1996-12-17 Nippon Telegraph And Telephone Corporation Method for producing various semiconductor optical devices of differing optical characteristics
DE19842217A1 (de) * 1998-09-15 2000-03-23 Siemens Ag Verfahren zur Herstellung einer Stufe auf der Oberfläche eines Substrats aus Halbleitermaterial, Anwendung des Verfahrens und Substrat mit einer Stufe
EP2043157A4 (en) * 2007-03-26 2011-11-16 Sumitomo Electric Industries SCHOTTKY BARRIER DIODE AND MANUFACTURING METHOD THEREFOR
US10025120B2 (en) * 2012-12-13 2018-07-17 Luxtera, Inc. Method and system for a low parasitic silicon high-speed phase modulator having raised fingers perpendicular to the PN junction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107581A (en) * 1978-11-13 1981-08-26 Rockwell International Corp Method of manufacturing semiconductor device
JPS57155383A (en) * 1980-12-24 1982-09-25 Ibm Formation of metal pattern based on copper

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213805A (en) * 1973-05-28 1980-07-22 Hitachi, Ltd. Liquid phase epitaxy method of forming a filimentary laser device
JPS54162484A (en) * 1978-06-13 1979-12-24 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
NL7903197A (nl) * 1979-04-24 1980-10-28 Philips Nv Werkwijze voor het vervaardigen van een elektrolumines- cerende halfgeleiderinrichting en elektroluminescerende halfgeleiderinrichting vervaardigd volgens de werkwijze

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107581A (en) * 1978-11-13 1981-08-26 Rockwell International Corp Method of manufacturing semiconductor device
JPS57155383A (en) * 1980-12-24 1982-09-25 Ibm Formation of metal pattern based on copper

Also Published As

Publication number Publication date
GB8413170D0 (en) 1984-06-27
CA1224887A (en) 1987-07-28
US4647339A (en) 1987-03-03
EP0167260A1 (en) 1986-01-08

Similar Documents

Publication Publication Date Title
US3833435A (en) Dielectric optical waveguides and technique for fabricating same
US4282494A (en) Stripe-geometry double heterojunction laser element
KR100303279B1 (ko) 반도체레이저다이오드와그제조방법
US6162655A (en) Method of fabricating an expanded beam optical waveguide device
US4901321A (en) Optical waveguide made solid state material laser applying this waveguide
JPH04276682A (ja) 半導体レーザとそれを有する装置とその製造方法
JP3162424B2 (ja) 導波型光検出器及びその作製方法
CN101316027A (zh) 一种量子阱边发射半导体激光器的制作方法
US3865646A (en) Dielectric optical waveguides and technique for fabricating same
JPS6163031A (ja) 半導体装置製造法
US3883219A (en) Dielectric optical waveguide
CN112366518B (zh) 一种分布式反馈激光器及其制备方法
JP3233983B2 (ja) キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
JPH0645687A (ja) 光半導体素子の製造方法
US5518954A (en) Method for fabricating a semiconductor laser
JPH1174609A (ja) レーザダイオード及びその製造方法
JP2634687B2 (ja) テーパ付き半導体導波路とその形成方法
JPH09199785A (ja) 半導体レーザ装置
JP3001280B2 (ja) 導波型光検出器
JPH02221941A (ja) チェレンコフ放射型２次高調波発生デバイス
JP2781655B2 (ja) 方向性結合器型半導体光スイッチ
JPS62281384A (ja) 半導体レ−ザ素子およびその製造方法
JPS60189986A (ja) 半導体レ−ザ
JPH0961763A (ja) 半導体光変調装置