JPS5918869Y2 - インバ−タ回路 - Google Patents

Description

【考案の詳細な説明】 本考案はインバータ回路に関し、電源印加時のオーバー
シュートを低減させると共に、雷サージ等の過大な電源
電圧が短時間に印加されてもスイッチ素子に印加される
電圧を抑えることができるようにしたものである。

従来のインバータ回路は第１図に示す如く構成されてお
り、周知の如く、起動時は１対のトランジスタ１，２の
いずれかをバイアス抵抗３又はバイアス抵抗４を介して
ターンオンさせ、また起動後はベース巻線５に誘起され
る起動力により１対のトランジスタ１，２を交互にター
ンオンさせて発振斗ランス６の２次巻線７に所定周波数
の交流動力を誘起させている。

そして安定時の発振周波数は１次巻線８，９のインダク
タンス成分とコンデンサ１０のキャパシタンス成分とに
よる並列共振にて決められる。

しかしこのようなインバータ回路では、電源スィッチ１
１をオンした直流電源１２の投入時に、入力ラインに設
けたインダクタ１３が前記並列共振系と直列に入ること
になる。

このため電源印加時の過渡状態としてインダクタ１３の
インダクタンスと前記コンデンサ１０のキャパシタンス
とにより直列振動系が存在し、オーバーシュートが生じ
る。

即ち周知の如く直列振動系に電源を印加すると、コンテ
゛ンサの端子電圧は所定の最終値に対し、当初これを超
えて振動し、時間の経過とともに最終値に収束する。

前記オーバーシュートは上記現象における最終値を越え
た値を言うが、第１図の回路ではこれが直接トランジス
タ１，２に加わるので、これを破壊してしまう惧れがあ
る。

又直流電源１２として商用電源を整流して用いた場合に
於いては、電源がら雷サージ等の定常状態に比較して過
大な電圧が印加されると、同様にトランジスタ１，２に
過大な電圧が加わり、それを破壊してしまう事がある。

そこで、第２図で示すようにダイオード１４、抵抗１５
、コンデンサ１６を直列接続し、がっこのコンデンサ１
６にその放電抵抗１７を並列接続してなる回路を１次巻
線８，９とセンタータップとトランジスタ１，２のエミ
ッタとの間に接続したものがある。

即ち、このように構成すれば、電源印加時から抵抗１５
とコンデンサ１６との時定数で決まる時間抵抗１５が直
列振動系に加わってこの系を遅制動の状態にし、オーバ
ーシュートを低減させる。

そして所定時間経過し、安定な発振状態に移行したとき
はコンデンサ１６には１次巻線８，９のセンタータップ
とトランジスタ１，２のエミッタとの間の全電圧が充電
されるために抵抗１５での電力損失はほとんど生じない
。

また抵抗１７は電源除去後のコンテ゛ンサ１６の放電抵
抗であるためこれもほとんど電力損失はない。

又雷サージ等の過大な電源電圧が短い時間印加された場
合においても、この電圧はインダクタ１３及びコンデン
サ１６に吸収され、トランジスタ１，２に印加される電
圧が大きくなることを防止する働きがあり、コンデンサ
１６の容量を大きくする程トランジスタ１，２に印加さ
れる電圧を抑える効果は大きくなる。

しかし、この場合コンデンサ１６の容量を大きくし過ぎ
ると、電源スィッチ１１を投入して安定な発振状態に移
行するまでの間にインダクタ１３を介してのコンデンサ
１６の充電電流が大きくなり、例えばインダクタ１３の
鉄心が飽和する事が生じ、このときトランジスタ１，２
が同時に導通になると、トランジスタ１，２に流れる電
流が過大になり、それが電流破壊される事があった。

また、第３図に示す如く電圧抑制素子であるツェナダイ
オード１８を端子４５０間に接続したものがあり、この
場合には電源投入時及び過大入力時に端子４９０間をそ
のツェナ電圧に抑えてトランジスタ１，２に過大電圧が
印加されることを防止できる。

しかし、安定な発振状態において端子４５０間に印加さ
れる電圧のピーク値よりツェナ電圧を大きくしておかな
いと、ツェナダイオード１８に電流が流れ電力損を生じ
、又ツェナ電圧を大きくすると、電源電圧投入時及び過
大入力時に、トランジスタ１，２に印加される電圧は抑
制できなくなる。

即ちツェナ電圧は狭い範囲で設定する必要があり、この
ようなツェナダイオード１８の製造又は人手が困難であ
った。

本考案は上記問題点を解消したもので、その特徴とする
ところは、発振トランスの１次巻線側の直流電源を、交
互に導通する一対のスイッチ素子を介して２次巻線側に
交流電源として供給するようにしたインバータ回路にお
いて、前記直流電源の端子間に、コンデンサと電圧抑制
素子との直列回路を順方向のダイオードを介して接続し
、該コンデンサの放電抵抗を設けた点にある。

以下、本考案を図示の実施例に従って説明すると、第４
図に示す如く直流電源１２の端子間、即ち端子４５０間
に、コンデンサ１９と電圧抑制素子であるツェナダイオ
ード２０との直列回路を順方向のダイオード２１を介し
て接続し、コンテ゛ンサ１９に放電抵抗２２を並列接続
すると共に、ツェナダイオード２０のツェナ電圧を、安
定な発振状態に端子４５０間に印加される電圧のピーク
値より低く設定している。

次に動作を説明する。

安定状態において、コンテ゛ンサ１９は端子４９０間の
電圧のピーク値からツェナダイオード２０のツェナ電圧
を引いた電圧に充電される。

ただし、このツェナ電圧が端子イ。日間電圧より大の場
合は、コンデンサ１９は充電されない。

そして、過大な電圧が短時間に印加されたときには、端
子４５０間の電圧はコンデンサ１９の両端電圧とツェナ
電圧とを加算した電圧に抑えられ、ツェナ電圧の大小は
抑制する電圧に関係しない。

しかも、コンデンサ１９に充電される電圧は、ツェナダ
イオード２０がある為従来（第２図）に比して低くなり
、この結果電源投入時におけるインダクタ１３を介して
の充電電流は少なくなり、従ってコンテ゛ンサ１９の容
量を大きくしても、インダクタ１３の鉄心が飽和するこ
とはなく、不都合を生じない。

またツェナ電圧は端子４５０間の電圧のピーク値より低
めであればよく、その設定範囲が広くなり、ツェナダイ
オード２０の製造又は入手が容易になる。

なお、前記実施例では電圧抑制素子としてツェナダイオ
ード２０を使用しているが、これに代えアバランシェダ
イオード、バリアス等を用いてもよい。

□また、第５図に示す如く放電抵抗２０はダイオード２
１に並列接続してもよく、この場合、端子１７０間の電
圧が低くなると矢印ａで示すループで放電する。

さらに、実施例ではスイッチ素子としてトランジスタ１
，２を使用しているが、ＧＴＯサイリスタ等の半導体ス
イッチを使用してもよい。

本考案によれば、直流電源の端子間に、コンテ゛ンサと
電圧抑制素子との直列回路を順方向のダイオードを介し
て接続し、該コンデンサの放電抵抗を設けているので、
このコンテ゛ンサと電圧抑制素子とにより直流電源の出
力電圧を抑制でき、電源印加時のオーバーシュートを低
減させると共に、雷サージ等の過大な電源電圧が短時間
に印加されてもスイッチ素子に印加される電圧を抑える
ことができる。

しかも前記コンテ゛ンサの充電電流を電圧抑制素子によ
り抑えることができるため、例えばその容量を大きくし
ても、スイッチ素子に過大電流が流れて、それを電流破
損するような不都合を生じない。

また、電圧抑制素子の動作電圧を、安定な発振状態にお
ける前記電源端子間のピーク値より低く設定しているの
で、通常時コンテ゛ンサを、電源端子間のピーク値から
電圧抑制素子の動作電圧の差によって充電した状態にし
、該コンデンサ及び電圧抑制素子の直列回路の両端電圧
を電源端子間の電圧に保持しておくことができ、従って
コンテ゛ンサ及びダイオードを、雷サージ等の過大な電
源電圧に対して極めて敏感に反応させて、上記過大電圧
の抑制を頗る効果的になし得る。

さらに電源端子間の電圧は回路の発振により直流に交流
がのった状態になって脈動しているが、この脈動により
電源端子間の電圧が低下したときに起るコンテ゛ンサの
放電を、前記順方向のダイオードと放電抵抗とにより、
大きな時定数でもって抑制して緩やかにし、電圧抑制素
子に電流が流れることによる電力損の増大を極力抑える
ことができる。

しかも、上記の如く電圧抑制素子の動作電圧を電源端子
間の電圧より低くできるので、前記電圧抑制素子の製造
又は入手が困難となるような不都合も生しない。

【図面の簡単な説明】

第１図乃至第３図は夫々従来例を示す回路図、第４図は
本考案の一実施例を示す回路図、第５図は他の実施例を
示す回路図である。 １．２・・・・・・トランジスタ、６・・・・・・発振
トランス、７・・・・・・２次巻線、８，９・・・・・
・１次巻線、１２・・・・・・直流電源、１９・・・・
・・コンテ゛ンサ、２０・・・・・・ツェナダイオード
、２１・・・・・・ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 発振トランスの１次巻線側の直流電源を、交互に導通す
   る一対のスイッチ素子を介して２次巻線側に交流電源と
   して供給するようにしたインバータ回路において、前記
   直流電源の端子間に、コンデンサと電圧抑制素子との直
   列回路を順方向のダイオードを介して接続し、該電圧抑
   制素子の動作電圧を、安定な発振状態における前記電源
   端子間のピーク値より低く設定し、前記コンデンサの放
   電抵抗を設けたことを特徴とするインバー°夕回路。