JPS59163620A - Memory device - Google Patents
Memory deviceInfo
- Publication number
- JPS59163620A JPS59163620A JP58038649A JP3864983A JPS59163620A JP S59163620 A JPS59163620 A JP S59163620A JP 58038649 A JP58038649 A JP 58038649A JP 3864983 A JP3864983 A JP 3864983A JP S59163620 A JPS59163620 A JP S59163620A
- Authority
- JP
- Japan
- Prior art keywords
- module
- memory
- volatile memory
- volatile
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
り1)発明の属する技術分野の説明
本発明は、メモリ装置に関するもので、特に揮発性メモ
リと不揮発性メモリとの混在する場合の初期化動作を制
御するようにしたメモリ装置に関するものである。[Detailed Description of the Invention] 1) Description of the technical field to which the invention pertains The present invention relates to a memory device, and particularly to a memory device that controls initialization operations when volatile memory and nonvolatile memory coexist. The present invention relates to memory devices.
(2)従来技術の説明
データの読出しと書込みが可能なメモリ素子として半導
体メモリが多く用いられている。一般に、この種の半導
体メモリは、電源停止時に記憶内容が失われてしまう揮
発性メモリであり、電源供給が再開された時点での記憶
内容は不定である。そのため、電源供給開始後において
記憶内容の初期化が必要であり、したがって、全メモリ
にゼロなる値を書込む方法が一般に行われている。一方
、電源供給が停止されても記憶内容が失われないように
するには、不揮発性メモリを用いるが、この不揮発性メ
モリに対しては電源供給開始後の記憶内容の初期化を行
うことができない。(2) Description of the Prior Art Semiconductor memories are often used as memory elements from which data can be read and written. Generally, this type of semiconductor memory is a volatile memory whose stored contents are lost when the power supply is stopped, and the stored contents are undefined when the power supply is resumed. Therefore, it is necessary to initialize the stored contents after power supply is started, and therefore, a method of writing a value of zero to all memories is generally used. On the other hand, non-volatile memory is used to ensure that the stored contents are not lost even if the power supply is stopped, but the stored contents of this non-volatile memory cannot be initialized after the power supply is started. Can not.
一般に不揮発性メモリは揮発性メモリに比べ高価である
ので、不揮発性メモリと揮発性メモ祇とを混用する方法
がとられる。揮発性メモリと不揮発性メモリとを組合せ
たメモリ装置では、揮発性メモリのみに対して初期化を
行う必要があるが、揮発性メモリの容量があらかじめ定
められていないと不揮発性メモリに対しても初期化が実
行されてしまう恐れがある。Generally, non-volatile memory is more expensive than volatile memory, so a method is used in which non-volatile memory and volatile memory are used together. In a memory device that combines volatile memory and non-volatile memory, it is necessary to initialize only the volatile memory, but if the capacity of the volatile memory is not determined in advance, it is necessary to initialize the non-volatile memory as well. Initialization may be executed.
(3)発明の詳細な説明
本発明の目的は、揮発性メモリと不揮発性メモリとが混
在するメモリ装置において、揮発性メモリの容量を固定
容量とすることなく、揮発性メモリの初期化を行なうよ
うにしたメモリ装置を提供することにある。(3) Detailed Description of the Invention An object of the present invention is to initialize the volatile memory without setting the capacity of the volatile memory to a fixed capacity in a memory device in which volatile memory and non-volatile memory are mixed. An object of the present invention is to provide a memory device having the following features.
(4)発明の構成
本発明は、データの書込み、読出しが可能な複数個のメ
モリモジュールと、複数個のメモリモジュールと接続さ
れた制御モジュールとを有し、複数個のメモリモジュー
ルを揮発性メモリモジュールと不揮発性メモリモジュー
ルとの組合せで構成し、電源供給開始時に不揮発性メモ
リモジュールでのデータの書込み、読出しを停止させる
禁止信号を制御モジュールより発生し、かつ前記複数個
のメモリモジュールに初期データの書込みを要求し、そ
の初期データの書込みの期間中不揮発性メモリモジュー
ルに前記禁止”信号を送出し、揮発性メモリモジュール
のみを初期化するようにしたことを特徴としたメモリ装
置である。(4) Structure of the Invention The present invention has a plurality of memory modules capable of writing and reading data, and a control module connected to the plurality of memory modules, and converts the plurality of memory modules into volatile memory. The control module is composed of a combination of a module and a non-volatile memory module, and when power supply starts, the control module generates a prohibition signal to stop writing and reading data in the non-volatile memory module, and also outputs initial data to the plurality of memory modules. The memory device is characterized in that the "inhibit" signal is sent to the non-volatile memory module during the writing period of the initial data, and only the volatile memory module is initialized.
(5)この発明の詳細な説明
次に本発明の実施例について図面を参照して詳細に説明
する。(5) Detailed Description of the Invention Next, embodiments of the invention will be described in detail with reference to the drawings.
図は本発明の一実施例の構成を示すブロック図である。The figure is a block diagram showing the configuration of an embodiment of the present invention.
第1図において、複数個のメモリモジュール20 、2
1 、30 、31はある一定量の記憶容量をもち、デ
ータの書込みおよび読出しができるものであり、該メモ
リモジュール20 、21 、30 、31は情報転送
路101により制御モジュール10と接続されている。In FIG. 1, a plurality of memory modules 20, 2
The memory modules 1 , 30 , 31 have a certain storage capacity and can write and read data, and the memory modules 20 , 21 , 30 , 31 are connected to the control module 10 by an information transfer path 101 . .
制御モジュール10は、情報転送路101にアール20
、21 、30 、31に対してデータの読出しや書
込みを行う。その際、情報転送路101はデータの転送
をも行う。すなわち、書込み動作においては、fi制御
モジュール10よりデータが情報転送路101に送出さ
れ、情報転送路101により転送されるアドレス情報に
より番地指定、されたメモリモジュールがデータを受取
る。読出し動作においては、番地指定されたメモリモジ
ュールが情報転送路101にデータを送出し、制御モジ
ュール10がデータを受取る。このようなデータの読出
しおよび書込みにおいては、メモリモジュール20 、
21 、30 、31の各々はその記憶番地のみが異な
るものとして扱うことができる。以上の説明は、制御モ
ジュール10およびメモリモジュール20 、21 、
30 、31に電源が供給されてい゛る場合の動作に関
するものである。The control module 10 connects the R 20 to the information transfer path 101.
, 21 , 30 , and 31 . At this time, the information transfer path 101 also transfers data. That is, in a write operation, data is sent from the fi control module 10 to the information transfer path 101, and the memory module whose address is specified by the address information transferred by the information transfer path 101 receives the data. In a read operation, the addressed memory module sends data to the information transfer path 101 and the control module 10 receives the data. In reading and writing such data, the memory module 20,
21, 30, and 31 can be treated as being different only in their storage addresses. The above description is based on the control module 10, memory modules 20, 21,
This relates to the operation when power is supplied to 30 and 31.
次に、電源の供給が停止し、その後に供給が再開された
場合について説明する。読出し、書込み可能な記憶素子
として多く用いられている半導体メモリは、電源の供給
が停止するとその記憶内容が失われてしまう揮発性メモ
リである。電源の供給が停止してもその記憶内容が失わ
れず、かつ読出し、書込み可能な記憶素子としては磁気
コア(不揮発性メモリ)がある。また、バッテリ回路を
付加させることで、外部からの電源供給が停止しても記
憶素子への電源供給が停止しないようにすることにより
、揮発性メモリを不揮発性なメモリとして取扱えるよう
にすることができる。揮発性メモリでは、電源の供給が
開始されたときの記憶内容は一般に不定である。そのた
め、一般的にはゼロなる値を書込むことで初期化を行う
。ここで、メモリモジュール20 、21を揮発性メモ
リを用いた揮発性メモリモジュールとし、メモリモジュ
ール30 、31を不揮発性メモリを用いた不揮発性メ
モリモジュールとする。第1図のメモリ装置全体の電源
供給が停止し再び供給が開始された場合、揮発性のメモ
リモジュール20 、21を初期化する必要がある。そ
こで、制御モジュール1oは、電源供給が開始されたと
き、メモリモジュール20 、21の各番地に対して順
次ゼロなる値を書込むことを行う。Next, a case where power supply is stopped and then restarted will be described. Semiconductor memories, which are often used as readable and writable storage elements, are volatile memories whose stored contents are lost when power supply is stopped. A magnetic core (non-volatile memory) is a storage element whose stored contents are not lost even if the supply of power is stopped and can be read and written. In addition, by adding a battery circuit, the power supply to the storage element does not stop even if the external power supply stops, so that volatile memory can be treated as non-volatile memory. Can be done. In a volatile memory, the stored contents are generally undefined when power supply is started. Therefore, initialization is generally performed by writing a value of zero. Here, the memory modules 20 and 21 are assumed to be volatile memory modules using volatile memory, and the memory modules 30 and 31 are assumed to be nonvolatile memory modules using nonvolatile memory. When the power supply to the entire memory device shown in FIG. 1 is stopped and then restarted, it is necessary to initialize the volatile memory modules 20 and 21. Therefore, when the power supply is started, the control module 1o sequentially writes a value of zero to each address of the memory modules 20 and 21.
揮発性のメモリモジュールの番地が固定となっている場
合には、その定められた番地に対してのみゼロなる値を
書込むことができる。しかじながら、揮発性のメモリモ
ジュールの番地が固定されておらず、揮発性のメモリモ
ジュールと不揮発性のメモリモジュールとの数を任意に
組合わせて使用する場合には、不揮発性のメモリモジュ
ールまでが初期化してしまう恐れがある。If the address of a volatile memory module is fixed, a value of zero can be written only to the fixed address. However, if the addresses of volatile memory modules are not fixed and you want to use any combination of volatile and non-volatile memory modules, then may be initialized.
そこで、本発明は揮発性のメモリモジュールのみに対し
て初期化を行うために、制御モジュール10より初期化
動作に先立って禁止信号を制御線102に送出する。不
揮発性のメモリモジュール30 、31は、制御線10
2により禁止信号が送られてくると、読出し、書込み動
作を停止する。このような読出し、書込み動作の停止は
、読出し、書込みに関する制御線をゲートすることによ
り容易に実現できる。制御モジュール10は、禁止信号
を出しだままでメモリモジュール20 、21 、 :
30 、31に対してゼロなる値の書込みを行うが、実
際に書込みが行われるのは揮発性のメモリモジュール2
0 、21のみである。このようにして揮発性のメモリ
モジュールの初期化が完了した後に、制御モジュール1
0は禁止信号の発生を停止する。禁止信号がなくなれば
、メモリモジュール30 、、31はデータの読出し、
書込みが可能とな9、その記憶内容も失われることがな
い。Therefore, in the present invention, in order to initialize only the volatile memory module, the control module 10 sends an inhibit signal to the control line 102 prior to the initialization operation. The non-volatile memory modules 30 and 31 are connected to the control line 10
When a prohibition signal is sent by 2, reading and writing operations are stopped. Such read and write operations can be easily stopped by gating the read and write control lines. The control module 10 continues to output the prohibition signal and the memory modules 20 , 21 , :
A zero value is written to 30 and 31, but the actual writing is to volatile memory module 2.
0, 21 only. After the initialization of the volatile memory module is completed in this way, the control module 1
0 stops generation of the inhibit signal. When the inhibition signal disappears, the memory modules 30, 31 can read data,
Since it is writable, the stored contents will not be lost.
(6)発明の詳細な説明
本発明は以上説明したように、制御モジュールによシメ
モリモジュールの初期化を行う際に禁止信号を不揮発性
メモリモジュールに送出して該メモリモジュールでのデ
ータの書込み、読出しを停止させ、初期化を行なうよう
にしたので、揮発性メモリモジュールと不揮発性メモリ
モジュールとの組合せによるメモリ装置での初期化を揮
発性メモリモジュールのみに行なうことができる効果を
有するものである。(6) Detailed Description of the Invention As explained above, the present invention allows a control module to send a prohibition signal to a non-volatile memory module when initializing the memory module to write data in the memory module. Since reading is stopped and initialization is performed, it is possible to initialize only the volatile memory module in a memory device that is a combination of a volatile memory module and a non-volatile memory module. be.
図は本発明による実施例の構成を示すブロック図である
。
10・・・制御モジュール、20.21・・・揮発性メ
モリモジュール、30.31・・・不揮発性メモリモジ
ュール特許出願人 日本電気株式会社The figure is a block diagram showing the configuration of an embodiment according to the present invention. 10...Control module, 20.21...Volatile memory module, 30.31...Nonvolatile memory module Patent applicant NEC Corporation
Claims (1)
モジュールと、前記複数個のメモリモジュールと接続さ
れた制御モジュールとを有し、電源停止時に記憶内容が
失われる揮発性メモリモジュールと電源状態に無関係に
記憶内容が保持される不揮発性メモリモジュールとの組
合せで前記複数個のメモリモジュールを構成し、電源供
給開始時に前記不揮発性メモリモジュールでのデータの
書込み、読出しを停止させる禁止信号を前記制御モジュ
ールより発生し、かつ前記複数個のメモリモジュールに
初期データの書込みを要求し、初期データの書込みが完
了した後に前記禁止信号の発生を停止させて揮発性メモ
リモジュールのみを初期化するようにしたことを特徴と
するメモリ装置。(1) A volatile memory module that has multiple memory modules that can write and read data and a control module that is connected to the multiple memory modules, and whose stored contents are lost when the power is turned off, and the power state The plurality of memory modules are configured in combination with a nonvolatile memory module whose memory contents are retained regardless of the power supply, and the prohibition signal for stopping data writing and reading in the nonvolatile memory module is provided when power supply is started. generated by a control module and requests the plurality of memory modules to write initial data, and after the initial data writing is completed, the generation of the prohibition signal is stopped to initialize only the volatile memory module. A memory device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58038649A JPS59163620A (en) | 1983-03-09 | 1983-03-09 | Memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58038649A JPS59163620A (en) | 1983-03-09 | 1983-03-09 | Memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59163620A true JPS59163620A (en) | 1984-09-14 |
Family
ID=12531097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58038649A Pending JPS59163620A (en) | 1983-03-09 | 1983-03-09 | Memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59163620A (en) |
-
1983
- 1983-03-09 JP JP58038649A patent/JPS59163620A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782683B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
KR940022568A (en) | Nonvolatile memory device | |
JP2003122648A (en) | Semiconductor memory | |
JP2004526239A (en) | Method and system for distributed power generation in a multi-chip memory system | |
JPH10320512A (en) | Nonvolatile semiconductor disk device | |
JP3875139B2 (en) | Nonvolatile semiconductor memory device, data write control method thereof, and program | |
EP0890955A2 (en) | Storage apparatus, data write-in method, and data read-out method | |
JP2006286048A (en) | Semiconductor memory device | |
JPH0146946B2 (en) | ||
JPH02270011A (en) | Selective power gating equipment | |
JP2007310680A (en) | Nonvolatile storage device and its data transfer method | |
JPS59163620A (en) | Memory device | |
JP2584119B2 (en) | Data recording method in memory card and memory card system | |
JPH103434A (en) | Semiconductor disk device and its write system | |
JP4125915B2 (en) | Semiconductor memory device | |
KR900005315A (en) | Development Method of Data Processing System and Semiconductor Integrated Circuits for Data Processing | |
KR100222574B1 (en) | Address buffer circuit | |
JPH0589686A (en) | Semiconductor nonvolatile memory and writing method therefor | |
JPH06266626A (en) | Backup method for semiconductor auxiliary storage and non-volatile semiconductor auxiliary storage | |
JPH11312389A (en) | Semiconductor memory | |
JP3510780B2 (en) | Microcomputer | |
JP2002042479A (en) | Semiconductor memory | |
JPH10228787A (en) | Input/output module | |
JPH02224044A (en) | Program storage device | |
JPS6072054A (en) | Double buffer memory device |