JPH10228787A - Input/output module - Google Patents
Input/output moduleInfo
- Publication number
- JPH10228787A JPH10228787A JP3250297A JP3250297A JPH10228787A JP H10228787 A JPH10228787 A JP H10228787A JP 3250297 A JP3250297 A JP 3250297A JP 3250297 A JP3250297 A JP 3250297A JP H10228787 A JPH10228787 A JP H10228787A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- input
- data
- output module
- partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、分散制御装置に用
いられる入出力モジュールに関し、特に入出力モジュー
ル内のEEPROM(Electrically Erasable Programm
able ROM)等の不揮発性記憶回路の書き込み異常及び読
み出し異常の発生を低下させた入出力モジュールに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output module used in a distributed control device, and more particularly, to an EEPROM (Electrically Erasable Programmable Programmable Programmable Program) in the input / output module.
The present invention relates to an input / output module that reduces the occurrence of write errors and read errors in a nonvolatile storage circuit such as an capable ROM.
【0002】[0002]
【従来の技術】従来の入出力モジュールは分散制御装置
に装着され外部機器とのデータのやり取りを行うもので
ある。例えば、外部機器とフィールドバスを介して通信
を行う入出力モジュールを考える。2. Description of the Related Art A conventional input / output module is mounted on a distributed controller and exchanges data with external devices. For example, consider an input / output module that communicates with an external device via a field bus.
【0003】図4はこのような従来の入出力モジュール
の一例を示す構成ブロック図である。図4において1は
CPU(Central Processing Unit)等の制御回路、2
はEEPROM等の不揮発性記憶回路、3は分散制御装
置とのインターフェース回路、4はフィールドバスとの
インターフェース回路、100及び101は分散制御装
置及びフィールドバスからの入出力信号である。FIG. 4 is a block diagram showing an example of such a conventional input / output module. In FIG. 4, reference numeral 1 denotes a control circuit such as a CPU (Central Processing Unit);
Is a nonvolatile storage circuit such as an EEPROM, 3 is an interface circuit with a distributed control device, 4 is an interface circuit with a field bus, and 100 and 101 are input / output signals from the distributed control device and the field bus.
【0004】分散制御装置からの入出力信号100はイ
ンターフェース回路3に接続され、インターフェース回
路3の入出力は制御回路1に接続される。An input / output signal 100 from the distributed control device is connected to the interface circuit 3, and the input / output of the interface circuit 3 is connected to the control circuit 1.
【0005】一方、フィールドバスからの入力信号10
1はインターフェース回路4に接続され、インターフェ
ース回路4からの入出力は制御回路1に接続される。さ
らに、不揮発性記憶回路2からの入出力も制御回路1に
接続される。On the other hand, an input signal 10 from the field bus
1 is connected to the interface circuit 4, and inputs and outputs from the interface circuit 4 are connected to the control circuit 1. Further, input / output from the nonvolatile storage circuit 2 is also connected to the control circuit 1.
【0006】ここで、図4に示す従来例の動作を説明す
る。不揮発性記憶回路2には入出力モジュール自身の動
作に必要な設定条件、分散制御装置側の情報、フィール
ドバス上に接続されたデバイス構成等のフィールドバス
との通信に必要な情報等が上位である分散制御装置から
格納される。Here, the operation of the conventional example shown in FIG. 4 will be described. In the non-volatile storage circuit 2, setting conditions necessary for the operation of the input / output module itself, information on the distributed control device side, information necessary for communication with the field bus such as a device configuration connected to the field bus, and the like are stored in the higher order. Stored from a distributed controller.
【0007】また、不揮発性記憶回路2は分散制御装置
の電源OFF等により電源電圧を失ってもその格納情報
を保持することが出来るので、分散制御装置からの入出
力モジュールの脱着等の作業によっても格納情報を失う
ことはない。Further, since the nonvolatile memory circuit 2 can retain the stored information even if the power supply voltage is lost due to the power OFF of the distributed control device or the like, the work of detaching the input / output module from the distributed control device can be performed. Also do not lose stored information.
【0008】例えば、分散制御装置からの入出力信号1
00がインターフェース回路3を介して制御回路1に入
力されると、制御回路1はその信号に基づきフィールド
バスに適合した信号形式や送信手順等に従って送信信号
を生成しインターフェース回路4を介して入出力信号1
01としてフィールドバスに供給する。For example, an input / output signal 1 from a distributed control device
When 00 is input to the control circuit 1 via the interface circuit 3, the control circuit 1 generates a transmission signal based on the signal in accordance with a signal format and transmission procedure suitable for the field bus, and inputs and outputs the transmission signal via the interface circuit 4. Signal 1
01 is supplied to the field bus.
【0009】この送信信号生成の処理においては不揮発
性記憶回路2内の前記設定条件やフィールドバスとの通
信に必要な情報等を順次読み出して処理を行う。In the transmission signal generation processing, the setting conditions in the nonvolatile storage circuit 2, information necessary for communication with the field bus, and the like are sequentially read out and processed.
【0010】また、分散制御装置は必要に応じて、例え
ば、フィールドバス上に接続されたデバイスの構成が変
更された場合等に不揮発性記憶回路2内のデータの書き
換えを行う。The distributed controller rewrites data in the nonvolatile memory circuit 2 as necessary, for example, when the configuration of a device connected to the field bus is changed.
【0011】この結果、不揮発性記憶回路2内に格納さ
れた情報に基づき分散制御装置とフィールドバス間の入
出力処理を行うことが可能になる。As a result, input / output processing between the distributed control device and the field bus can be performed based on the information stored in the nonvolatile storage circuit 2.
【0012】[0012]
【発明が解決しようとする課題】しかし、不揮発性記憶
回路2には一般に書き込み回数に限度があり、その書き
込み限度を超過すると書き込み異常若しくは読み出し異
常を生じる可能性が増加する。However, the nonvolatile memory circuit 2 generally has a limit on the number of times of writing. If the number of times of writing exceeds the limit, the possibility of abnormal writing or reading increases.
【0013】図4に示す従来例において、もし、不揮発
性記憶回路2の書き込み異常若しくは読み出し異常が生
じると入出力モジュールの動作自体やフィールドバスと
の通信に障害が生じてしまうと言った問題点があった。
従って本発明が解決しようとする課題は、不揮発性記憶
回路の書き込み異常及び読み出し異常の発生を低下させ
ることが可能な入出力モジュールを実現することにあ
る。In the conventional example shown in FIG. 4, there is a problem that if a write error or a read error of the nonvolatile memory circuit 2 occurs, the operation itself of the input / output module and the communication with the field bus will fail. was there.
Accordingly, an object of the present invention is to realize an input / output module that can reduce the occurrence of a write error and a read error in a nonvolatile memory circuit.
【0014】[0014]
【課題を解決するための手段】このような課題を達成す
るために、本発明の第1では、分散制御装置に用いられ
る内部に不揮発性記憶回路を有する入出力モジュールに
おいて、前記分散制御装置及び外部機器とデータのやり
取りを行う2つのインターフェース回路と、複数のデー
タ領域が設けられた前記不揮発性記憶回路と、前記2つ
のインターフェース回路を制御すると共に前記データ領
域の一で書き込み回数超過若しくは書き込みエラーが発
生した場合に書き込み動作の対象を他のデータ領域に順
次切り換えて処理する制御回路とを備えたことを特徴と
するものである。In order to achieve the above object, according to a first aspect of the present invention, there is provided an input / output module having a nonvolatile memory circuit therein for use in a distributed control device. Two interface circuits for exchanging data with an external device, the non-volatile storage circuit provided with a plurality of data areas, and controlling the two interface circuits and exceeding the number of write times or a write error in one of the data areas And a control circuit for sequentially switching the target of the write operation to another data area when the occurrence of the error occurs.
【0015】このような課題を達成するために、本発明
の第2では、本発明の第1において、前記不揮発性記憶
回路が複数の前記データ領域と、複数の前記データ領域
への書き込み回数を記憶するデータ管理領域と、書き込
み動作の対象である前記データ領域の情報を記憶するパ
ーティション管理領域とから構成されることを特徴とす
るものである。In order to achieve the above object, according to a second aspect of the present invention, in the first aspect of the present invention, the nonvolatile memory circuit includes a plurality of data areas and a number of times of writing to the plurality of data areas. It is characterized by comprising a data management area to be stored and a partition management area to store information of the data area to be written.
【0016】このような課題を達成するために、本発明
の第3では、本発明の第1において、前記不揮発性記憶
回路がEEPROMであることを特徴とするものであ
る。In order to achieve the above object, a third aspect of the present invention is characterized in that in the first aspect of the present invention, the nonvolatile memory circuit is an EEPROM.
【0017】このような課題を達成するために、本発明
の第4では、本発明の第1において、前記不揮発性記憶
回路がフラッシュメモリであることを特徴とするもので
ある。In order to achieve the above object, a fourth aspect of the present invention is characterized in that, in the first aspect of the present invention, the nonvolatile memory circuit is a flash memory.
【0018】[0018]
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図1は本発明に係る入出力モジュールの一実
施例を示す構成ブロック図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration block diagram showing one embodiment of an input / output module according to the present invention.
【0019】図1において2,3,4,100及び10
1は図4と同一符号を付してあり、1aは制御回路であ
る。接続関係に関しても図4とほぼ同一であるので説明
は省略する。In FIG. 1, 2, 3, 4, 100 and 10
Reference numeral 1 denotes the same reference numeral as in FIG. 4, and reference numeral 1a denotes a control circuit. The connection relationship is almost the same as that of FIG.
【0020】ここで、図1に示す実施例の動作を図2及
び図3を用いて説明する。図2は不揮発性記憶回路2内
の格納領域の構成を示す説明図、図3は実施例の動作を
説明するフロー図である。The operation of the embodiment shown in FIG. 1 will be described with reference to FIGS. FIG. 2 is an explanatory diagram showing a configuration of a storage area in the nonvolatile memory circuit 2, and FIG. 3 is a flowchart illustrating an operation of the embodiment.
【0021】図2に示すように不揮発性記憶回路2は図
2中”イ”、”ロ”、”ハ”及び”ニ”に示すように4
つの領域に分割し、図2中”イ”に示す領域を不揮発性
記憶回路管理領域、図2中”ロ”、”ハ”及び”ニ”は
データセグメントとする。As shown in FIG. 2, the non-volatile memory circuit 2 has four memory cells as shown by "a", "b", "c" and "d" in FIG.
The area indicated by "a" in FIG. 2 is a nonvolatile memory circuit management area, and the areas "b", "c", and "d" in FIG. 2 are data segments.
【0022】図2中”イ”に示す不揮発性記憶回路管理
領域にはデータセグメントの個数やデータセグメントの
サイズ等の情報が格納されている。Information such as the number of data segments and the size of data segments is stored in the nonvolatile memory circuit management area indicated by "A" in FIG.
【0023】一方、図2中”ロ”、”ハ”及び”ニ”に
示す3つのデータセグメントはそれぞれ同一構成であ
り、個々のデータセグメントはさらに図2中”ホ”、”
ヘ”、”ト”及び”チ”に示すように4つに分割され
る。On the other hand, the three data segments indicated by "b", "c" and "d" in FIG. 2 have the same configuration, and the individual data segments are further referred to as "e" and "e" in FIG.
It is divided into four as shown by "f", "g" and "h".
【0024】図2中”ホ”はパーティション管理領域、
図2中”ヘ”、”ト”及び”チ”はパーティションであ
る。パーティション管理領域には現在使用されているパ
ーティションの情報が格納されている。In FIG. 2, "e" is a partition management area,
"F", "G", and "H" in FIG. 2 are partitions. The partition management area stores information on the currently used partition.
【0025】さらに、図2中”ヘ”、”ト”及び”チ”
に示すパーティションは図2中”リ”に示すデータ管理
領域と、図2中”ヌ”に示すデータ領域とに分割され
る。図2中”リ”に示すデータ管理領域には該当するパ
ーティションのデータ領域への書き込み回数が格納され
る。Further, "f", "g" and "h" in FIG.
The partition shown in FIG. 2 is divided into a data management area shown by "R" in FIG. 2 and a data area shown by "NU" in FIG. The number of times of writing to the data area of the corresponding partition is stored in the data management area indicated by “R” in FIG.
【0026】次に、図3を用いて実際の書き込み動作を
説明する。不揮発性記憶回路2への書き込み動作が開始
すると図3(a)に示すように制御回路1aはパーティ
ション管理領域に格納されている情報に基づき選択され
たパーティションのデータ管理領域を読み込む。Next, an actual write operation will be described with reference to FIG. When the write operation to the nonvolatile storage circuit 2 starts, the control circuit 1a reads the data management area of the selected partition based on the information stored in the partition management area, as shown in FIG.
【0027】そして、図3(b)に示すように制御回路
1aは前記データ管理領域に格納されているデータ領域
への書き込み回数が書き込み限度を超過しているか否か
を判断する。Then, as shown in FIG. 3B, the control circuit 1a determines whether or not the number of times of writing to the data area stored in the data management area exceeds a writing limit.
【0028】もし、データ領域への書き込み回数が書き
込み限度を超過していなければ、図3(c)に示すよう
に制御回路1aは前記選択されたパーティションのデー
タ領域にデータを書き込み、図3(d)に示すように書
き込みエラー発生の有無を判断し、書き込みエラーが発
生していなければ書き込み動作は正常終了する。If the number of times of writing to the data area does not exceed the writing limit, the control circuit 1a writes data to the data area of the selected partition as shown in FIG. As shown in d), it is determined whether or not a write error has occurred. If no write error has occurred, the write operation ends normally.
【0029】一方、図3(b)においてデータ領域への
書き込み回数が書き込み限度を超過した場合、若しく
は、図3(d)において書き込みエラーが発生した場合
には、図3(e)に示すように制御回路1aは使用可能
なパーティションが有るかどうか不揮発性記憶回路2内
を検索する。On the other hand, when the number of times of writing to the data area exceeds the write limit in FIG. 3B, or when a write error occurs in FIG. 3D, as shown in FIG. Then, the control circuit 1a searches the nonvolatile memory circuit 2 to see if there is a usable partition.
【0030】図3(e)において、もし、使用可能なパ
ーティションが存在すれば、図3(f)に示すように制
御回路1aは使用可能なパーティションが選択されるよ
うにパーティション管理領域の内容を書き換えると共に
図3(a)に示す処理を行わせる。In FIG. 3E, if there is a usable partition, the control circuit 1a changes the contents of the partition management area so that the usable partition is selected as shown in FIG. 3F. At the same time, the process shown in FIG. 3A is performed.
【0031】また、図3(e)において使用可能なパー
ティションが存在しない場合は入出力モジュールは動作
等に障害が生じてしまうので、図3(g)に示すように
入出力モジュールは使用不能になり書き込み動作は異常
終了する。If there is no usable partition in FIG. 3E, the operation of the input / output module will fail, so that the input / output module is disabled as shown in FIG. 3G. The write operation ends abnormally.
【0032】例えば、書き込み動作の対象が図2中”
ヘ”に示すパーティションであり、書き込み動作時に書
き込み回数超過若しくは書き込みエラーが生じた場合に
は、制御回路1aは書き込み動作の対象を図2中”ト”
に示すパーティションに切り換えて処理する。For example, in FIG.
In the case of the partition indicated by "f", if the number of times of writing is exceeded or a writing error occurs during the writing operation, the control circuit 1a sets the target of the writing operation to "g" in FIG.
The processing is switched to the partition shown in FIG.
【0033】そして、同様に図2中”ト”に示すパーテ
ィションで書き込み動作時に書き込み回数超過若しくは
書き込みエラーが生じた場合には、制御回路1aは図2
中”チ”に示すパーティション等に順次書き込み動作の
対象を切り換えて処理して行く。Similarly, when the number of times of writing or the writing error occurs during the writing operation in the partition indicated by "g" in FIG.
The target of the write operation is sequentially switched to the partition shown in the middle "h" and the processing is performed.
【0034】このような、複数のデータ領域を設けてあ
る一のデータ領域で書き込み回数超過若しくは書き込み
エラーが発生した場合に、書き込み動作の対象を他のデ
ータ領域に順次切り換えて処理を行うことにより、実質
的に不揮発性記憶回路2へのデータの書き込み可能な回
数が増加する。言い換えれば、入出力モジュールの寿命
を延ばすことが可能になる。When the number of times of writing is exceeded or a writing error occurs in one data area provided with a plurality of data areas, the target of the writing operation is sequentially switched to another data area to perform processing. Thus, the number of times that data can be written to the nonvolatile memory circuit 2 substantially increases. In other words, it is possible to extend the life of the input / output module.
【0035】この結果、複数のデータ領域を設けてある
一のデータ領域で書き込み回数超過若しくは書き込みエ
ラーが発生した場合に、書き込み動作の対象を他のデー
タ領域に順次切り換えて処理を行うことにより、不揮発
性記憶回路2の書き込み異常及び読み出し異常の発生を
低下させることが可能になる。As a result, when the number of times of writing is exceeded or a writing error occurs in one data area provided with a plurality of data areas, the target of the writing operation is sequentially switched to another data area to perform processing. This makes it possible to reduce the occurrence of write errors and read errors in the nonvolatile memory circuit 2.
【0036】なお、図1に示す実施例等では分散制御装
置に用いられる入出力モジュールを例示したが不揮発性
記憶回路を用いる他の装置等にも適用することが可能で
ある。In the embodiment and the like shown in FIG. 1, the input / output module used in the distributed control device is illustrated, but the present invention can be applied to other devices using a nonvolatile memory circuit.
【0037】また、不揮発性記憶回路2内の構成に関し
ては図2に示すように複数のデータ領域に対して同数の
データ管理領域を設けたが、1つのデータ管理領域で複
数のデータ領域の書き込み回数を一括管理しても構わな
い。As for the configuration in the nonvolatile memory circuit 2, the same number of data management areas are provided for a plurality of data areas as shown in FIG. The number of times may be managed collectively.
【0038】また、書き込みに回数制限のある装置や、
書き込み異常等を回避したい装置のメモリ管理等にも適
用することは容易である。Further, an apparatus having a limited number of times of writing,
It is easy to apply the present invention to memory management or the like of a device that wants to avoid a writing error or the like.
【0039】また、不揮発性記憶回路としてはEEPR
OMを例示したが書き込み回数に制限のあるフラッシュ
メモリ等を用いても構わない。As a nonvolatile memory circuit, EEPR
Although the OM is exemplified, a flash memory or the like having a limited number of times of writing may be used.
【0040】また、書き込み回数の基準としては書き込
み限度回数を用いているがこれに限るわけではなく、書
き込み限度回数よりも小さい基準を設けることにより、
より信頼性を向上させることも可能である。Although the limit of the number of times of writing is used as the criterion of the number of times of writing, the present invention is not limited to this.
It is possible to further improve the reliability.
【0041】[0041]
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。複数のデータ領
域を設けある一のデータ領域で書き込み回数超過若しく
は書き込みエラーが発生した場合に、書き込み動作の対
象を他のデータ領域に順次切り換えて処理を行うことに
より、不揮発性記憶回路の書き込み異常及び読み出し異
常の発生を低下させることが可能な入出力モジュールが
実現できる。As is apparent from the above description,
According to the present invention, the following effects can be obtained. When a plurality of data areas are provided, when the number of times of writing is exceeded or a writing error occurs in one of the data areas, a write operation target is sequentially switched to another data area and the processing is performed, so that a writing error of the nonvolatile memory circuit is performed. In addition, an input / output module capable of reducing the occurrence of read errors can be realized.
【図1】本発明に係る入出力モジュールの一実施例を示
す構成ブロック図である。FIG. 1 is a configuration block diagram showing one embodiment of an input / output module according to the present invention.
【図2】不揮発性記憶回路内の格納領域の構成を示す説
明図である。FIG. 2 is an explanatory diagram illustrating a configuration of a storage area in a nonvolatile storage circuit.
【図3】実施例の動作を説明するフロー図である。FIG. 3 is a flowchart illustrating the operation of the embodiment.
【図4】従来の入出力モジュールの一例を示す構成ブロ
ック図である。FIG. 4 is a configuration block diagram illustrating an example of a conventional input / output module.
1,1a 制御回路 2 不揮発性記憶回路 3,4 インターフェース回路 100,101 入出力信号 1, 1a control circuit 2 nonvolatile memory circuit 3, 4 interface circuit 100, 101 input / output signal
Claims (4)
記憶回路を有する入出力モジュールにおいて、 前記分散制御装置及び外部機器とデータのやり取りを行
う2つのインターフェース回路と、 複数のデータ領域が設けられた前記不揮発性記憶回路
と、 前記2つのインターフェース回路を制御すると共に前記
データ領域の一で書き込み回数超過若しくは書き込みエ
ラーが発生した場合に書き込み動作の対象を他のデータ
領域に順次切り換えて処理する制御回路とを備えたこと
を特徴とする入出力モジュール。1. An input / output module used in a distributed control device and having a nonvolatile memory circuit therein, comprising: two interface circuits for exchanging data with the distributed control device and an external device; and a plurality of data areas. Controlling the non-volatile storage circuit and the two interface circuits, and sequentially switching the target of a write operation to another data area when one of the data areas has exceeded the number of write operations or a write error, and performing processing. An input / output module comprising a circuit.
タ管理領域と、 書き込み動作の対象である前記データ領域の情報を記憶
するパーティション管理領域とから構成されることを特
徴とする特許請求の範囲請求項1記載の入出力モジュー
ル。2. A nonvolatile memory circuit comprising: a plurality of data areas; a data management area for storing the number of times of writing to the plurality of data areas; and a partition for storing information of the data area to be subjected to a write operation. 2. The input / output module according to claim 1, comprising a management area.
ることを特徴とする特許請求の範囲請求項1記載の入出
力モジュール。3. The input / output module according to claim 1, wherein said nonvolatile memory circuit is an EEPROM.
であることを特徴とする特許請求の範囲請求項1記載の
入出力モジュール。4. The input / output module according to claim 1, wherein said nonvolatile storage circuit is a flash memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3250297A JPH10228787A (en) | 1997-02-18 | 1997-02-18 | Input/output module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3250297A JPH10228787A (en) | 1997-02-18 | 1997-02-18 | Input/output module |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10228787A true JPH10228787A (en) | 1998-08-25 |
Family
ID=12360775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3250297A Pending JPH10228787A (en) | 1997-02-18 | 1997-02-18 | Input/output module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10228787A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001181934A (en) * | 1999-11-11 | 2001-07-03 | Truetzschler Gmbh & Co Kg | Apparatus for electronically controlling spinning machine, especially spinning preparation machine |
US6839622B2 (en) | 2002-10-16 | 2005-01-04 | Denso Corporation | Vehicle control system |
-
1997
- 1997-02-18 JP JP3250297A patent/JPH10228787A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001181934A (en) * | 1999-11-11 | 2001-07-03 | Truetzschler Gmbh & Co Kg | Apparatus for electronically controlling spinning machine, especially spinning preparation machine |
US6839622B2 (en) | 2002-10-16 | 2005-01-04 | Denso Corporation | Vehicle control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2002052416A1 (en) | Flash memory system | |
EP0890955B1 (en) | Storage apparatus, data write-in method, and data read-out method | |
JP3875139B2 (en) | Nonvolatile semiconductor memory device, data write control method thereof, and program | |
JP2000020391A (en) | Storage device, data processor and its method | |
US6639843B2 (en) | Semiconductor memory device with block-unit erase type nonvolatile memory | |
JPH09282862A (en) | Memory card | |
JPH10228787A (en) | Input/output module | |
JP3244031B2 (en) | Semiconductor storage device | |
KR100259073B1 (en) | Error handling device of a flash memory | |
JP3098363B2 (en) | Storage device | |
JP2001125659A (en) | Information processor | |
JP2003216507A (en) | Storage capacity processing system | |
JP3070524B2 (en) | Storage device | |
JPH0581145A (en) | Data write circuit in eeprom | |
JP2001318907A (en) | Microcomputer incorporating flash memory | |
JPH06266626A (en) | Backup method for semiconductor auxiliary storage and non-volatile semiconductor auxiliary storage | |
JP2021051474A (en) | Information processing device and control method of information processing device | |
JP2002215413A (en) | Firmware transfer method and inter-module data transmission system | |
JPH11316716A (en) | Memory control method and memory controller | |
JPS646600B2 (en) | ||
JPH06251589A (en) | Associative memory input/output control circuit | |
JPH04291613A (en) | Circuit unit capable of connecting/disconnecting active line | |
JPS6349956A (en) | Memory control system | |
JPH02224044A (en) | Program storage device | |
JPS61264450A (en) | Memory device |