JPH11121682A - テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 - Google Patents
テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置Info
- Publication number
- JPH11121682A JPH11121682A JP9282323A JP28232397A JPH11121682A JP H11121682 A JPH11121682 A JP H11121682A JP 9282323 A JP9282323 A JP 9282323A JP 28232397 A JP28232397 A JP 28232397A JP H11121682 A JPH11121682 A JP H11121682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- liquid crystal
- solder resist
- crystal panel
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 銅配線パターンが断線しにくく製造歩留りの
高いフレックスＴＣＰ半導体装置を提供する。 【解決手段】 ポリイミド基材２２にスリット２５・２
５を設け、ポリイミド基材２２の表面にインナーリード
２６…、入力側アウターリード２７…、出力側アウター
リード２８…等からなる銅配線パターンを形成する。ス
リット２５・２５の下面側には、ソルダレジスト３１・
３１を、銅配線パターン上にはソルダレジスト３０をそ
れぞれ形成する。ここで、ソルダレジスト３１・３１と
ソルダレジスト３０とは、ヤング率が５ｋｇｆ／ｍｍ2
〜７０ｋｇｆ／ｍｍ2 の範囲にあり、フィラー量が１０
ｗｔ％〜４０ｗｔ％の範囲にある同一のソルダレジスト
を形成する。これにより、銅配線パターンが断線しにく
く、製造歩留りの高いフレックスＴＣＰ半導体装置とす
ることができる。
高いフレックスＴＣＰ半導体装置を提供する。 【解決手段】 ポリイミド基材２２にスリット２５・２
５を設け、ポリイミド基材２２の表面にインナーリード
２６…、入力側アウターリード２７…、出力側アウター
リード２８…等からなる銅配線パターンを形成する。ス
リット２５・２５の下面側には、ソルダレジスト３１・
３１を、銅配線パターン上にはソルダレジスト３０をそ
れぞれ形成する。ここで、ソルダレジスト３１・３１と
ソルダレジスト３０とは、ヤング率が５ｋｇｆ／ｍｍ2
〜７０ｋｇｆ／ｍｍ2 の範囲にあり、フィラー量が１０
ｗｔ％〜４０ｗｔ％の範囲にある同一のソルダレジスト
を形成する。これにより、銅配線パターンが断線しにく
く、製造歩留りの高いフレックスＴＣＰ半導体装置とす
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、適正な柔軟性を有
するソルダレジストを使用したＴＣＰ半導体装置及びそ
のＴＣＰ半導体装置を用いた液晶パネル表示装置に関す
るものである。
するソルダレジストを使用したＴＣＰ半導体装置及びそ
のＴＣＰ半導体装置を用いた液晶パネル表示装置に関す
るものである。
【０００２】
【従来の技術】柔軟な折り曲げ性を有するＴＣＰ（Tape
Carrier Package）半導体装置をフレックスＴＣＰ半導
体装置と呼ぶ。フレックスＴＣＰ半導体装置は、特に額
縁サイズの小さい液晶パネルにおいて、ドライバ半導体
のパッケージとして使用されている。
Carrier Package）半導体装置をフレックスＴＣＰ半導
体装置と呼ぶ。フレックスＴＣＰ半導体装置は、特に額
縁サイズの小さい液晶パネルにおいて、ドライバ半導体
のパッケージとして使用されている。
【０００３】液晶パネルは年々大型化される傾向にあ
り、現在はノートＰＣ（Personal Computer ）用に１３
インチを越えるものも生産されている。従って、大型液
晶パネル用のフレックスＴＣＰ半導体装置の開発が望ま
れている。
り、現在はノートＰＣ（Personal Computer ）用に１３
インチを越えるものも生産されている。従って、大型液
晶パネル用のフレックスＴＣＰ半導体装置の開発が望ま
れている。
【０００４】図６（ａ）に、２種類のソルダレジストを
形成した２色フレックスＴＣＰ半導体装置１０１の平面
構造、同図（ｂ）にそのＡ−Ａ’線断面図をそれぞれ示
す。
形成した２色フレックスＴＣＰ半導体装置１０１の平面
構造、同図（ｂ）にそのＡ−Ａ’線断面図をそれぞれ示
す。
【０００５】２色フレックスＴＣＰ半導体装置１０１
は、フィルム状のポリイミド基材１０２を用いて作製し
たテープキャリア１０３にドライバＩＣチップ１０４を
電気的に接合した構造である。
は、フィルム状のポリイミド基材１０２を用いて作製し
たテープキャリア１０３にドライバＩＣチップ１０４を
電気的に接合した構造である。
【０００６】テープキャリア１０３は、スリット１０５
・１０５と、インナーリード１０６…、入力側アウター
リード１０７…、出力側アウターリード１０８…及びテ
ストパッド１０９からなる銅配線パターンと、上記スリ
ット１０５・１０５及び銅配線パターンを絶縁被覆する
エポキシ系ソルダレジスト１１０…、ポリイミド系ソル
ダレジスト１１１・１１１、ポリイミド系ソルダレジス
ト１１２・１１２と、ポリイミド基材１０２の引出し・
位置合わせに使用されるスプロケットホール１１３…と
から構成される。
・１０５と、インナーリード１０６…、入力側アウター
リード１０７…、出力側アウターリード１０８…及びテ
ストパッド１０９からなる銅配線パターンと、上記スリ
ット１０５・１０５及び銅配線パターンを絶縁被覆する
エポキシ系ソルダレジスト１１０…、ポリイミド系ソル
ダレジスト１１１・１１１、ポリイミド系ソルダレジス
ト１１２・１１２と、ポリイミド基材１０２の引出し・
位置合わせに使用されるスプロケットホール１１３…と
から構成される。
【０００７】特に、銅配線パターン上には、ヤング率が
３８０±８０ｋｇｆ／ｍｍ2 の硬いエポキシ系ソルダレ
ジスト１１０…と、ヤング率が５０±２０ｋｇｆ／ｍｍ
2 の柔軟性を有するポリイミド系ソルダレジスト１１１
・１１１との２種類のソルダレジストが設けられる。
３８０±８０ｋｇｆ／ｍｍ2 の硬いエポキシ系ソルダレ
ジスト１１０…と、ヤング率が５０±２０ｋｇｆ／ｍｍ
2 の柔軟性を有するポリイミド系ソルダレジスト１１１
・１１１との２種類のソルダレジストが設けられる。
【０００８】エポキシ系ソルダレジスト１１０…は、ヤ
ング率が大きいことを利用してポリイミド系ソルダレジ
スト１１１・１１１のブリード（印刷後に溶剤成分を主
体にソルダレジストが流れ出したもの）の発生を阻止す
る役割と、後述するテープキャリア１０３作製時のスズ
メッキ形成工程において、ポリイミド系ソルダレジスト
１１１・１１１のエッジが剥がれることを防止する役割
とを持つ。これにより、ポリイミド系ソルダレジスト１
１１・１１１のパターニング精度を向上させる。
ング率が大きいことを利用してポリイミド系ソルダレジ
スト１１１・１１１のブリード（印刷後に溶剤成分を主
体にソルダレジストが流れ出したもの）の発生を阻止す
る役割と、後述するテープキャリア１０３作製時のスズ
メッキ形成工程において、ポリイミド系ソルダレジスト
１１１・１１１のエッジが剥がれることを防止する役割
とを持つ。これにより、ポリイミド系ソルダレジスト１
１１・１１１のパターニング精度を向上させる。
【０００９】また、スリット１０５・１０５の下面（銅
配線パターンが形成されている面の裏側）には、ヤング
率が５０±２０ｋｇｆ／ｍｍ2 のポリイミド系ソルダレ
ジスト１１２・１１２が形成されている。
配線パターンが形成されている面の裏側）には、ヤング
率が５０±２０ｋｇｆ／ｍｍ2 のポリイミド系ソルダレ
ジスト１１２・１１２が形成されている。
【００１０】一方、ドライバＩＣチップ１０４は、Ａｕ
バンプ１１４…を介してインナーリード１０６…に電気
的に接続されており、その接続点の周辺は樹脂１１５に
よって封止されている。
バンプ１１４…を介してインナーリード１０６…に電気
的に接続されており、その接続点の周辺は樹脂１１５に
よって封止されている。
【００１１】次に、図７を用いて、上記の構造の２色フ
レックスＴＣＰ半導体装置１０１におけるテープキャリ
ア１０３の作製プロセスを説明する。
レックスＴＣＰ半導体装置１０１におけるテープキャリ
ア１０３の作製プロセスを説明する。
【００１２】まず、ポリイミド基材１０２（ユーピレッ
クス；宇部興産の商標）の表面に接着剤を塗布し（工程
１）、デバイスホール、スリット１０５・１０５、スプ
ロケットホール１１３…等を形成すべく上記ポリイミド
基材１０２を金型で打ち抜く（工程２）。
クス；宇部興産の商標）の表面に接着剤を塗布し（工程
１）、デバイスホール、スリット１０５・１０５、スプ
ロケットホール１１３…等を形成すべく上記ポリイミド
基材１０２を金型で打ち抜く（工程２）。
【００１３】次に、１８μｍ、２５μｍ、３５μｍ厚の
銅箔のうち、いずれかをポリイミド基材１０２にラミネ
ートする（工程３）。スリット１０５・１０５には、ま
ず、後に銅配線パターンが形成される面に対して反対側
からポリイミド系ソルダレジスト１１２・１１２を形成
する（工程４）。
銅箔のうち、いずれかをポリイミド基材１０２にラミネ
ートする（工程３）。スリット１０５・１０５には、ま
ず、後に銅配線パターンが形成される面に対して反対側
からポリイミド系ソルダレジスト１１２・１１２を形成
する（工程４）。
【００１４】そして、エッチングマスクとしてのフォト
レジストを銅箔表面に塗布し（工程５）、露光によって
目的のパターンを焼き付け（工程６）て現像する（工程
７）。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し（工程８）た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する（工程
９）。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する（工程１０）。
レジストを銅箔表面に塗布し（工程５）、露光によって
目的のパターンを焼き付け（工程６）て現像する（工程
７）。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し（工程８）た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する（工程
９）。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する（工程１０）。
【００１５】次に、ポリイミド基材１０２の銅配線パタ
ーンを形成した面上において、後で形成するポリイミド
系ソルダレジスト１１１・１１１を両側から挟む位置
に、２５μｍ厚程度のエポキシ系ソルダレジスト１１０
…を印刷して形成する（工程１１）。その後、折り曲げ
部であるスリット１０５・１０５を覆うように、２５μ
ｍ厚程度で工程４と同じポリイミド系ソルダレジスト１
１１・１１１を印刷して形成する（工程１２）。
ーンを形成した面上において、後で形成するポリイミド
系ソルダレジスト１１１・１１１を両側から挟む位置
に、２５μｍ厚程度のエポキシ系ソルダレジスト１１０
…を印刷して形成する（工程１１）。その後、折り曲げ
部であるスリット１０５・１０５を覆うように、２５μ
ｍ厚程度で工程４と同じポリイミド系ソルダレジスト１
１１・１１１を印刷して形成する（工程１２）。
【００１６】次いで、露出している銅箔表面に、無電解
メッキ法により０．２μｍ〜０．６μｍ厚程度のスズメ
ッキを形成し、スズメッキ後はホイスカが発生しないよ
うにキュア（熱処理）を施す（工程１３）。ホイスカと
は、応力等が加わることにより多くの金属で発生する針
状結晶のことである。特に、スズメッキでは発生しやす
い。ホイスカが成長すると端子間でショートを引き起こ
すことがあるため、スズメッキを熱処理してこれを抑制
する。
メッキ法により０．２μｍ〜０．６μｍ厚程度のスズメ
ッキを形成し、スズメッキ後はホイスカが発生しないよ
うにキュア（熱処理）を施す（工程１３）。ホイスカと
は、応力等が加わることにより多くの金属で発生する針
状結晶のことである。特に、スズメッキでは発生しやす
い。ホイスカが成長すると端子間でショートを引き起こ
すことがあるため、スズメッキを熱処理してこれを抑制
する。
【００１７】最後に、以上の工程により作製されたテー
プキャリア１０３を出荷する（工程１４）。
プキャリア１０３を出荷する（工程１４）。
【００１８】また、図８（ａ）に、１種類のソルダレジ
ストのみを銅配線パターン上に形成する１色フレックス
ＴＣＰ半導体装置１２１の平面構造、同図（ｂ）にＢ−
Ｂ’線断面図をそれぞれ示す。このソルダレジストは、
ヤング率が２００±５０ｋｇｆ／ｍｍ2 の硬いエポキシ
系ソルダレジスト１２３・１２３である。この１色フレ
ックスＴＣＰ半導体装置１２１は、２色フレックスＴＣ
Ｐ半導体装置１０１と比較してソルダレジストを形成す
る回数が少ないため、非常に安価に製造することができ
る。しかしその反面、上記のようにヤング率が大きいソ
ルダレジストを使用しているため、２色フレックスＴＣ
Ｐ半導体装置１０１と比較して、実装時の折り曲げに対
する柔軟性に劣る。
ストのみを銅配線パターン上に形成する１色フレックス
ＴＣＰ半導体装置１２１の平面構造、同図（ｂ）にＢ−
Ｂ’線断面図をそれぞれ示す。このソルダレジストは、
ヤング率が２００±５０ｋｇｆ／ｍｍ2 の硬いエポキシ
系ソルダレジスト１２３・１２３である。この１色フレ
ックスＴＣＰ半導体装置１２１は、２色フレックスＴＣ
Ｐ半導体装置１０１と比較してソルダレジストを形成す
る回数が少ないため、非常に安価に製造することができ
る。しかしその反面、上記のようにヤング率が大きいソ
ルダレジストを使用しているため、２色フレックスＴＣ
Ｐ半導体装置１０１と比較して、実装時の折り曲げに対
する柔軟性に劣る。
【００１９】図９に、１色フレックスＴＣＰ１２１にお
けるテープキャリア１２２の作製プロセスを示す。２色
フレックスＴＣＰ半導体装置１０１におけるテープキャ
リア１０３の作製プロセスと異なる点は、上述したよう
に、銅配線パターン上にヤング率が２００±５０ｋｇｆ
／ｍｍ2 の硬いエポキシ系ソルダレジスト１２３・１２
３を１種類だけ形成することである。
けるテープキャリア１２２の作製プロセスを示す。２色
フレックスＴＣＰ半導体装置１０１におけるテープキャ
リア１０３の作製プロセスと異なる点は、上述したよう
に、銅配線パターン上にヤング率が２００±５０ｋｇｆ
／ｍｍ2 の硬いエポキシ系ソルダレジスト１２３・１２
３を１種類だけ形成することである。
【００２０】次に、図１０を用いて２色フレックスＴＣ
Ｐ半導体装置１０１…の液晶パネル２０１及びＰＷＢ
（Printed Wiring Board）基板２０２への実装方法につ
いて説明する。一般に、２色フレックスＴＣＰ半導体装
置のＴＦＴ液晶への実装に際しては、解像度にもよる
が、例えば１２．１インチサイズで１０２４ドット×７
６８ドットの液晶パネルの場合、１３個程度の２色フレ
ックスＴＣＰ半導体装置をドライバとして、片側パネル
の額縁のソース側に設ける。
Ｐ半導体装置１０１…の液晶パネル２０１及びＰＷＢ
（Printed Wiring Board）基板２０２への実装方法につ
いて説明する。一般に、２色フレックスＴＣＰ半導体装
置のＴＦＴ液晶への実装に際しては、解像度にもよる
が、例えば１２．１インチサイズで１０２４ドット×７
６８ドットの液晶パネルの場合、１３個程度の２色フレ
ックスＴＣＰ半導体装置をドライバとして、片側パネル
の額縁のソース側に設ける。
【００２１】まず、液晶パネル２０１に、異方性・導電
性接着剤であるＡＣＦ（Anisotropic Conductive Film
）を仮圧着する。ＡＣＦは、１．２ｍｍから３ｍｍ程
度までの種類の幅があり、液晶パネル２０１の額縁のサ
イズに合わせて適宜選択される。従って、例えば、額縁
の幅が狭ければ、ＡＣＦも幅の狭いものを選択する。Ａ
ＣＦを仮圧着するには、ＡＣＦを液晶パネル２０１に貼
り付けたまま、９０℃に加熱したツールを２秒程度押し
当てる。このとき、ＡＣＦは熱によって反応して硬化す
るが、後に本圧着することができるようにするため、完
全には硬化させない。
性接着剤であるＡＣＦ（Anisotropic Conductive Film
）を仮圧着する。ＡＣＦは、１．２ｍｍから３ｍｍ程
度までの種類の幅があり、液晶パネル２０１の額縁のサ
イズに合わせて適宜選択される。従って、例えば、額縁
の幅が狭ければ、ＡＣＦも幅の狭いものを選択する。Ａ
ＣＦを仮圧着するには、ＡＣＦを液晶パネル２０１に貼
り付けたまま、９０℃に加熱したツールを２秒程度押し
当てる。このとき、ＡＣＦは熱によって反応して硬化す
るが、後に本圧着することができるようにするため、完
全には硬化させない。
【００２２】ＡＣＦの仮圧着が終了した時点で、ＡＣＦ
に付着させていたスペーサを剥がし、そこに２色フレッ
クスＴＣＰ半導体装置１０１…の出力側アウターリード
１０８…を仮圧着する。このとき、２色フレックスＴＣ
Ｐ半導体装置１０１…と液晶パネル２０１とを、それぞ
れに形成されたアライメントマークを用いて位置合わせ
する。２色フレックスＴＣＰ半導体装置１０１…は、こ
の仮圧着前に、リール状につながった状態にあるため、
金型で打ち抜いて個片にしておく。そして、仮圧着時に
は、１００℃に加熱したツールを１０ｋｇｆ／ｃｍ2 の
荷重で３秒押し当てるが、ＡＣＦを完全には硬化させな
い。
に付着させていたスペーサを剥がし、そこに２色フレッ
クスＴＣＰ半導体装置１０１…の出力側アウターリード
１０８…を仮圧着する。このとき、２色フレックスＴＣ
Ｐ半導体装置１０１…と液晶パネル２０１とを、それぞ
れに形成されたアライメントマークを用いて位置合わせ
する。２色フレックスＴＣＰ半導体装置１０１…は、こ
の仮圧着前に、リール状につながった状態にあるため、
金型で打ち抜いて個片にしておく。そして、仮圧着時に
は、１００℃に加熱したツールを１０ｋｇｆ／ｃｍ2 の
荷重で３秒押し当てるが、ＡＣＦを完全には硬化させな
い。
【００２３】２色フレックスＴＣＰ半導体装置１０１…
の仮圧着後に本圧着を行う。本圧着は、全ての２色フレ
ックスＴＣＰ半導体装置１０１…に一括して、２００℃
に加熱したツールを３５ｋｇｆ／ｃｍ2 の荷重で２０秒
押し当てて実施する。
の仮圧着後に本圧着を行う。本圧着は、全ての２色フレ
ックスＴＣＰ半導体装置１０１…に一括して、２００℃
に加熱したツールを３５ｋｇｆ／ｃｍ2 の荷重で２０秒
押し当てて実施する。
【００２４】液晶パネル２０１に２色フレックスＴＣＰ
半導体装置１０１…を実装すると、今度は２色フレック
スＴＣＰ半導体装置１０１…の入力側アウターリード１
０７…をＰＷＢ基板２０２に接合する。ＰＷＢ基板２０
２への実装方法として、ハンダ付けによる方法とＡＣＦ
による方法とがある。ＡＣＦによる実装方法では、ＰＷ
Ｂ基板２０２をアライメントし、全ての２色フレックス
ＴＣＰ半導体装置１０１…を一括して実装する。このと
き、ＰＷＢ基板２０２と、液晶パネル２０１を構成する
ガラス基板との熱膨張係数の違いによって、２色フレッ
クスＴＣＰ半導体装置１０１…に熱応力が集中する。
半導体装置１０１…を実装すると、今度は２色フレック
スＴＣＰ半導体装置１０１…の入力側アウターリード１
０７…をＰＷＢ基板２０２に接合する。ＰＷＢ基板２０
２への実装方法として、ハンダ付けによる方法とＡＣＦ
による方法とがある。ＡＣＦによる実装方法では、ＰＷ
Ｂ基板２０２をアライメントし、全ての２色フレックス
ＴＣＰ半導体装置１０１…を一括して実装する。このと
き、ＰＷＢ基板２０２と、液晶パネル２０１を構成する
ガラス基板との熱膨張係数の違いによって、２色フレッ
クスＴＣＰ半導体装置１０１…に熱応力が集中する。
【００２５】２色フレックスＴＣＰ半導体装置１０１…
は、このような熱応力が加わった状態で、ＰＷＢ基板２
０２が液晶パネル２０１の裏側に配置されるべく折り曲
げられる。
は、このような熱応力が加わった状態で、ＰＷＢ基板２
０２が液晶パネル２０１の裏側に配置されるべく折り曲
げられる。
【００２６】
【発明が解決しようとする課題】ところが、図６に示す
ような２種類のソルダレジストを使用する２色フレック
スＴＣＰ半導体装置１０１では、使用するソルダレジス
トのヤング率が大きい。このため、２色フレックスＴＣ
Ｐ半導体装置１０１を１７インチ以上の大型液晶パネル
に実装した場合、液晶パネル２０１とＰＷＢ基板２０２
との熱膨張係数の差によって起こる２色フレックスＴＣ
Ｐ半導体装置１０１…への応力が増大し、銅配線パター
ンにこの応力が集中して銅配線パターンが断線しやすく
なる。
ような２種類のソルダレジストを使用する２色フレック
スＴＣＰ半導体装置１０１では、使用するソルダレジス
トのヤング率が大きい。このため、２色フレックスＴＣ
Ｐ半導体装置１０１を１７インチ以上の大型液晶パネル
に実装した場合、液晶パネル２０１とＰＷＢ基板２０２
との熱膨張係数の差によって起こる２色フレックスＴＣ
Ｐ半導体装置１０１…への応力が増大し、銅配線パター
ンにこの応力が集中して銅配線パターンが断線しやすく
なる。
【００２７】このとき、断線する箇所は、図１１に示す
ように、液晶パネル２０１と２色フレックスＴＣＰ半導
体装置１０１…とがＡＣＦによって接合する出力側アウ
ターリード１０８…の付近である。この断線は、液晶パ
ネル２０１が大型になる程顕著になり、液晶パネル表示
装置を生産する上で大きな問題になる。
ように、液晶パネル２０１と２色フレックスＴＣＰ半導
体装置１０１…とがＡＣＦによって接合する出力側アウ
ターリード１０８…の付近である。この断線は、液晶パ
ネル２０１が大型になる程顕著になり、液晶パネル表示
装置を生産する上で大きな問題になる。
【００２８】また、２色フレックスＴＣＰ半導体装置１
０１では、硬いエポキシ系ソルダレジスト１１０…を使
用するため、２色フレックスＴＣＰ半導体装置１０１自
身が硬くなり、柔軟性を損なうことになる。その上、２
色フレックスＴＣＰ半導体装置１０１上に硬いソルダレ
ジストを形成すると、２色フレックスＴＣＰ半導体装置
１０１に反りが発生するため、２色フレックスＴＣＰ半
導体装置１０１をアセンブリ工程で順調に搬送すること
ができなかった。この反りは、特に２色フレックスＴＣ
Ｐ半導体装置１０１の幅が４８ｍｍ以上のときに発生し
やすい。
０１では、硬いエポキシ系ソルダレジスト１１０…を使
用するため、２色フレックスＴＣＰ半導体装置１０１自
身が硬くなり、柔軟性を損なうことになる。その上、２
色フレックスＴＣＰ半導体装置１０１上に硬いソルダレ
ジストを形成すると、２色フレックスＴＣＰ半導体装置
１０１に反りが発生するため、２色フレックスＴＣＰ半
導体装置１０１をアセンブリ工程で順調に搬送すること
ができなかった。この反りは、特に２色フレックスＴＣ
Ｐ半導体装置１０１の幅が４８ｍｍ以上のときに発生し
やすい。
【００２９】さらに、２色フレックスＴＣＰ半導体装置
１０１では、２種類のソルダレジストを形成するため、
これらを印刷する工程で専用印刷機が２台必要となる
上、ソルダレジストの管理が複雑になる。従って、テー
プキャリア１０３の製造コストが高くなるという問題が
あった。
１０１では、２種類のソルダレジストを形成するため、
これらを印刷する工程で専用印刷機が２台必要となる
上、ソルダレジストの管理が複雑になる。従って、テー
プキャリア１０３の製造コストが高くなるという問題が
あった。
【００３０】ソルダレジストとしてポリイミド系ソルダ
レジストのみを形成すると、フレックスＴＣＰ半導体装
置の反りと、テープキャリアの製造コストが高くなるこ
ととを解決することができる。しかし、ポリイミド系ソ
ルダレジストはチクソ性が低いため、図１２に示すよう
に、パターンエッジ１４１にブリード１４２が発生して
しまう。チクソ性とは、攪拌によって粘度が低下し、放
置すると粘度が増大する性質の尺度である。例えばソル
ダレジストのチクソ性が高いと、印刷時には粘度が低い
ためパターニング精度が良く、印刷後には粘度が増大す
るためブリードが発生しにくくなる。
レジストのみを形成すると、フレックスＴＣＰ半導体装
置の反りと、テープキャリアの製造コストが高くなるこ
ととを解決することができる。しかし、ポリイミド系ソ
ルダレジストはチクソ性が低いため、図１２に示すよう
に、パターンエッジ１４１にブリード１４２が発生して
しまう。チクソ性とは、攪拌によって粘度が低下し、放
置すると粘度が増大する性質の尺度である。例えばソル
ダレジストのチクソ性が高いと、印刷時には粘度が低い
ためパターニング精度が良く、印刷後には粘度が増大す
るためブリードが発生しにくくなる。
【００３１】従って、チクソ性が低いとソルダレジスト
１４３のパターンエッジ１４１が正確に印刷されず、テ
ープキャリアの作製に支障を来す。さらには、テープキ
ャリアのデバイスホール内のインナーリード１４４…へ
ソルダレジスト１４３が流れ出し、ＩＬＢ（Inner Lead
Bonding）工程でボンディングすることができないとい
う不都合も生じる。
１４３のパターンエッジ１４１が正確に印刷されず、テ
ープキャリアの作製に支障を来す。さらには、テープキ
ャリアのデバイスホール内のインナーリード１４４…へ
ソルダレジスト１４３が流れ出し、ＩＬＢ（Inner Lead
Bonding）工程でボンディングすることができないとい
う不都合も生じる。
【００３２】また、従来の２色フレックスＴＣＰ半導体
装置１０１には、スリット１０５・１０５の裏側に形成
するポリイミド系ソルダレジスト１１２・１１２のパタ
ーンエッジがスズメッキ工程で剥がれたり、剥がれたソ
ルダレジストが塵埃となってテープキャリア１０３を汚
染するという問題がある。
装置１０１には、スリット１０５・１０５の裏側に形成
するポリイミド系ソルダレジスト１１２・１１２のパタ
ーンエッジがスズメッキ工程で剥がれたり、剥がれたソ
ルダレジストが塵埃となってテープキャリア１０３を汚
染するという問題がある。
【００３３】本発明は上記従来の問題点に鑑みなされた
ものであって、その目的は、銅配線パターンが断線しに
くく製造歩留りの高いフレックスＴＣＰ半導体装置、及
びそのフレックスＴＣＰ半導体装置を用いた大型液晶パ
ネル表示装置を提供することにある。
ものであって、その目的は、銅配線パターンが断線しに
くく製造歩留りの高いフレックスＴＣＰ半導体装置、及
びそのフレックスＴＣＰ半導体装置を用いた大型液晶パ
ネル表示装置を提供することにある。
【００３４】
【課題を解決するための手段】請求項１に係る発明のテ
ープキャリアパッケージ半導体装置は、上記課題を解決
するために、絶縁テープに設けられた金属配線パターン
と上記金属配線パターンと共に上記絶縁テープが湾曲可
能となるように上記絶縁テープに設けられたスルーホー
ルの表裏両側とを絶縁被覆する絶縁保護膜を有するテー
プキャリアと、上記テープキャリアに半導体素子が実装
されてなるテープキャリアパッケージ半導体装置におい
て、上記スルーホールの表裏両側を絶縁被覆するそれぞ
れの上記絶縁保護膜は、ヤング率が５ｋｇｆ／ｍｍ2 〜
７０ｋｇｆ／ｍｍ2 の範囲にあるソルダレジストである
ことを特徴としている。
ープキャリアパッケージ半導体装置は、上記課題を解決
するために、絶縁テープに設けられた金属配線パターン
と上記金属配線パターンと共に上記絶縁テープが湾曲可
能となるように上記絶縁テープに設けられたスルーホー
ルの表裏両側とを絶縁被覆する絶縁保護膜を有するテー
プキャリアと、上記テープキャリアに半導体素子が実装
されてなるテープキャリアパッケージ半導体装置におい
て、上記スルーホールの表裏両側を絶縁被覆するそれぞ
れの上記絶縁保護膜は、ヤング率が５ｋｇｆ／ｍｍ2 〜
７０ｋｇｆ／ｍｍ2 の範囲にあるソルダレジストである
ことを特徴としている。
【００３５】上記の発明では、スルーホールの表裏両側
を絶縁被覆するそれぞれの絶縁保護膜として、ヤング率
が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲にある
ソルダレジストが形成される。これにより、テープキャ
リアパッケージ半導体装置の柔軟性が向上する。
を絶縁被覆するそれぞれの絶縁保護膜として、ヤング率
が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲にある
ソルダレジストが形成される。これにより、テープキャ
リアパッケージ半導体装置の柔軟性が向上する。
【００３６】従って、テープキャリアパッケージ半導体
装置を大型の液晶パネルに実装する際、テープキャリア
パッケージ半導体装置に大きな応力が加わっても金属配
線パターンは断線しない。さらに、テープキャリアパッ
ケージ半導体装置の反りを抑制し、テープキャリアパッ
ケージ半導体装置の製造歩留りを向上させることができ
る。
装置を大型の液晶パネルに実装する際、テープキャリア
パッケージ半導体装置に大きな応力が加わっても金属配
線パターンは断線しない。さらに、テープキャリアパッ
ケージ半導体装置の反りを抑制し、テープキャリアパッ
ケージ半導体装置の製造歩留りを向上させることができ
る。
【００３７】請求項２に係る発明のテープキャリアパッ
ケージ半導体装置は、上記課題を解決するために、請求
項１に記載のテープキャリアパッケージ半導体装置にお
いて、上記ソルダレジストは、上記スルーホールの表裏
両側において同一の材料からなることを特徴としてい
る。
ケージ半導体装置は、上記課題を解決するために、請求
項１に記載のテープキャリアパッケージ半導体装置にお
いて、上記ソルダレジストは、上記スルーホールの表裏
両側において同一の材料からなることを特徴としてい
る。
【００３８】上記の発明によれば、スルーホールの表裏
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが１種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が１台で済むと共に、ソルダレジスト
の管理が容易になる。
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが１種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が１台で済むと共に、ソルダレジスト
の管理が容易になる。
【００３９】請求項３に係る発明のテープキャリアパッ
ケージ半導体装置は、上記課題を解決するために、請求
項１または２に記載のテープキャリアパッケージ半導体
装置において、上記ソルダレジストは、その粘度を決定
するフィラーを１０ｗｔ％〜４０ｗｔ％の範囲で含有す
ることを特徴としている。
ケージ半導体装置は、上記課題を解決するために、請求
項１または２に記載のテープキャリアパッケージ半導体
装置において、上記ソルダレジストは、その粘度を決定
するフィラーを１０ｗｔ％〜４０ｗｔ％の範囲で含有す
ることを特徴としている。
【００４０】上記の発明によれば、ソルダレジストは１
０ｗｔ％〜４０ｗｔ％の範囲でフィラーを含有する。こ
のため、ソルダレジストを印刷するときにブリードの発
生が阻止されてパターニング精度が向上すると共に、テ
ープキャリア作製時にソルダレジストの剥がれが起こら
ずテープキャリア作製歩留りが向上する。
０ｗｔ％〜４０ｗｔ％の範囲でフィラーを含有する。こ
のため、ソルダレジストを印刷するときにブリードの発
生が阻止されてパターニング精度が向上すると共に、テ
ープキャリア作製時にソルダレジストの剥がれが起こら
ずテープキャリア作製歩留りが向上する。
【００４１】請求項４に係る発明のテープキャリアパッ
ケージ半導体装置は、上記課題を解決するために、請求
項１ないし３のいずれかに記載のテープキャリアパッケ
ージ半導体装置において、上記ソルダレジストは、ゴム
系、ポリイミド系、ウレタン系、シリコーン系、あるい
はエポキシ系のいずれかの材料からなることを特徴とし
ている。
ケージ半導体装置は、上記課題を解決するために、請求
項１ないし３のいずれかに記載のテープキャリアパッケ
ージ半導体装置において、上記ソルダレジストは、ゴム
系、ポリイミド系、ウレタン系、シリコーン系、あるい
はエポキシ系のいずれかの材料からなることを特徴とし
ている。
【００４２】上記の発明によれば、ソルダレジストは、
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のうちいずれかの材料からなる柔軟性
の高い絶縁保護膜となる。
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のうちいずれかの材料からなる柔軟性
の高い絶縁保護膜となる。
【００４３】請求項５に係る発明の液晶パネル表示装置
は、上記課題を解決するために、絶縁テープに設けられ
た金属配線パターンと上記金属配線パターンが湾曲可能
となるように上記絶縁テープに設けられたスルーホール
の表裏両側とを絶縁被覆する絶縁保護膜を有するテープ
キャリアと、液晶パネルを駆動するように上記テープキ
ャリアに実装される駆動用半導体素子とを有するテープ
キャリアパッケージ半導体装置及び上記液晶パネルを備
える液晶パネル表示装置において、上記スルーホールの
表裏両側を絶縁被覆するそれぞれの上記絶縁保護膜は、
ヤング率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範
囲にあるソルダレジストであることを特徴としている。
は、上記課題を解決するために、絶縁テープに設けられ
た金属配線パターンと上記金属配線パターンが湾曲可能
となるように上記絶縁テープに設けられたスルーホール
の表裏両側とを絶縁被覆する絶縁保護膜を有するテープ
キャリアと、液晶パネルを駆動するように上記テープキ
ャリアに実装される駆動用半導体素子とを有するテープ
キャリアパッケージ半導体装置及び上記液晶パネルを備
える液晶パネル表示装置において、上記スルーホールの
表裏両側を絶縁被覆するそれぞれの上記絶縁保護膜は、
ヤング率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範
囲にあるソルダレジストであることを特徴としている。
【００４４】上記の発明によれば、スルーホールの表裏
両側を被覆するそれぞれの上記絶縁保護膜は、ヤング率
が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲にある
ソルダレジストである。このため、液晶パネル表示装置
は、柔軟性の高いテープキャリアパッケージ半導体装置
を有するものとなる。
両側を被覆するそれぞれの上記絶縁保護膜は、ヤング率
が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲にある
ソルダレジストである。このため、液晶パネル表示装置
は、柔軟性の高いテープキャリアパッケージ半導体装置
を有するものとなる。
【００４５】従って、テープキャリアパッケージ半導体
装置を液晶パネルに実装しても金属配線パターンは断線
しない。さらに、テープキャリアパッケージ半導体装置
の反りを抑制し、液晶パネル表示装置の製造歩留りを向
上させることができる。
装置を液晶パネルに実装しても金属配線パターンは断線
しない。さらに、テープキャリアパッケージ半導体装置
の反りを抑制し、液晶パネル表示装置の製造歩留りを向
上させることができる。
【００４６】請求項６に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項５に記載の液晶
パネル表示装置において、上記ソルダレジストは、上記
スルーホールの表裏両側において同一の材料からなるこ
とを特徴としている。
は、上記課題を解決するために、請求項５に記載の液晶
パネル表示装置において、上記ソルダレジストは、上記
スルーホールの表裏両側において同一の材料からなるこ
とを特徴としている。
【００４７】上記の発明によれば、スルーホールの表裏
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが１種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が１台で済むと共に、ソルダレジスト
の管理が容易になる。
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが１種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が１台で済むと共に、ソルダレジスト
の管理が容易になる。
【００４８】従って、液晶パネル表示装置を低コストで
製造することができる。
製造することができる。
【００４９】請求項７に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項５または６に記
載の液晶パネル表示装置において、上記ソルダレジスト
は、その粘度を決定するフィラーを１０ｗｔ％〜４０ｗ
ｔ％の範囲で含有することを特徴としている。
は、上記課題を解決するために、請求項５または６に記
載の液晶パネル表示装置において、上記ソルダレジスト
は、その粘度を決定するフィラーを１０ｗｔ％〜４０ｗ
ｔ％の範囲で含有することを特徴としている。
【００５０】上記の発明によれば、ソルダレジストは１
０ｗｔ％〜４０ｗｔ％の範囲でフィラーを含有する。こ
のため、ソルダレジストを印刷するときにブリードの発
生が阻止されてパターニング精度が向上すると共に、テ
ープキャリア作製時にソルダレジストの剥がれが起こら
ず液晶パネル表示装置の製造歩留りが向上する。
０ｗｔ％〜４０ｗｔ％の範囲でフィラーを含有する。こ
のため、ソルダレジストを印刷するときにブリードの発
生が阻止されてパターニング精度が向上すると共に、テ
ープキャリア作製時にソルダレジストの剥がれが起こら
ず液晶パネル表示装置の製造歩留りが向上する。
【００５１】請求項８に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項５ないし７のい
ずれかに記載の液晶パネル表示装置において、上記ソル
ダレジストは、ゴム系、ポリイミド系、ウレタン系、シ
リコーン系、あるいはエポキシ系のいずれかの材料から
なることを特徴としている。
は、上記課題を解決するために、請求項５ないし７のい
ずれかに記載の液晶パネル表示装置において、上記ソル
ダレジストは、ゴム系、ポリイミド系、ウレタン系、シ
リコーン系、あるいはエポキシ系のいずれかの材料から
なることを特徴としている。
【００５２】上記の発明によれば、ソルダレジストは、
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のいずれかの材料からなる柔軟性の高
い絶縁保護膜として機能する。
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のいずれかの材料からなる柔軟性の高
い絶縁保護膜として機能する。
【００５３】請求項９に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項５ないし８のい
ずれかに記載の液晶パネル表示装置において、上記液晶
パネルが１０インチ以上であることを特徴としている。
は、上記課題を解決するために、請求項５ないし８のい
ずれかに記載の液晶パネル表示装置において、上記液晶
パネルが１０インチ以上であることを特徴としている。
【００５４】上記の発明によれば、液晶パネル表示装置
に使用される液晶パネルは１０インチ以上の大型である
が、テープキャリアパッケージ半導体装置は、絶縁保護
膜が高い柔軟性を有すると共に製造歩留りが高い。
に使用される液晶パネルは１０インチ以上の大型である
が、テープキャリアパッケージ半導体装置は、絶縁保護
膜が高い柔軟性を有すると共に製造歩留りが高い。
【００５５】従って、テープキャリアパッケージ半導体
装置を液晶パネルに実装しても金属配線パターンの断線
が起こりにくく、１０インチ以上の大型の液晶パネル表
示装置を歩留り良く製造することができる。
装置を液晶パネルに実装しても金属配線パターンの断線
が起こりにくく、１０インチ以上の大型の液晶パネル表
示装置を歩留り良く製造することができる。
【００５６】
〔実施の形態１〕本発明のテープキャリアパッケージ半
導体装置の実施の一形態について図１ないし図４に基づ
いて説明すれば、以下の通りである。
導体装置の実施の一形態について図１ないし図４に基づ
いて説明すれば、以下の通りである。
【００５７】本実施の形態のＴＣＰ半導体装置（テープ
キャリアパッケージ半導体装置）を製造するにあたり、
まず、図４（ａ）に示すような試験用パターンであるＴ
ＥＧ１を作製して断線試験を行うことにより、ＴＣＰ半
導体装置の最適な構造を調べた。
キャリアパッケージ半導体装置）を製造するにあたり、
まず、図４（ａ）に示すような試験用パターンであるＴ
ＥＧ１を作製して断線試験を行うことにより、ＴＣＰ半
導体装置の最適な構造を調べた。
【００５８】ＴＥＧ１は、ポリイミド基材２、スリット
３、銅配線パターン４、電極パッド５・５、及びソルダ
レジスト６から構成される。また、スリット３の裏側に
は同図（ｃ）に示すように、ソルダレジスト７が塗布さ
れている。
３、銅配線パターン４、電極パッド５・５、及びソルダ
レジスト６から構成される。また、スリット３の裏側に
は同図（ｃ）に示すように、ソルダレジスト７が塗布さ
れている。
【００５９】上記ＴＥＧ１の主要部の寸法は図４（ａ）
に示すとおりであるが、これに限るものではなく、ＴＣ
Ｐ半導体装置の寸法に応じて適宜変更される。但し、Ｔ
ＥＧ１を形成するにあたり、銅配線パターン４に使用さ
れる銅箔の種類・厚み、ポリイミド基材２と銅箔とを接
着する接着剤の種類・厚み、ソルダレジスト６の種類・
厚み、スリット３の寸法等は、実際に使用されるＴＣＰ
半導体装置に等しくした。特に、銅箔には電解銅箔を使
用し、厚みは１／２オンス、配線パターン幅は３５μ
ｍ、配線パターンピッチは７０μｍである。また、接着
剤には東レ（株）の＃７１００（商品名）を使用した。
に示すとおりであるが、これに限るものではなく、ＴＣ
Ｐ半導体装置の寸法に応じて適宜変更される。但し、Ｔ
ＥＧ１を形成するにあたり、銅配線パターン４に使用さ
れる銅箔の種類・厚み、ポリイミド基材２と銅箔とを接
着する接着剤の種類・厚み、ソルダレジスト６の種類・
厚み、スリット３の寸法等は、実際に使用されるＴＣＰ
半導体装置に等しくした。特に、銅箔には電解銅箔を使
用し、厚みは１／２オンス、配線パターン幅は３５μ
ｍ、配線パターンピッチは７０μｍである。また、接着
剤には東レ（株）の＃７１００（商品名）を使用した。
【００６０】電極パッド５・５は、銅配線パターン４が
断線すると、これをすぐに確認できるようにするために
設けてある。断線不良を確認するには、断線試験の後に
オープンチェッカを電極パッド５・５に接触させるだけ
でよい。
断線すると、これをすぐに確認できるようにするために
設けてある。断線不良を確認するには、断線試験の後に
オープンチェッカを電極パッド５・５に接触させるだけ
でよい。
【００６１】なお、工程を簡略化する目的で、ＴＥＧ１
へのドライバＩＣチップのアセンブリを省略してある。
へのドライバＩＣチップのアセンブリを省略してある。
【００６２】次に、図４（ｂ）（ｃ）に示すように上記
の構成のＴＥＧ１…を液晶パネル１１とＰＷＢ基板１２
とに３個接合して折り曲げる。接合工程は以下のように
なる。
の構成のＴＥＧ１…を液晶パネル１１とＰＷＢ基板１２
とに３個接合して折り曲げる。接合工程は以下のように
なる。
【００６３】まず、液晶パネル１１にＡＣＦ１３を仮圧
着する。この仮圧着では、９０℃に加熱したツールを１
０ｋｇｆ／ｃｍ2 の荷重をかけて２秒間、ＡＣＦ１３に
押し当てる。その後、ＡＣＦ１３に付着しているスペー
サを剥がし、ＴＥＧ１…をアライメントして仮圧着す
る。この仮圧着は、前述の仮圧着と同様の条件で行う。
次いで、２００℃に加熱したツールを３５ｋｇｆ／ｃｍ
2 の荷重をかけて２０秒間ＴＥＧ１…に押し当て、ＴＥ
Ｇ１…と液晶パネル１１とを本圧着する。
着する。この仮圧着では、９０℃に加熱したツールを１
０ｋｇｆ／ｃｍ2 の荷重をかけて２秒間、ＡＣＦ１３に
押し当てる。その後、ＡＣＦ１３に付着しているスペー
サを剥がし、ＴＥＧ１…をアライメントして仮圧着す
る。この仮圧着は、前述の仮圧着と同様の条件で行う。
次いで、２００℃に加熱したツールを３５ｋｇｆ／ｃｍ
2 の荷重をかけて２０秒間ＴＥＧ１…に押し当て、ＴＥ
Ｇ１…と液晶パネル１１とを本圧着する。
【００６４】液晶パネル１１は１３．８インチで厚みが
１．１ｍｍのガラスを使用して作製されている。また、
圧着装置は全て市販されているものである。
１．１ｍｍのガラスを使用して作製されている。また、
圧着装置は全て市販されているものである。
【００６５】次に、ＰＷＢ基板１２にＡＣＦ１３を接合
する。このとき、液晶パネル１１と同様の条件でＡＣＦ
１３を仮圧着し、その後、ＡＣＦ１３のスペーサを剥が
してＴＥＧ１…とＰＷＢ基板１２とをアライメントし、
全てのＴＥＧ１…を一括して本圧着する。ＰＷＢ基板１
２の厚みは０．５ｍｍである。
する。このとき、液晶パネル１１と同様の条件でＡＣＦ
１３を仮圧着し、その後、ＡＣＦ１３のスペーサを剥が
してＴＥＧ１…とＰＷＢ基板１２とをアライメントし、
全てのＴＥＧ１…を一括して本圧着する。ＰＷＢ基板１
２の厚みは０．５ｍｍである。
【００６６】ＴＥＧ１…を液晶パネル１１とＰＷＢ基板
１２とに接合した後、液晶パネル１１とＰＷＢ基板１２
とが所定の間隔で対向するようにＴＥＧ１…を湾曲さ
せ、断線試験用のサンプルを数個作製する。このサンプ
ルを側面から見た図が図４（ｃ）である。
１２とに接合した後、液晶パネル１１とＰＷＢ基板１２
とが所定の間隔で対向するようにＴＥＧ１…を湾曲さ
せ、断線試験用のサンプルを数個作製する。このサンプ
ルを側面から見た図が図４（ｃ）である。
【００６７】上記のように湾曲させた状態で、温度サイ
クル槽に入れて銅配線パターン４の断線試験を行う。温
度サイクル槽を、８５℃と−３０℃との２通りの温度を
３０分ずつ繰り返すように設定し、１時間で１サイクル
（周期）とカウントする。スリット３の表面及び銅配線
パターン４上（以後、領域ｐと称する）と、スリット３
の裏側（以後、領域ｑと称する）とに様々なソルダレジ
ストを形成したサンプルを作製してこの断線試験方法を
適用し、それぞれのサンプルにおいて断線が発生するサ
イクル数を求めた。その結果の一例を表１に示す。
クル槽に入れて銅配線パターン４の断線試験を行う。温
度サイクル槽を、８５℃と−３０℃との２通りの温度を
３０分ずつ繰り返すように設定し、１時間で１サイクル
（周期）とカウントする。スリット３の表面及び銅配線
パターン４上（以後、領域ｐと称する）と、スリット３
の裏側（以後、領域ｑと称する）とに様々なソルダレジ
ストを形成したサンプルを作製してこの断線試験方法を
適用し、それぞれのサンプルにおいて断線が発生するサ
イクル数を求めた。その結果の一例を表１に示す。
【００６８】
【表１】
【００６９】試験を行ったサンプルは、領域ｐにヤング
率が２００ｋｇｆ／ｍｍ2 のエポキシ系ソルダレジスト
を形成し、領域ｑにヤング率が５０ｋｇｆ／ｍｍ2 のポ
リイミド系ソルダレジストを形成したＴＥＧ（サンプル
１）、領域ｐにヤング率が５０ｋｇｆ／ｍｍ2 のポリイ
ミド系ソルダレジストを挟むようにヤング率が３８０ｋ
ｇｆ／ｍｍ2 のエポキシ系ソルダレジストを形成し、領
域ｑにヤング率が５０ｋｇｆ／ｍｍ2 のポリイミド系ソ
ルダレジストを形成したＴＥＧ（サンプル２）、領域ｐ
・ｑ共にヤング率が１５ｋｇｆ／ｍｍ2 のポリイミド系
ソルダレジストを形成したＴＥＧ（サンプル３）、領域
ｐにヤング率が１５ｋｇｆ／ｍｍ2 のポリイミド系ソル
ダレジストを形成し、領域ｑにヤング率が３８ｋｇｆ／
ｍｍ2 のウレタン系ソルダレジストを形成したＴＥＧ
（サンプル４）、領域ｐ・ｑ共にヤング率が３８ｋｇｆ
／ｍｍ2 のウレタン系ソルダレジストを形成したＴＥＧ
（サンプル５）、領域ｐ・ｑ共にヤング率が４２ｋｇｆ
／ｍｍ2 のシリコーン系ソルダレジストを形成したＴＥ
Ｇ（サンプル６）、及び領域ｐにヤング率が２００ｋｇ
ｆ／ｍｍ2 のエポキシ系ソルダレジストを形成し、領域
ｑにヤング率が５０ｋｇｆ／ｍｍ2 のポリイミド系ソル
ダレジストを形成したＴＣＰ半導体装置（サンプル７）
である。
率が２００ｋｇｆ／ｍｍ2 のエポキシ系ソルダレジスト
を形成し、領域ｑにヤング率が５０ｋｇｆ／ｍｍ2 のポ
リイミド系ソルダレジストを形成したＴＥＧ（サンプル
１）、領域ｐにヤング率が５０ｋｇｆ／ｍｍ2 のポリイ
ミド系ソルダレジストを挟むようにヤング率が３８０ｋ
ｇｆ／ｍｍ2 のエポキシ系ソルダレジストを形成し、領
域ｑにヤング率が５０ｋｇｆ／ｍｍ2 のポリイミド系ソ
ルダレジストを形成したＴＥＧ（サンプル２）、領域ｐ
・ｑ共にヤング率が１５ｋｇｆ／ｍｍ2 のポリイミド系
ソルダレジストを形成したＴＥＧ（サンプル３）、領域
ｐにヤング率が１５ｋｇｆ／ｍｍ2 のポリイミド系ソル
ダレジストを形成し、領域ｑにヤング率が３８ｋｇｆ／
ｍｍ2 のウレタン系ソルダレジストを形成したＴＥＧ
（サンプル４）、領域ｐ・ｑ共にヤング率が３８ｋｇｆ
／ｍｍ2 のウレタン系ソルダレジストを形成したＴＥＧ
（サンプル５）、領域ｐ・ｑ共にヤング率が４２ｋｇｆ
／ｍｍ2 のシリコーン系ソルダレジストを形成したＴＥ
Ｇ（サンプル６）、及び領域ｐにヤング率が２００ｋｇ
ｆ／ｍｍ2 のエポキシ系ソルダレジストを形成し、領域
ｑにヤング率が５０ｋｇｆ／ｍｍ2 のポリイミド系ソル
ダレジストを形成したＴＣＰ半導体装置（サンプル７）
である。
【００７０】なお、サンプル７は、サンプル１ないし６
のＴＥＧと異なり、実際に液晶パネル表示装置に使用さ
れるＴＣＰ半導体装置である。また、ソルダレジストの
厚みは全て２５μｍに統一してある。
のＴＥＧと異なり、実際に液晶パネル表示装置に使用さ
れるＴＣＰ半導体装置である。また、ソルダレジストの
厚みは全て２５μｍに統一してある。
【００７１】表１において、断線に到る温度サイクル数
の欄中に示されている分数は、分母が試験を行ったサン
プル数を、分子がそのうち断線が発生したサンプル数を
表す。まず、全ての断線箇所は、実デバイスであるＴＣ
Ｐ半導体装置の場合と一致した。また、サンプル１が２
０サイクルで断線が発生するのに対して、サンプル７が
５００サイクルで断線が発生することから、断線試験方
法の加速係数は２５倍であることが分かる。従って、こ
の断線試験方法によれば、実デバイスの断線モードを短
時間で再現することができる。
の欄中に示されている分数は、分母が試験を行ったサン
プル数を、分子がそのうち断線が発生したサンプル数を
表す。まず、全ての断線箇所は、実デバイスであるＴＣ
Ｐ半導体装置の場合と一致した。また、サンプル１が２
０サイクルで断線が発生するのに対して、サンプル７が
５００サイクルで断線が発生することから、断線試験方
法の加速係数は２５倍であることが分かる。従って、こ
の断線試験方法によれば、実デバイスの断線モードを短
時間で再現することができる。
【００７２】一方、実用的な耐断線性として、ＴＥＧが
２００サイクル以内で断線しないことが必要であるが、
表１よりサンプル３ないし６がこの条件を満たしている
ことが分かる。さらに、領域ｐ・ｑに共にヤング率の小
さいソルダレジストを使用する方が断線しにくい結果と
なっている。
２００サイクル以内で断線しないことが必要であるが、
表１よりサンプル３ないし６がこの条件を満たしている
ことが分かる。さらに、領域ｐ・ｑに共にヤング率の小
さいソルダレジストを使用する方が断線しにくい結果と
なっている。
【００７３】例えば、サンプル１は２０サイクル、サン
プル２は２５０サイクルで断線するが、サンプル３・サ
ンプル４は７００サイクルでも断線しない。さらに、サ
ンプル２では、試験中にブリードが発生し、パターニン
グ精度が悪化することが判明した。従って、前述の耐断
線性を確保しながらブリードが発生しないようなソルダ
レジストを使用する必要がある。
プル２は２５０サイクルで断線するが、サンプル３・サ
ンプル４は７００サイクルでも断線しない。さらに、サ
ンプル２では、試験中にブリードが発生し、パターニン
グ精度が悪化することが判明した。従って、前述の耐断
線性を確保しながらブリードが発生しないようなソルダ
レジストを使用する必要がある。
【００７４】そこで、このようなソルダレジストの条件
を求めるため、チクソ性を決定するＳｉＯ2 等の無機フ
ィラー量を変えたサンプルを作製して、断線試験を行っ
た。この結果、フィラー量を５ｗｔ％以下とすると２０
０μｍ以上のブリードが発生するが、フィラー量を５ｗ
ｔ％より多くするとブリードを１００μｍ以下に抑制で
きることが分かった。
を求めるため、チクソ性を決定するＳｉＯ2 等の無機フ
ィラー量を変えたサンプルを作製して、断線試験を行っ
た。この結果、フィラー量を５ｗｔ％以下とすると２０
０μｍ以上のブリードが発生するが、フィラー量を５ｗ
ｔ％より多くするとブリードを１００μｍ以下に抑制で
きることが分かった。
【００７５】また、フィラー量が１０ｗｔ％〜４０ｗｔ
％のソルダレジストを使用すれば、２００サイクル以上
でも断線せず、ブリードの発生を阻止できることが分か
った。このときのソルダレジストのヤング率は５ｋｇｆ
／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 であった。なお、ヤング
率を５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲に設
定するには、ソルダレジスト内の重合成分からなる主材
料のヤング率を１ｋｇｆ／ｍｍ2 以下にするのが効果的
である。
％のソルダレジストを使用すれば、２００サイクル以上
でも断線せず、ブリードの発生を阻止できることが分か
った。このときのソルダレジストのヤング率は５ｋｇｆ
／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 であった。なお、ヤング
率を５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲に設
定するには、ソルダレジスト内の重合成分からなる主材
料のヤング率を１ｋｇｆ／ｍｍ2 以下にするのが効果的
である。
【００７６】以上の断線試験結果より、ヤング率が５ｋ
ｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2の範囲内にあり、フ
ィラー量が１０ｗｔ％〜４０ｗｔ％の範囲内にあるソル
ダレジストを領域ｐ・ｑに形成すれば、実装しても断線
が発生しない実用的なＴＣＰ半導体装置を製造できると
いう効果のあることが分かった。
ｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2の範囲内にあり、フ
ィラー量が１０ｗｔ％〜４０ｗｔ％の範囲内にあるソル
ダレジストを領域ｐ・ｑに形成すれば、実装しても断線
が発生しない実用的なＴＣＰ半導体装置を製造できると
いう効果のあることが分かった。
【００７７】また、ヤング率とフィラー量を上記範囲内
に設定すれば、ゴム系・ポリイミド系・エポキシ系・シ
リコーン系・ウレタン系ソルダレジストのうちいずれか
を領域ｐ・ｑにそれぞれ１種類だけ使用することで上記
の効果が得られる。さらに、上述の断線試験においては
形成する絶縁保護膜の厚みを２５μｍとしたが、これに
限らず、５μｍ〜４５μｍの範囲内であれば同等の効果
が得られることも分かった。
に設定すれば、ゴム系・ポリイミド系・エポキシ系・シ
リコーン系・ウレタン系ソルダレジストのうちいずれか
を領域ｐ・ｑにそれぞれ１種類だけ使用することで上記
の効果が得られる。さらに、上述の断線試験においては
形成する絶縁保護膜の厚みを２５μｍとしたが、これに
限らず、５μｍ〜４５μｍの範囲内であれば同等の効果
が得られることも分かった。
【００７８】次に、上述の断線試験結果に基づいて製造
したＴＣＰ半導体装置について、図２及び図３を用いて
説明する。
したＴＣＰ半導体装置について、図２及び図３を用いて
説明する。
【００７９】図１（ａ）に、テープキャリアパッケージ
半導体装置としてのフレックスＴＣＰ半導体装置２１の
平面構造、同図（ｂ）にそのＣ−Ｃ’線断面図をそれぞ
れ示す。
半導体装置としてのフレックスＴＣＰ半導体装置２１の
平面構造、同図（ｂ）にそのＣ−Ｃ’線断面図をそれぞ
れ示す。
【００８０】フレックスＴＣＰ半導体装置２１は、絶縁
テープとしてのポリイミド基材２２を用いて作製したテ
ープキャリア２３に半導体素子としてのドライバＩＣチ
ップ２４を電気的に接合した構成である。
テープとしてのポリイミド基材２２を用いて作製したテ
ープキャリア２３に半導体素子としてのドライバＩＣチ
ップ２４を電気的に接合した構成である。
【００８１】テープキャリア２３は、スルーホールとし
てのスリット２５・２５と、インナーリード２６…、入
力側アウターリード２７…、出力側アウターリード２８
…、及びテストパッド２９からなる金属配線パターンと
しての銅配線パターンと、スリット２５・２５及び上記
銅配線パターンを絶縁被覆する絶縁保護膜としてのソル
ダレジスト３０及びソルダレジスト３１・３１と、ポリ
イミド基材２２の送り出し・位置合わせに用いられるス
プロケットホール３２…とから構成される。
てのスリット２５・２５と、インナーリード２６…、入
力側アウターリード２７…、出力側アウターリード２８
…、及びテストパッド２９からなる金属配線パターンと
しての銅配線パターンと、スリット２５・２５及び上記
銅配線パターンを絶縁被覆する絶縁保護膜としてのソル
ダレジスト３０及びソルダレジスト３１・３１と、ポリ
イミド基材２２の送り出し・位置合わせに用いられるス
プロケットホール３２…とから構成される。
【００８２】また、ドライバＩＣチップ２４は、Ａｕバ
ンプ３３…を介してインナーリード２６…と電気的に接
続されると共に、この接続部周辺が樹脂３４によって封
止されている。
ンプ３３…を介してインナーリード２６…と電気的に接
続されると共に、この接続部周辺が樹脂３４によって封
止されている。
【００８３】以下に図２を用いて、上記の構造のフレッ
クスＴＣＰ半導体装置２１におけるテープキャリア２３
の作製プロセスを説明する。
クスＴＣＰ半導体装置２１におけるテープキャリア２３
の作製プロセスを説明する。
【００８４】まず、ポリイミド基材２２（ユーピレック
ス；宇部興産の商標）の表面に接着剤を塗布し（工程
１）、デバイスホール、スリット２５・２５、スプロケ
ットホール３２…を形成すべくポリイミド基材２２を金
型で打ち抜く（工程２）。
ス；宇部興産の商標）の表面に接着剤を塗布し（工程
１）、デバイスホール、スリット２５・２５、スプロケ
ットホール３２…を形成すべくポリイミド基材２２を金
型で打ち抜く（工程２）。
【００８５】次に、１８μｍ、２５μｍ、３５μｍ厚の
銅箔のうち、いずれかをポリイミド基材２２にラミネー
トする（工程３）。スリット２５・２５には、まず、後
に銅配線パターンが形成される面に対して反対側から２
５μｍ厚のソルダレジスト３１・３１を形成し、１５０
℃で６０分キュアする（工程４）。
銅箔のうち、いずれかをポリイミド基材２２にラミネー
トする（工程３）。スリット２５・２５には、まず、後
に銅配線パターンが形成される面に対して反対側から２
５μｍ厚のソルダレジスト３１・３１を形成し、１５０
℃で６０分キュアする（工程４）。
【００８６】このソルダレジスト３１・３１には、ヤン
グ率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲内
にあり、フィラー量が１０ｗｔ％〜４０ｗｔ％の範囲内
にあるゴム系・ポリイミド系・エポキシ系・シリコーン
系・ウレタン系ソルダレジストのうちいずれを使用して
もよい。例えば、硬化してもヤング率が１ｋｇｆ／ｍｍ
2 以下となるような主剤を選定し、この主剤にフィラー
量を３８ｗｔ％混入させたポリイミド系ソルダレジスト
を使用することができる。この場合、硬化後のヤング率
は１６ｋｇｆ／ｍｍ2 となる。鉛筆硬度ではＢに相当す
る。
グ率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲内
にあり、フィラー量が１０ｗｔ％〜４０ｗｔ％の範囲内
にあるゴム系・ポリイミド系・エポキシ系・シリコーン
系・ウレタン系ソルダレジストのうちいずれを使用して
もよい。例えば、硬化してもヤング率が１ｋｇｆ／ｍｍ
2 以下となるような主剤を選定し、この主剤にフィラー
量を３８ｗｔ％混入させたポリイミド系ソルダレジスト
を使用することができる。この場合、硬化後のヤング率
は１６ｋｇｆ／ｍｍ2 となる。鉛筆硬度ではＢに相当す
る。
【００８７】そして、エッチングマスクとしてのフォト
レジストを銅箔表面に塗布し（工程５）、露光によって
目的のパターンを焼き付け（工程６）て現像する（工程
７）。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し（工程８）た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する（工程
９）。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する（工程１０）。
レジストを銅箔表面に塗布し（工程５）、露光によって
目的のパターンを焼き付け（工程６）て現像する（工程
７）。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し（工程８）た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する（工程
９）。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する（工程１０）。
【００８８】次に、ポリイミド基材２２の銅配線パター
ンを形成した面上において、折り曲げ部であるスリット
２５・２５を覆うように、工程４で形成したソルダレジ
スト３１・３１と同一のソルダレジスト３０を印刷し、
２時間程度キュアを行う（工程１１）。
ンを形成した面上において、折り曲げ部であるスリット
２５・２５を覆うように、工程４で形成したソルダレジ
スト３１・３１と同一のソルダレジスト３０を印刷し、
２時間程度キュアを行う（工程１１）。
【００８９】次いで、露出している銅箔表面に、無電解
メッキ法により０．２μｍ〜０．６μｍ厚のスズメッキ
を形成し、スズメッキ後はホイスカが発生しないように
キュアを施す（工程１２）。
メッキ法により０．２μｍ〜０．６μｍ厚のスズメッキ
を形成し、スズメッキ後はホイスカが発生しないように
キュアを施す（工程１２）。
【００９０】次に、以上の工程により作製されたテープ
キャリア２３のインナーリード２６…にドライバＩＣチ
ップ２４をＡｕバンプ３３…を介して接合する（工程１
３）。そして、この接合部の周辺を樹脂３４で封止し
（工程１４）、フレックスＴＣＰ半導体装置２１が完成
する。
キャリア２３のインナーリード２６…にドライバＩＣチ
ップ２４をＡｕバンプ３３…を介して接合する（工程１
３）。そして、この接合部の周辺を樹脂３４で封止し
（工程１４）、フレックスＴＣＰ半導体装置２１が完成
する。
【００９１】以上のように、工程４・工程１１において
は、それぞれにヤング率が５ｋｇｆ／ｍｍ2 〜７０ｋｇ
ｆ／ｍｍ2 の範囲にあり、フィラー量が１０ｗｔ％〜４
０ｗｔ％の範囲にある同一のソルダレジストを使用する
ため、銅配線パターンが断線しにくくなると共に、図３
に示すようにブリードの発生やソルダレジストの剥がれ
がなくパターニング精度を±０．２ｍｍに向上させるこ
とができる。従って、キャリアテープ２３の作製歩留り
を約２％向上させることができる。
は、それぞれにヤング率が５ｋｇｆ／ｍｍ2 〜７０ｋｇ
ｆ／ｍｍ2 の範囲にあり、フィラー量が１０ｗｔ％〜４
０ｗｔ％の範囲にある同一のソルダレジストを使用する
ため、銅配線パターンが断線しにくくなると共に、図３
に示すようにブリードの発生やソルダレジストの剥がれ
がなくパターニング精度を±０．２ｍｍに向上させるこ
とができる。従って、キャリアテープ２３の作製歩留り
を約２％向上させることができる。
【００９２】また、フレックスＴＣＰ半導体装置２１の
反りを１ｍｍ以下に抑制して後のアセンブリ工程でフレ
ックスＴＣＰ半導体装置２１を順調に搬送することがで
きる。さらに、工程４・工程１１においてソルダレジス
トを形成する装置を同一のものとすることができるた
め、フレックスＴＣＰ半導体装置２１の製造コストを削
減することができる。
反りを１ｍｍ以下に抑制して後のアセンブリ工程でフレ
ックスＴＣＰ半導体装置２１を順調に搬送することがで
きる。さらに、工程４・工程１１においてソルダレジス
トを形成する装置を同一のものとすることができるた
め、フレックスＴＣＰ半導体装置２１の製造コストを削
減することができる。
【００９３】なお、工程４・工程１１においては同一の
ソルダレジストを形成したが、これに限るものではな
く、ヤング率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2
の範囲にあり、フィラー量が１０ｗｔ％〜４０ｗｔ％の
範囲にあるソルダレジストをそれぞれの工程において使
用すれば、両工程におけるソルダレジストの種類は異な
っていてもよい。
ソルダレジストを形成したが、これに限るものではな
く、ヤング率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2
の範囲にあり、フィラー量が１０ｗｔ％〜４０ｗｔ％の
範囲にあるソルダレジストをそれぞれの工程において使
用すれば、両工程におけるソルダレジストの種類は異な
っていてもよい。
【００９４】〔実施の形態２〕本発明の液晶パネル表示
装置の実施の一形態について図５を用いて説明すれば、
以下の通りである。なお、説明の便宜上、前記の実施の
形態１の図面に示した構成要素と同一の機能を有する構
成要素については、同一の符号を付し、その説明を省略
する。
装置の実施の一形態について図５を用いて説明すれば、
以下の通りである。なお、説明の便宜上、前記の実施の
形態１の図面に示した構成要素と同一の機能を有する構
成要素については、同一の符号を付し、その説明を省略
する。
【００９５】図５に示すように、本実施の形態における
液晶パネル表示装置５１は、実施の形態１で述べたフレ
ックスＴＣＰ半導体装置２１…、液晶パネル５２、ＰＷ
Ｂ基板５３、バックライト５４、及びベゼル５５から構
成される。
液晶パネル表示装置５１は、実施の形態１で述べたフレ
ックスＴＣＰ半導体装置２１…、液晶パネル５２、ＰＷ
Ｂ基板５３、バックライト５４、及びベゼル５５から構
成される。
【００９６】なお、フレックスＴＣＰ半導体装置２１の
ドライバＩＣチップ２４は、この場合、駆動用半導体素
子として機能する。
ドライバＩＣチップ２４は、この場合、駆動用半導体素
子として機能する。
【００９７】以下に液晶パネル表示装置５１の製造手順
について説明する。
について説明する。
【００９８】まず、液晶パネル５２に、ＡＣＦを仮圧着
する。ＡＣＦは、１．２ｍｍから３ｍｍ程度までの種類
の幅があり、液晶パネル５２の額縁のサイズに合わせて
適宜選択される。従って、例えば、額縁の幅が狭けれ
ば、ＡＣＦも幅の狭いものを選択する。ＡＣＦを仮圧着
するには、ＡＣＦを液晶パネル５２に貼り付けたまま、
９０℃に加熱したツールを２秒程度押し当てる。このと
き、ＡＣＦは熱によって反応して硬化するが、後に本圧
着することができるようにするため、完全には硬化させ
ない。
する。ＡＣＦは、１．２ｍｍから３ｍｍ程度までの種類
の幅があり、液晶パネル５２の額縁のサイズに合わせて
適宜選択される。従って、例えば、額縁の幅が狭けれ
ば、ＡＣＦも幅の狭いものを選択する。ＡＣＦを仮圧着
するには、ＡＣＦを液晶パネル５２に貼り付けたまま、
９０℃に加熱したツールを２秒程度押し当てる。このと
き、ＡＣＦは熱によって反応して硬化するが、後に本圧
着することができるようにするため、完全には硬化させ
ない。
【００９９】ＡＣＦの仮圧着が終了した時点で、ＡＣＦ
に付着していたスペーサを剥がし、そこにフレックスＴ
ＣＰ半導体装置２１…の出力側アウターリード２８…を
仮圧着する。このとき、フレックスＴＣＰ半導体装置２
１…と液晶パネル５２とを、それぞれに形成されたアラ
イメントマークを用いて位置合わせする。フレックスＴ
ＣＰ半導体装置２１…は、この仮圧着前に、リール状に
つながった状態にあるため、金型で打ち抜いて個片にし
ておく。そして、仮圧着時には、１００℃に加熱したツ
ールを１０ｋｇｆ／ｃｍ2 の荷重で３秒押し当てるが、
ＡＣＦを完全には硬化させない。
に付着していたスペーサを剥がし、そこにフレックスＴ
ＣＰ半導体装置２１…の出力側アウターリード２８…を
仮圧着する。このとき、フレックスＴＣＰ半導体装置２
１…と液晶パネル５２とを、それぞれに形成されたアラ
イメントマークを用いて位置合わせする。フレックスＴ
ＣＰ半導体装置２１…は、この仮圧着前に、リール状に
つながった状態にあるため、金型で打ち抜いて個片にし
ておく。そして、仮圧着時には、１００℃に加熱したツ
ールを１０ｋｇｆ／ｃｍ2 の荷重で３秒押し当てるが、
ＡＣＦを完全には硬化させない。
【０１００】フレックスＴＣＰ半導体装置２１…の仮圧
着が終了すると次に本圧着を行う。本圧着は、全てのフ
レックスＴＣＰ半導体装置２１…に一括して、２００℃
に加熱したツールを３５ｋｇｆ／ｃｍ2 の荷重で２０秒
押し当てて実施する。
着が終了すると次に本圧着を行う。本圧着は、全てのフ
レックスＴＣＰ半導体装置２１…に一括して、２００℃
に加熱したツールを３５ｋｇｆ／ｃｍ2 の荷重で２０秒
押し当てて実施する。
【０１０１】液晶パネル５２にフレックスＴＣＰ半導体
装置２１…を実装すると、今度はフレックスＴＣＰ半導
体装置２１…の入力側アウターリード２７をＰＷＢ基板
５３に実装する。ＰＷＢ基板５３への実装方法として、
ハンダ付けによる方法とＡＣＦによる方法とがある。Ａ
ＣＦによる実装方法では、ＰＷＢ基板５３をアライメン
トし、全てのフレックスＴＣＰ半導体装置２１…を一括
して実装する。
装置２１…を実装すると、今度はフレックスＴＣＰ半導
体装置２１…の入力側アウターリード２７をＰＷＢ基板
５３に実装する。ＰＷＢ基板５３への実装方法として、
ハンダ付けによる方法とＡＣＦによる方法とがある。Ａ
ＣＦによる実装方法では、ＰＷＢ基板５３をアライメン
トし、全てのフレックスＴＣＰ半導体装置２１…を一括
して実装する。
【０１０２】その後、液晶パネル５２の裏側に光源とな
るバックライト５４を実装し、フレックスＴＣＰ半導体
装置２１…、液晶パネル５２、ＰＷＢ基板５３、及びバ
ックライト５４からなるユニット全体をベゼル５５で覆
う。
るバックライト５４を実装し、フレックスＴＣＰ半導体
装置２１…、液晶パネル５２、ＰＷＢ基板５３、及びバ
ックライト５４からなるユニット全体をベゼル５５で覆
う。
【０１０３】以上のようにして液晶パネル表示装置５１
が製造される。この液晶パネル表示装置５１には、前述
したように、耐断線性が高く、製造歩留りの良いフレッ
クスＴＣＰ半導体装置２１を使用している。従って、１
０インチ以上の大型液晶パネル表示装置を歩留り良く、
低コストで製造することができる。
が製造される。この液晶パネル表示装置５１には、前述
したように、耐断線性が高く、製造歩留りの良いフレッ
クスＴＣＰ半導体装置２１を使用している。従って、１
０インチ以上の大型液晶パネル表示装置を歩留り良く、
低コストで製造することができる。
【０１０４】
【発明の効果】請求項１に係る発明のテープキャリアパ
ッケージ半導体装置は、以上のように、絶縁テープに設
けられた金属配線パターンと上記金属配線パターンと共
に上記絶縁テープが湾曲可能となるように上記絶縁テー
プに設けられたスルーホールの表裏両側とを絶縁被覆す
る絶縁保護膜を有するテープキャリアと、上記テープキ
ャリアに半導体素子が実装されてなるテープキャリアパ
ッケージ半導体装置において、上記スルーホールの表裏
両側を絶縁被覆するそれぞれの上記絶縁保護膜は、ヤン
グ率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲に
あるソルダレジストである構成である。
ッケージ半導体装置は、以上のように、絶縁テープに設
けられた金属配線パターンと上記金属配線パターンと共
に上記絶縁テープが湾曲可能となるように上記絶縁テー
プに設けられたスルーホールの表裏両側とを絶縁被覆す
る絶縁保護膜を有するテープキャリアと、上記テープキ
ャリアに半導体素子が実装されてなるテープキャリアパ
ッケージ半導体装置において、上記スルーホールの表裏
両側を絶縁被覆するそれぞれの上記絶縁保護膜は、ヤン
グ率が５ｋｇｆ／ｍｍ2 〜７０ｋｇｆ／ｍｍ2 の範囲に
あるソルダレジストである構成である。
【０１０５】それゆえ、テープキャリアパッケージ半導
体装置を大型の液晶パネルに実装する際、テープキャリ
アパッケージ半導体装置に大きな応力が加わっても金属
配線パターンは断線しない。さらに、テープキャリアパ
ッケージ半導体装置の反りを抑制し、テープキャリアパ
ッケージ半導体装置の製造歩留りを向上させることがで
きる。
体装置を大型の液晶パネルに実装する際、テープキャリ
アパッケージ半導体装置に大きな応力が加わっても金属
配線パターンは断線しない。さらに、テープキャリアパ
ッケージ半導体装置の反りを抑制し、テープキャリアパ
ッケージ半導体装置の製造歩留りを向上させることがで
きる。
【０１０６】この結果、信頼性の高いテープキャリアパ
ッケージ半導体装置を低コストで提供することができる
という効果を奏する。
ッケージ半導体装置を低コストで提供することができる
という効果を奏する。
【０１０７】請求項２に係る発明のテープキャリアパッ
ケージ半導体装置は、以上のように、請求項１に記載の
テープキャリアパッケージ半導体装置において、上記ソ
ルダレジストは、上記スルーホールの表裏両側において
同一の材料からなる構成である。
ケージ半導体装置は、以上のように、請求項１に記載の
テープキャリアパッケージ半導体装置において、上記ソ
ルダレジストは、上記スルーホールの表裏両側において
同一の材料からなる構成である。
【０１０８】それゆえ、スルーホールの表裏両側にソル
ダレジストを形成する際、専用の装置が１台で済むと共
に、ソルダレジストの管理が容易になるという効果を奏
する。
ダレジストを形成する際、専用の装置が１台で済むと共
に、ソルダレジストの管理が容易になるという効果を奏
する。
【０１０９】請求項３に係る発明のテープキャリアパッ
ケージ半導体装置は、以上のように、請求項１または２
に記載のテープキャリアパッケージ半導体装置におい
て、上記ソルダレジストは、その粘度を決定するフィラ
ーを１０ｗｔ％〜４０ｗｔ％の範囲で含有する構成であ
る。
ケージ半導体装置は、以上のように、請求項１または２
に記載のテープキャリアパッケージ半導体装置におい
て、上記ソルダレジストは、その粘度を決定するフィラ
ーを１０ｗｔ％〜４０ｗｔ％の範囲で含有する構成であ
る。
【０１１０】それゆえ、ソルダレジストを印刷するとき
にブリードの発生が阻止されてパターニング精度が向上
すると共に、テープキャリア作製時にソルダレジストの
剥がれが起こらずテープキャリア作製歩留りが向上する
という効果を奏する。
にブリードの発生が阻止されてパターニング精度が向上
すると共に、テープキャリア作製時にソルダレジストの
剥がれが起こらずテープキャリア作製歩留りが向上する
という効果を奏する。
【０１１１】請求項４に係る発明のテープキャリアパッ
ケージ半導体装置は、以上のように、請求項１ないし３
のいずれかに記載のテープキャリアパッケージ半導体装
置において、上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなる構成である。
ケージ半導体装置は、以上のように、請求項１ないし３
のいずれかに記載のテープキャリアパッケージ半導体装
置において、上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなる構成である。
【０１１２】それゆえ、ソルダレジストは、柔軟性の高
い絶縁保護膜として機能するという効果を奏する。
い絶縁保護膜として機能するという効果を奏する。
【０１１３】請求項５に係る発明の液晶パネル表示装置
は、以上のように、絶縁テープに設けられた金属配線パ
ターンと上記金属配線パターンが湾曲可能となるように
上記絶縁テープに設けられたスルーホールの表裏両側と
を絶縁被覆する絶縁保護膜を有するテープキャリアと、
液晶パネルを駆動するように上記テープキャリアに実装
される駆動用半導体素子とを有するテープキャリアパッ
ケージ半導体装置及び上記液晶パネルを備える液晶パネ
ル表示装置において、上記スルーホールの表裏両側を絶
縁被覆するそれぞれの上記絶縁保護膜は、ヤング率が５
ｋｇｆ／ｍｍ2〜７０ｋｇｆ／ｍｍ2 の範囲にあるソル
ダレジストである構成である。
は、以上のように、絶縁テープに設けられた金属配線パ
ターンと上記金属配線パターンが湾曲可能となるように
上記絶縁テープに設けられたスルーホールの表裏両側と
を絶縁被覆する絶縁保護膜を有するテープキャリアと、
液晶パネルを駆動するように上記テープキャリアに実装
される駆動用半導体素子とを有するテープキャリアパッ
ケージ半導体装置及び上記液晶パネルを備える液晶パネ
ル表示装置において、上記スルーホールの表裏両側を絶
縁被覆するそれぞれの上記絶縁保護膜は、ヤング率が５
ｋｇｆ／ｍｍ2〜７０ｋｇｆ／ｍｍ2 の範囲にあるソル
ダレジストである構成である。
【０１１４】それゆえ、テープキャリアパッケージ半導
体装置を液晶パネルに実装しても金属配線パターンは断
線しない。さらに、テープキャリアパッケージ半導体装
置の反りを抑制し、液晶パネル表示装置の製造歩留りを
向上させることができる。
体装置を液晶パネルに実装しても金属配線パターンは断
線しない。さらに、テープキャリアパッケージ半導体装
置の反りを抑制し、液晶パネル表示装置の製造歩留りを
向上させることができる。
【０１１５】この結果、信頼性の高い液晶パネル表示装
置を低コストで提供することができるという効果を奏す
る。
置を低コストで提供することができるという効果を奏す
る。
【０１１６】請求項６に係る発明の液晶パネル表示装置
は、以上のように、請求項５に記載の液晶パネル表示装
置において、上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなる構成である。
は、以上のように、請求項５に記載の液晶パネル表示装
置において、上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなる構成である。
【０１１７】それゆえ、スルーホールの表裏両側にソル
ダレジストを形成する際、専用の装置が１台で済むと共
に、ソルダレジストの管理が容易になる。
ダレジストを形成する際、専用の装置が１台で済むと共
に、ソルダレジストの管理が容易になる。
【０１１８】従って、液晶パネル表示装置を低コストで
製造することができるという効果を奏する。
製造することができるという効果を奏する。
【０１１９】請求項７に係る発明の液晶パネル表示装置
は、以上のように、請求項５または６に記載の液晶パネ
ル表示装置において、上記ソルダレジストは、その粘度
を決定するフィラーを１０ｗｔ％〜４０ｗｔ％の範囲で
含有する構成である。
は、以上のように、請求項５または６に記載の液晶パネ
ル表示装置において、上記ソルダレジストは、その粘度
を決定するフィラーを１０ｗｔ％〜４０ｗｔ％の範囲で
含有する構成である。
【０１２０】それゆえ、ソルダレジストを印刷するとき
にブリードの発生が阻止されてパターニング精度が向上
すると共に、テープキャリア作製時にソルダレジストの
剥がれが起こらず液晶パネル表示装置の製造歩留りが向
上するという効果を奏する。
にブリードの発生が阻止されてパターニング精度が向上
すると共に、テープキャリア作製時にソルダレジストの
剥がれが起こらず液晶パネル表示装置の製造歩留りが向
上するという効果を奏する。
【０１２１】請求項８に係る発明の液晶パネル表示装置
は、以上のように、請求項５ないし７のいずれかに記載
の液晶パネル表示装置において、上記ソルダレジスト
は、ゴム系、ポリイミド系、ウレタン系、シリコーン
系、あるいはエポキシ系のいずれかの材料からなる構成
である。
は、以上のように、請求項５ないし７のいずれかに記載
の液晶パネル表示装置において、上記ソルダレジスト
は、ゴム系、ポリイミド系、ウレタン系、シリコーン
系、あるいはエポキシ系のいずれかの材料からなる構成
である。
【０１２２】それゆえ、ソルダレジストは、柔軟性の高
い絶縁保護膜として機能するという効果を奏する。
い絶縁保護膜として機能するという効果を奏する。
【０１２３】請求項９に係る発明の液晶パネル表示装置
は、以上のように、請求項５ないし８のいずれかに記載
の液晶パネル表示装置において、上記液晶パネルが１０
インチ以上である構成である。
は、以上のように、請求項５ないし８のいずれかに記載
の液晶パネル表示装置において、上記液晶パネルが１０
インチ以上である構成である。
【０１２４】それゆえ、テープキャリアパッケージ半導
体装置を液晶パネルに実装しても金属配線パターンの断
線が起こりにくく、１０インチ以上の大型の液晶パネル
表示装置を歩留り良く製造することができるという効果
を奏する。
体装置を液晶パネルに実装しても金属配線パターンの断
線が起こりにくく、１０インチ以上の大型の液晶パネル
表示装置を歩留り良く製造することができるという効果
を奏する。
【図１】本発明の実施の一形態におけるテープキャリア
パッケージ半導体装置の構造を示し、（ａ）は平面図、
（ｂ）は（ａ）のＣ−Ｃ’線断面図である。
パッケージ半導体装置の構造を示し、（ａ）は平面図、
（ｂ）は（ａ）のＣ−Ｃ’線断面図である。
【図２】図１のテープキャリアパッケージ半導体装置を
製造する工程を説明するフロー図である。
製造する工程を説明するフロー図である。
【図３】図１のテープキャリアパッケージ半導体装置に
おいてブリードが発生しないことを説明する説明図であ
る。
おいてブリードが発生しないことを説明する説明図であ
る。
【図４】（ａ）、（ｂ）及び（ｃ）は、図１のテープキ
ャリアパッケージ半導体装置の断線試験方法を説明する
説明図である。
ャリアパッケージ半導体装置の断線試験方法を説明する
説明図である。
【図５】図１のテープキャリアパッケージ半導体装置を
用いた液晶パネル表示装置の構造を示す構造図である。
用いた液晶パネル表示装置の構造を示す構造図である。
【図６】従来のテープキャリアパッケージ半導体装置の
構造を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ’線断面図である。
構造を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ’線断面図である。
【図７】図６のテープキャリアパッケージ半導体装置の
テープキャリアを作製する工程を説明するフロー図であ
る。
テープキャリアを作製する工程を説明するフロー図であ
る。
【図８】従来の他のテープキャリアパッケージ半導体装
置の構造を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ
−Ｂ’線断面図である。
置の構造を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ
−Ｂ’線断面図である。
【図９】図８のテープキャリアパッケージ半導体装置の
テープキャリアを作製する工程を説明するフロー図であ
る。
テープキャリアを作製する工程を説明するフロー図であ
る。
【図１０】図６のテープキャリアパッケージ半導体装置
の実装時の状態を説明する説明図である。
の実装時の状態を説明する説明図である。
【図１１】図７のテープキャリアパッケージ半導体装置
の実装時における断線発生箇所を説明する説明図であ
る。
の実装時における断線発生箇所を説明する説明図であ
る。
【図１２】従来のテープキャリアパッケージ半導体装置
においてブリードが発生することを説明する説明図であ
る。
においてブリードが発生することを説明する説明図であ
る。
【符号の説明】 ２１ フレックスＴＣＰ半導体装置（テープキャ
リアパッケージ半導体装置） ２２ ポリイミド基材（絶縁テープ） ２３ テープキャリア ２４ ドライバＩＣチップ（半導体素子、駆動用
半導体素子） ２５ スリット（スルーホール） ２６ インナーリード（金属配線パターン） ２７ 入力側アウターリード（金属配線パター
ン） ２８ 出力側アウターリード（金属配線パター
ン） ２９ テストパッド（金属配線パターン） ５１ 液晶パネル表示装置 ５２ 液晶パネル
リアパッケージ半導体装置） ２２ ポリイミド基材（絶縁テープ） ２３ テープキャリア ２４ ドライバＩＣチップ（半導体素子、駆動用
半導体素子） ２５ スリット（スルーホール） ２６ インナーリード（金属配線パターン） ２７ 入力側アウターリード（金属配線パター
ン） ２８ 出力側アウターリード（金属配線パター
ン） ２９ テストパッド（金属配線パターン） ５１ 液晶パネル表示装置 ５２ 液晶パネル
Claims (9)
- 【請求項１】絶縁テープに設けられた金属配線パターン
と上記金属配線パターンと共に上記絶縁テープが湾曲可
能となるように上記絶縁テープに設けられたスルーホー
ルの表裏両側とを絶縁被覆する絶縁保護膜を有するテー
プキャリアと、上記テープキャリアに半導体素子が実装
されてなるテープキャリアパッケージ半導体装置におい
て、 上記スルーホールの表裏両側を絶縁被覆するそれぞれの
上記絶縁保護膜は、ヤング率が５ｋｇｆ／ｍｍ2 〜７０
ｋｇｆ／ｍｍ2 の範囲にあるソルダレジストであること
を特徴とするテープキャリアパッケージ半導体装置。 - 【請求項２】上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなることを特徴とす
る請求項１に記載のテープキャリアパッケージ半導体装
置。 - 【請求項３】上記ソルダレジストは、その粘度を決定す
るフィラーを１０ｗｔ％〜４０ｗｔ％の範囲で含有する
ことを特徴とする請求項１または２に記載のテープキャ
リアパッケージ半導体装置。 - 【請求項４】上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなることを特徴とする請求項１な
いし３のいずれかに記載のテープキャリアパッケージ半
導体装置。 - 【請求項５】絶縁テープに設けられた金属配線パターン
と上記金属配線パターンが湾曲可能となるように上記絶
縁テープに設けられたスルーホールの表裏両側とを絶縁
被覆する絶縁保護膜を有するテープキャリアと、液晶パ
ネルを駆動するように上記テープキャリアに実装される
駆動用半導体素子とを有するテープキャリアパッケージ
半導体装置及び上記液晶パネルを備える液晶パネル表示
装置において、 上記スルーホールの表裏両側を絶縁被覆するそれぞれの
上記絶縁保護膜は、ヤング率が５ｋｇｆ／ｍｍ2 〜７０
ｋｇｆ／ｍｍ2 の範囲にあるソルダレジストであること
を特徴とする液晶パネル表示装置。 - 【請求項６】上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなることを特徴とす
る請求項５に記載の液晶パネル表示装置。 - 【請求項７】上記ソルダレジストは、その粘度を決定す
るフィラーを１０ｗｔ％〜４０ｗｔ％の範囲で含有する
ことを特徴とする請求項５または６に記載の液晶パネル
表示装置。 - 【請求項８】上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなることを特徴とする請求項５な
いし７のいずれかに記載の液晶パネル表示装置。 - 【請求項９】上記液晶パネルが１０インチ以上であるこ
とを特徴とする請求項５ないし８のいずれかに記載の液
晶パネル表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28232397A JP3442978B2 (ja) | 1997-10-15 | 1997-10-15 | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 |
| TW087115772A TW565728B (en) | 1997-10-15 | 1998-09-22 | Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof |
| US09/161,478 US6670696B2 (en) | 1997-10-15 | 1998-09-28 | Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof |
| KR1019980040781A KR100275906B1 (ko) | 1997-10-15 | 1998-09-30 | 테이프 캐리어 패키지 반도체장치와 이를 이용한 액정패널 표시장치 및 그의 단선 시험방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28232397A JP3442978B2 (ja) | 1997-10-15 | 1997-10-15 | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121682A true JPH11121682A (ja) | 1999-04-30 |
| JP3442978B2 JP3442978B2 (ja) | 2003-09-02 |
Family
ID=17650927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28232397A Expired - Fee Related JP3442978B2 (ja) | 1997-10-15 | 1997-10-15 | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3442978B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237280A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | テープキャリア型半導体装置および可撓性フィルム接続基板 |
| US6636281B1 (en) * | 1999-07-12 | 2003-10-21 | Nec Lcd Technologies, Ltd. | Flat panel display device including slitted tape carrier packages and manufacturing method thereof |
| US6911725B2 (en) | 2001-09-27 | 2005-06-28 | Kabushiki Kaisha Toshiba | Film substrate, semiconductor device, method of manufacturing film substrate, method of manufacturing semiconductor device and method of manufacturing circuit board with semiconductor device |
| JP2006073966A (ja) * | 2004-09-06 | 2006-03-16 | Mitsui Mining & Smelting Co Ltd | プリント配線基板および半導体装置 |
| JP2006156949A (ja) * | 2004-10-29 | 2006-06-15 | Ube Ind Ltd | 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板 |
| JP2006156452A (ja) * | 2004-11-25 | 2006-06-15 | Ube Ind Ltd | 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板 |
| JP2006210765A (ja) * | 2005-01-31 | 2006-08-10 | Brother Ind Ltd | 基板接合体、インクジェットヘッド及びこれらの製造方法 |
| JP2006259060A (ja) * | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 表示パネルの組立装置および組立方法 |
| JP2009123928A (ja) * | 2007-11-15 | 2009-06-04 | Ube Ind Ltd | テープキャリアパッケージ用柔軟性配線板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3010738U (ja) | 1994-10-31 | 1995-05-09 | 富士ミクロ工業株式会社 | 折り曲げ可能なｔａｂ用テープ |
-
1997
- 1997-10-15 JP JP28232397A patent/JP3442978B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636281B1 (en) * | 1999-07-12 | 2003-10-21 | Nec Lcd Technologies, Ltd. | Flat panel display device including slitted tape carrier packages and manufacturing method thereof |
| US6819371B2 (en) * | 1999-07-12 | 2004-11-16 | Nec Lcd Technologies, Ltd. | Flat panel display device including slitted tape carrier packages and manufacturing method thereof |
| US6995814B2 (en) * | 1999-07-12 | 2006-02-07 | Nec Lcd Technologies, Ltd. | Flat panel display device and manufacturing method thereof |
| JP2001237280A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | テープキャリア型半導体装置および可撓性フィルム接続基板 |
| US6867482B2 (en) | 2000-02-22 | 2005-03-15 | Nec Lcd Technologies, Ltd. | Tape carrier type semiconductor device, method for manufacturing the same, and flexible substrate |
| US6911725B2 (en) | 2001-09-27 | 2005-06-28 | Kabushiki Kaisha Toshiba | Film substrate, semiconductor device, method of manufacturing film substrate, method of manufacturing semiconductor device and method of manufacturing circuit board with semiconductor device |
| JP2006073966A (ja) * | 2004-09-06 | 2006-03-16 | Mitsui Mining & Smelting Co Ltd | プリント配線基板および半導体装置 |
| JP2006156949A (ja) * | 2004-10-29 | 2006-06-15 | Ube Ind Ltd | 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板 |
| JP4701914B2 (ja) * | 2004-10-29 | 2011-06-15 | 宇部興産株式会社 | 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板 |
| JP2006156452A (ja) * | 2004-11-25 | 2006-06-15 | Ube Ind Ltd | 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板 |
| JP2006210765A (ja) * | 2005-01-31 | 2006-08-10 | Brother Ind Ltd | 基板接合体、インクジェットヘッド及びこれらの製造方法 |
| JP4552671B2 (ja) * | 2005-01-31 | 2010-09-29 | ブラザー工業株式会社 | 基板接合体、インクジェットヘッド及びこれらの製造方法 |
| JP2006259060A (ja) * | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 表示パネルの組立装置および組立方法 |
| JP2009123928A (ja) * | 2007-11-15 | 2009-06-04 | Ube Ind Ltd | テープキャリアパッケージ用柔軟性配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3442978B2 (ja) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952250B2 (en) | Pressure-welded structure of flexible circuit boards | |
| JPH027180B2 (ja) | ||
| JP2003332386A (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
| JP2809522B2 (ja) | 液晶表示素子とフレキシブル基板の接続方法 | |
| KR100275906B1 (ko) | 테이프 캐리어 패키지 반도체장치와 이를 이용한 액정패널 표시장치 및 그의 단선 시험방법 | |
| JP2004281460A (ja) | 補強板貼り付け装置および貼り付け方法 | |
| JPH11288750A (ja) | フレキシブル配線基板の接合構造 | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JP3442978B2 (ja) | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 | |
| JP5125314B2 (ja) | 電子装置 | |
| JPH1187429A (ja) | 半導体チップの実装方法 | |
| JP3545178B2 (ja) | 断線試験方法 | |
| JP3250000B2 (ja) | 液晶表示パネルの端子接続構造およびその端子接続方法 | |
| JP2003336016A (ja) | 異方導電性両面テープとそれを用いた電子部品の実装方法 | |
| JP2001119116A (ja) | 液晶表示装置の接続構造 | |
| JP2001264794A (ja) | 液晶表示装置の製造方法 | |
| JPH10144727A (ja) | 半導体素子の実装方法および半導体素子を実装した電子装置 | |
| JPH06224256A (ja) | 半導体装置 | |
| JPS63299242A (ja) | 半導体装置の接続方法 | |
| JP2000098413A (ja) | 表示装置の製造方法 | |
| JP2002217246A (ja) | テープキャリア及びそれを用いた半導体装置 | |
| JPH09162246A (ja) | Ｔａｂテープの接続構造及び接続方法 | |
| JPS6119196A (ja) | プリント板接着構造 | |
| JPH11330154A (ja) | フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法 | |
| JP2003258035A (ja) | 配線基板、電子デバイス及びその製造方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |