JPH0360216A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH0360216A JPH0360216A JP1196078A JP19607889A JPH0360216A JP H0360216 A JPH0360216 A JP H0360216A JP 1196078 A JP1196078 A JP 1196078A JP 19607889 A JP19607889 A JP 19607889A JP H0360216 A JPH0360216 A JP H0360216A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage power
- constant voltage
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 206010000117 Abnormal behaviour Diseases 0.000 description 1
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は論理回路に関し、特に、定電圧回路により論理
振幅が制御される電流切り換え型論理回路を含む論理回
路に関する。
振幅が制御される電流切り換え型論理回路を含む論理回
路に関する。
[従来の技術]
電流切り換え型論理回路はバイポーラ基本論理回路の代
表的な回路として広く使用され、特に高速論理LSIの
基本回路として普及している。ところが、電流切り換え
型論理回路のみで全体のシステムを構成する例はまれで
あって、電流切り換え型論理回路を使用する場合、通常
は、正電圧電源で動作するTTL論理レベルの回路と、
負電圧電源で動作するECL論理レベルで動作する回路
とが同一システム内に混在して使用されることになる。
表的な回路として広く使用され、特に高速論理LSIの
基本回路として普及している。ところが、電流切り換え
型論理回路のみで全体のシステムを構成する例はまれで
あって、電流切り換え型論理回路を使用する場合、通常
は、正電圧電源で動作するTTL論理レベルの回路と、
負電圧電源で動作するECL論理レベルで動作する回路
とが同一システム内に混在して使用されることになる。
したがって、このようなシステム内で使用されるLSI
にあっては、電流切り換え型論理回路を主体とするLS
Iであっても、その入出力部分にTTL論理レベルをE
CL論理レベルへあるいは逆にECL論理レベルをTT
L論理レベルへ変換するTTL−ECLレベル変換回路
を内蔵せしめる必要が生じる。その場合、−殻間に回路
形式としては第3図に示すように構成される。すなわち
、同図に示すように、TTL−ECLレベル変換回路2
は、正電圧電源VCCおよび負電圧電源VERの両方か
ら給電され、また、電流切り換え型論理回路1は、負電
圧電源VEEから給電されるように構成される。また、
バイポーラトランジスタQ1.Q2及びR□〜R5によ
って構成される定電圧回路3Cは負電圧電源■EEと接
地端子GND間に接続され、そしてトランジスタQ2の
エミッタと電源VER間に得られる定電圧は、電流切り
換え型論理回路l、およびTTL−ECLレベル変換回
路2のECL回路部分に印加される。定電圧回路3の基
準となる電圧源は、Qlのベース−エミッタ間の順方向
電圧VBEであり、電流切り換え型論理回路2へ印加さ
れる定電圧は■BE(1+R2/R1)で与えられる。
にあっては、電流切り換え型論理回路を主体とするLS
Iであっても、その入出力部分にTTL論理レベルをE
CL論理レベルへあるいは逆にECL論理レベルをTT
L論理レベルへ変換するTTL−ECLレベル変換回路
を内蔵せしめる必要が生じる。その場合、−殻間に回路
形式としては第3図に示すように構成される。すなわち
、同図に示すように、TTL−ECLレベル変換回路2
は、正電圧電源VCCおよび負電圧電源VERの両方か
ら給電され、また、電流切り換え型論理回路1は、負電
圧電源VEEから給電されるように構成される。また、
バイポーラトランジスタQ1.Q2及びR□〜R5によ
って構成される定電圧回路3Cは負電圧電源■EEと接
地端子GND間に接続され、そしてトランジスタQ2の
エミッタと電源VER間に得られる定電圧は、電流切り
換え型論理回路l、およびTTL−ECLレベル変換回
路2のECL回路部分に印加される。定電圧回路3の基
準となる電圧源は、Qlのベース−エミッタ間の順方向
電圧VBEであり、電流切り換え型論理回路2へ印加さ
れる定電圧は■BE(1+R2/R1)で与えられる。
なお、定電圧回路3の発生電圧は、通常、複数個の電流
切り換え型論理回路、TTL−ECLレベル変m回路の
ECL回路部分に共通して用いられる。
切り換え型論理回路、TTL−ECLレベル変m回路の
ECL回路部分に共通して用いられる。
[発明が解決しようとする課M]
バイポーラ型集積回路では一般的にpn接合分離を基本
としており、集積回路の基板を回路上の最低電位に、抵
抗の分離領域を回路上の最高電位に接続しであるため、
電源の投入順序によっては一時的に過大な回路電流が流
れ、これによって異常な現象が発生する恐れがある0例
えば、第3図の回路において、最高電位が後から与えら
れた場合、または何らかの原因により、−時的に最高電
位が遮断された場合、抵抗の分離領域が逆方向にバイア
スされなくなるため抵抗に対する分離効果がなくなる。
としており、集積回路の基板を回路上の最低電位に、抵
抗の分離領域を回路上の最高電位に接続しであるため、
電源の投入順序によっては一時的に過大な回路電流が流
れ、これによって異常な現象が発生する恐れがある0例
えば、第3図の回路において、最高電位が後から与えら
れた場合、または何らかの原因により、−時的に最高電
位が遮断された場合、抵抗の分離領域が逆方向にバイア
スされなくなるため抵抗に対する分離効果がなくなる。
ところが、定電圧回路3および電流切り換え型論理回路
1自体は正常にバイアスされて正常に動作を開始してい
る。したがって、これらの回路内に含まれる抵抗にも正
常の電流が流れるが、この抵抗による電圧降下が大きい
場合には分離領域との間の接合が順方向にバイアスされ
るようになり、異常電流が流れることになる。これによ
って、基板内にも電圧降下が生じ、基板を含めてサイリ
スタ動作が引き起こされ、その場合には、再度最高電位
を投入しても正常状態に復帰しない現象が発生する。
1自体は正常にバイアスされて正常に動作を開始してい
る。したがって、これらの回路内に含まれる抵抗にも正
常の電流が流れるが、この抵抗による電圧降下が大きい
場合には分離領域との間の接合が順方向にバイアスされ
るようになり、異常電流が流れることになる。これによ
って、基板内にも電圧降下が生じ、基板を含めてサイリ
スタ動作が引き起こされ、その場合には、再度最高電位
を投入しても正常状態に復帰しない現象が発生する。
[課題を解決するための手段]
本発明の論理回路は、負電圧電源VEEによって給電さ
れる電流切り換え型論理回路、負電圧電源VEEおよび
正電圧電源VCCによって給電されるTTL−ECLレ
ベル変換回路およびこれらの回路の定電流源回路に所定
の電圧を印加するための定電圧回路とを含んでおり、そ
して、前記定電圧回路は負電圧電源および正電圧電源に
より給電されるようになされ両室源の電圧が印加された
場合のみに動作するように構成されている。
れる電流切り換え型論理回路、負電圧電源VEEおよび
正電圧電源VCCによって給電されるTTL−ECLレ
ベル変換回路およびこれらの回路の定電流源回路に所定
の電圧を印加するための定電圧回路とを含んでおり、そ
して、前記定電圧回路は負電圧電源および正電圧電源に
より給電されるようになされ両室源の電圧が印加された
場合のみに動作するように構成されている。
[実施例]
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は、本発明の一実施例を示す回路図である。同図
に示すように、電流切り換え型論理回路lは負電圧電源
VERのみで動作し、一方、TTL−ECLレベル変換
回路2は、正電圧電源VCC1負電圧電源VEEの両方
から給電を受ける。
に示すように、電流切り換え型論理回路lは負電圧電源
VERのみで動作し、一方、TTL−ECLレベル変換
回路2は、正電圧電源VCC1負電圧電源VEEの両方
から給電を受ける。
TTL−ECLレベル変換回路は、電流切り換え型論理
回路1のECL論理レベルの出力を受けこれをTTL論
理レベルへ変換して外部へ出力し、あるいは、外部より
TTL論理レベルの信号を受けこれをECL論理レベル
に変換して電流切り換え型論理回路1へ出力する。
回路1のECL論理レベルの出力を受けこれをTTL論
理レベルへ変換して外部へ出力し、あるいは、外部より
TTL論理レベルの信号を受けこれをECL論理レベル
に変換して電流切り換え型論理回路1へ出力する。
定電圧回路3aは、抵抗R1〜R5、バイポーラトラン
ジスタQl、Q2によって構成され、端が正電圧電源V
CCに接続される抵抗R1を除いて他の部分は、負電圧
電源VERと接地端子GNDとの間に接続されている。
ジスタQl、Q2によって構成され、端が正電圧電源V
CCに接続される抵抗R1を除いて他の部分は、負電圧
電源VERと接地端子GNDとの間に接続されている。
この定電圧回路3aの出力電圧は電流切り換え型論理回
路1の論理レベルを一定に保つのに用いられる。TTL
−ECLレベル変換回路のECL回路部分もこの定電圧
回路からまたは同種の定電圧回路から定電圧の供給を受
けている。
路1の論理レベルを一定に保つのに用いられる。TTL
−ECLレベル変換回路のECL回路部分もこの定電圧
回路からまたは同種の定電圧回路から定電圧の供給を受
けている。
次に、この実施例の回路の動作について説明する。まず
、負電圧電源VERのみが印加された場合を考えると、
抵抗R1によるバイアス電流が流れないため、定電圧回
路3aは動作せずトランジスタQ2のエミッタ電位は、
はぼ、VERと同電位となり、電流切り換え型論理回路
1には電流が流れない。したがって、これら各回路内の
抵抗に電圧降下が生じることがないので、正電圧が印加
されていないことによって抵抗に対する分離が正常に行
われていなくとも異常電流が流れることがない。そして
、正電圧電源VCCが印加されると直ちに正常の動作が
開始される。
、負電圧電源VERのみが印加された場合を考えると、
抵抗R1によるバイアス電流が流れないため、定電圧回
路3aは動作せずトランジスタQ2のエミッタ電位は、
はぼ、VERと同電位となり、電流切り換え型論理回路
1には電流が流れない。したがって、これら各回路内の
抵抗に電圧降下が生じることがないので、正電圧が印加
されていないことによって抵抗に対する分離が正常に行
われていなくとも異常電流が流れることがない。そして
、正電圧電源VCCが印加されると直ちに正常の動作が
開始される。
次に、正電圧電源VCCのみが印加された場合は、定電
圧回路3aのトランジスタQ2のベース−コレクタ間に
は抵抗R1を介して微小電流が流れるが、定電圧回路3
の他の部分には電流が流れずかつ集積回路の大部分を占
める電流切り換え型論理回路1部分には、メイン電源の
負電圧電源VEEが印加されていないので電流は流れな
い。また、抵抗を分離するために必要な正電圧電源VC
Cはすでに与えられているため異常な動作には至らず、
次に印加される負電圧電源VEEによって正常な動作が
開始される。
圧回路3aのトランジスタQ2のベース−コレクタ間に
は抵抗R1を介して微小電流が流れるが、定電圧回路3
の他の部分には電流が流れずかつ集積回路の大部分を占
める電流切り換え型論理回路1部分には、メイン電源の
負電圧電源VEEが印加されていないので電流は流れな
い。また、抵抗を分離するために必要な正電圧電源VC
Cはすでに与えられているため異常な動作には至らず、
次に印加される負電圧電源VEEによって正常な動作が
開始される。
すなわち、本発明の論理回路では負電圧電源VEE、正
電圧電源VCCの両方が印加された時に始めて回路電流
が流れ全回路が正常な動作を開始するようにするために
、定電圧回路の必要電源をVER,VCCの両方からと
っている。そのために一方の電源電圧が印加されても回
路の抵抗に電圧降下が生じることがなく、抵抗の分離が
行われないことに起因する中途段階での異常電流の発生
が防止され、回路が電源の投入順序によって誤動作する
事故が防止される。
電圧電源VCCの両方が印加された時に始めて回路電流
が流れ全回路が正常な動作を開始するようにするために
、定電圧回路の必要電源をVER,VCCの両方からと
っている。そのために一方の電源電圧が印加されても回
路の抵抗に電圧降下が生じることがなく、抵抗の分離が
行われないことに起因する中途段階での異常電流の発生
が防止され、回路が電源の投入順序によって誤動作する
事故が防止される。
第2図は、本発明の他の実施例を示す回路図である。こ
の実施例ではより簡略化された定電圧回路3bが用いら
れているが、この回路でもトランジスタQ1のベース−
エミッタ間順方向電圧を抵抗R3、R2の比で昇圧した
電圧により電流切り換え型論理回路1の論理振幅を制御
しており、動作は、基本的には第1図のものと変わらな
い。
の実施例ではより簡略化された定電圧回路3bが用いら
れているが、この回路でもトランジスタQ1のベース−
エミッタ間順方向電圧を抵抗R3、R2の比で昇圧した
電圧により電流切り換え型論理回路1の論理振幅を制御
しており、動作は、基本的には第1図のものと変わらな
い。
[発明の効果]
以上説明したように、本発明は、電流切り換え型論理回
路とTTL−ECLレベル変換回路から構成された論理
回路において、電流切り換え型論理回路やTTL−EC
Lレベル変換回路のECL回路部分の論理回路の論理振
幅、すなわち回路電流を制御する定電圧回路の必要とす
る電源を負電圧電源VEEおよび正電圧電源VCCの両
方から供給し、両電源の電圧が印加されたときに始めて
定電圧回路の電流が流れるようにしたものであるので、
本発明によれば、一方の電源電圧が印加されても定電圧
回路およびこの回路の動作を待って動作を開始する回路
部分に電流が流れることがない。したがって、本発明に
よれば、抵抗が正常に分離されていないことに起因する
中途段階での異常電流の発生が防止でき、電源投入順序
に依存しない安定な動作を行う電流切り換え型論理回路
が得られる。
路とTTL−ECLレベル変換回路から構成された論理
回路において、電流切り換え型論理回路やTTL−EC
Lレベル変換回路のECL回路部分の論理回路の論理振
幅、すなわち回路電流を制御する定電圧回路の必要とす
る電源を負電圧電源VEEおよび正電圧電源VCCの両
方から供給し、両電源の電圧が印加されたときに始めて
定電圧回路の電流が流れるようにしたものであるので、
本発明によれば、一方の電源電圧が印加されても定電圧
回路およびこの回路の動作を待って動作を開始する回路
部分に電流が流れることがない。したがって、本発明に
よれば、抵抗が正常に分離されていないことに起因する
中途段階での異常電流の発生が防止でき、電源投入順序
に依存しない安定な動作を行う電流切り換え型論理回路
が得られる。
第1図、第2図は、それぞれ本発明の実施例を示す回路
図、第3図は、従来例を示す回路図である。 1・・・電流切り換え型論理回路、 2・・・TTL
−ECLレベル変換回路、 3a〜3c・・・定電圧
回路、 VCC・・・正電圧電源、 VEE・・・
負電圧電源、 GND・・・接地端子、 1 2 ・・・バイポーラトランジスタ、 R。 〜R8 ・・・抵抗。
図、第3図は、従来例を示す回路図である。 1・・・電流切り換え型論理回路、 2・・・TTL
−ECLレベル変換回路、 3a〜3c・・・定電圧
回路、 VCC・・・正電圧電源、 VEE・・・
負電圧電源、 GND・・・接地端子、 1 2 ・・・バイポーラトランジスタ、 R。 〜R8 ・・・抵抗。
Claims (1)
- (1)負電圧電源により給電される電流切り換え型論理
回路と、負電圧電源および正電圧電源によって給電され
るTTL−ECLレベル変換回路と、前記電流切り換え
型論理回路および前記TTL−ECLレベル変換回路の
それぞれに所定の電圧を印加するための定電圧回路とを
具備する論理回路において、前記定電圧回路は負電圧電
源および正電圧電源によって給電され両電源の電圧が印
加された場合にのみ動作することを特徴とする論理回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1196078A JPH0360216A (ja) | 1989-07-28 | 1989-07-28 | 論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1196078A JPH0360216A (ja) | 1989-07-28 | 1989-07-28 | 論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0360216A true JPH0360216A (ja) | 1991-03-15 |
Family
ID=16351836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1196078A Pending JPH0360216A (ja) | 1989-07-28 | 1989-07-28 | 論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0360216A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2441465R1 (es) * | 2012-08-01 | 2014-04-25 | Mespack, Sl | Dispositivo plegador de banda para máquina formadora y llenadora de envases |
-
1989
- 1989-07-28 JP JP1196078A patent/JPH0360216A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2441465R1 (es) * | 2012-08-01 | 2014-04-25 | Mespack, Sl | Dispositivo plegador de banda para máquina formadora y llenadora de envases |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0121287B1 (en) | Current stabilising arrangement | |
JPH0879050A (ja) | BiCMOS論理回路 | |
JPH0752835B2 (ja) | 多重位相分割器ttl出力回路 | |
JPH0629824A (ja) | 論理信号切り換え回路 | |
US5684427A (en) | Bipolar driver circuit including primary and pre-driver transistors | |
US5760626A (en) | BICMOS latch circuit for latching differential signals | |
JPS6010815A (ja) | 論理回路 | |
JP2546004B2 (ja) | レベル変換回路 | |
JPH0360216A (ja) | 論理回路 | |
US7659775B2 (en) | Output differential stage | |
JPH0432571B2 (ja) | ||
JPH1039940A (ja) | 制御された電源 | |
JP2001507150A (ja) | 高効率ベース電流ヘルパ | |
JP2002517936A (ja) | 最小ヘッドルーム、最小面積、多端子電流ステアリング回路 | |
JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
JPH0536898A (ja) | 半導体集積回路 | |
JPH1174775A (ja) | レベルシフト回路 | |
JPH0786895A (ja) | 出力回路 | |
JPH05152869A (ja) | バイアス回路 | |
JPH06120808A (ja) | Ecl回路 | |
JPH08237044A (ja) | プッシュプル回路 | |
JPH0223719A (ja) | 論理システム | |
JPH04297124A (ja) | Ecl論理回路 | |
JPH10107604A (ja) | npnトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置 | |
JPH0522051A (ja) | パルス電圧電流変換回路 |