JP2664263B2 - Ｅｃｌ―ｔｔｌ変換回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ECL−TTL変換回路、特に、スタンバイ時
の低消費電流化を行ったECL−TTL変換回路に関するもの
である。

〔従来の技術〕

第２図は従来のECL−TTL変換回路を示す回路図であ
り、図において（１），（２）は差動増幅器を構成する
一対の第１及び第２のトランジスタであって、トランジ
スタ（１），（２）の各コレクタは夫々抵抗器（３），
（４）を介して正の電源端子Vcc1に接続される。トラン
ジスタ（１）のベースはECL入力端子（５）に接続さ
れ、トランジスタ（２）のベースはECL入力端子（６）
に接続される。トランジスタ（１），（２）の各エミッ
タは共通接続された後第１の定電流源（７）を介して接
地される。（８）はスタンバイ信号が供給されるスタン
バイ信号入力端子であって、定電流源（７）はこの入力
端子（８）からのスタンバイ信号により、オン，オフ制
御される。そして、（１）〜（８）がECL入力部を構成
している。

（９），（10）は差動増幅器を構成する一対の第３及
び第４のトランジスタであって、トランジスタ（９），
（10）の各コレクタは正の電源端子Vcc2に接続される。
トランジスタ（９）のベースはトランジスタ（１）のコ
レクタに接続され、トランジスタ（10）のベースはトラ
ンジスタ（２）のコレクタに接続される。トランジスタ
（９）のエミッタは抵抗器（11）を介して第５のトラン
ジスタ（12）のコレクタに接続され、トランジスタ（1
0）のエミッタは抵抗器（13）を介して第６のトランジ
スタ（14）のコレクタに接続される。トランジスタ（1
2），（14）の各ベースは相互接続され、各エミッタは
接地される。トランジスタ（12）はそのコレクタとベー
スが相互接続され、ダイオード接続構成とされている。
（15）は出力用の第７のトランジスタであって、そのコ
レクタはTTL出力端子（16）に接続され、そのエミッタ
は接地され、そのベースはトランジスタ（14）のコレク
タに接続される。そして、（９）〜（16）がTTL出力部
を構成している。

従来のECL−TTL変換回路は上述のように構成されてお
り、以下にその動作を詳しく説明する。通常動作状態に
おいてECL入力端子（６）に“H"レベルのECL信号が、EC
L入力端子（５）に“L"レベルのECL信号が入力された場
合、ECL入力部及びTTL出力部を経てTTL出力端子（16）
に“H"レベルのTTL信号が出力される。入力端子
（６），（５）のECLレベルが反転した時は、TTL出力端
子（16）のTTLレベルも反転されて“L"となる。

また、スタンバイ時（ECL入力がない時）はECL入力部
の定電流源（７）をスタンバイ信号によりOFFし、ECL入
力部に流れる電流を遮断している。

〔発明が解決しようとする課題〕

上記のような従来のECL−TTL変換回路では、スタンバ
イ時において、第３図に点線で示した様に、抵抗器（1
3）→トランジスタ（９）→抵抗器（11）→トランジス
タ（12），（14）の経路及び抵抗器（４）→トランジス
タ（10）→抵抗器（13）→トランジスタ（15）の経路に
より漏れ電流が流れてしまうという問題点があった。

この発明は、かかる問題点を解決するためになされた
もので、ECL−TTL変換の通常の動作状態に影響を与える
ことなく、スタンバイ時に流れる漏れ電流をなくして低
消費電流化を図るようにしたECL−TTL変換回路を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係るECL−TTL変換回路は、TTL出力部を構
成する第３及び第４のトランジスタと第５及び第６のト
ランジスタ間に第８及び第９のトランジスタを設けると
共にこれ等の第８及び第９のトランジスタのベースに夫
々第２及び第３の定電流源を接続し、ECL入力部の第１
の定電流源と連動して上記第２及び第３の定電流源をス
タンバイ電流によりオン，オフ制御するようにしたもの
である。

〔作 用〕

この発明においては、スタンバイ時において、第３図
に点線で示すような漏れ電流が遮断され、流れる電流が
零となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第
１図はこの発明に係るECL−TTL変換回路の一実施例を示
す回路図であり、（１）〜（16）は上述の従来装置と全
く同一のものである。

本実施例ではスタンバイ時漏れ電流遮断用の第８及び
第９のトランジスタ（20），（21）をTTL出力部に設
け、トランジスタ（20），（21）の各エミッタを夫々抵
抗器（11），（13）の各一端に接続し、その各ベースを
夫々スタンバイ時漏れ電流遮断トランジスタ用の第２及
び第３の定電流源（22），（23）を介して正の電源端子
Vcc2に接続し、その各コレクタを夫々トランジスタ
（９），（10）の各エミッタに接続する。定電流源（2
2），（23）はスタンバイ信号入力端子（８）からのス
タンバイ信号により定電流源（７）と連動してオン，オ
フ制御されるようになされている。

次に、以上のような構成のECL−TTL変換回路の動作に
ついて説明する。

スタンバイ時においてはスタンバイ信号入力端子
（８）にオフ信号が入力される。それにより、ECL入力
部の定電流源（７）がオフ状態となり、ECL入力部のト
ランジスタ（１），（２）に流れる電流は零となる。ま
た、スタンバイ時漏れ電流遮断トランジスタ用の定電流
源（22），（23）もオフ状態となり、それによりトラン
ジスタ（20），（21）がオフ状態となり、スタンバイ時
における漏れ電流を遮断する。

通常の動作状態においては、スタンバイ信号入力端子
（８）にオン信号が入力され、ECL入力部の定電流源
（７）及びスタンバイ時漏れ電流遮断トランジスタ用の
定電流源（22），（23）はオン状態となる。トランジス
タ（20），（21）はオン状態であり、ベース電流I_Bは一
定で、エミッタ−コレクタ間電圧V_CEも一定となり、TTL
出力部への影響はない。つまり、トランジスタ（20），
（21）を夫々定電流源（22），（23）にて制御している
ため、TTL出力部への影響はない。

なお、上記実施例では、NPNトランジスタを用いたECL
−TTL変換回路について述べたが、PNPトランジスタを用
いてもよい。

〔発明の効果〕

以上詳述したように、この発明は、第３及び第４のト
ランジスタの一方の各主電極と第５及び第６のトランジ
スタの他方の各主電極の間に夫々第８及び第９のトラン
ジスタの主電極路を接続すると共にこれ等の第８及び第
９のトランジスタの制御電極に夫々第２及び第３の定電
流源を接続し、これ等の第２及び第３の定電流源を第１
の定電流源と連動してスタンバイ電流によりオン，オフ
制御するようにしたので、スタンバイ時における漏れ電
流を零にでき、また通常の動作状態においてもECL−TTL
変換には影響を与えない、という効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係るECL−TTL変換回路の一実施例を
示す回路図、第２図は従来のECL−TTL変換回路を示す回
路図、第３図はスタンバイ時に流れる漏れ電流を示した
従来のECL−TTL変換回路を示す回路図である。 図において、（１）は第１のトランジスタ、（２）は第
２のトランジスタ、（７）は第１の定電流源、（９）は
第３のトランジスタ、（10）は第４のトランジスタ、
（12）は第５のトランジスタ、（14）は第６のトランジ
スタ、（15）は第７のトランジスタ、（20）は第８のト
ランジスタ、（21）は第９のトランジスタ、（22）は第
２の定電流源、（23）は第３の定電流源である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ECL入力信号が夫々制御電極に供給される
   第１及び第２のトランジスタ、該第１及び第２のトラン
   ジスタの一方の各主電極に接続された第１の定電流源を
   有するECL入力部と、 上記第１及び第２のトランジスタの他方の主電極に夫々
   制御電極が接続された第３及び第４のトランジスタ、該
   第３及び第４のトランジスタの一方の各主電極に夫々他
   方の各主電極が接続された第５及び第６のトランジス
   タ、該第６のトランジスタの他方の主電極に制御電極が
   接続され、他方の主電極よりTTL出力信号を取り出す第
   ７のトランジスタを有するTTL出力部と、 を備え、上記第１の定電流源をスタンバイ信号によりオ
   ン，オフ制御するようにしたECL−TTL変換回路におい
   て、 上記第３及び第４のトランジスタの一方の各主電極と上
   記第５及び第６のトランジスタの他方の各主電極との間
   に夫々第８及び第９のトランジスタ主電極路を接続する
   と共に該第８及び第９のトランジスタの各制御電極に夫
   々第２及び第３の定電流源を接続し、該第２及び第３の
   定電流源を上記第１の定電流源と連動して上記スタンバ
   イ信号によりオン，オフ制御するようにしたことを特徴
   とするECL−TTL変換回路。