JPH03278110A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPH03278110A JPH03278110A JP2218364A JP21836490A JPH03278110A JP H03278110 A JPH03278110 A JP H03278110A JP 2218364 A JP2218364 A JP 2218364A JP 21836490 A JP21836490 A JP 21836490A JP H03278110 A JPH03278110 A JP H03278110A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level shift
- constant
- reference voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、標準的なCMOSプロセス技術等を用いて製
造され、基準電圧がトランジスタのバンドギツプ電圧に
よって決定される定電圧発生回路、特に単一の電源で構
成される演算増幅器を用いた定電圧発生回路に関するも
のである。
造され、基準電圧がトランジスタのバンドギツプ電圧に
よって決定される定電圧発生回路、特に単一の電源で構
成される演算増幅器を用いた定電圧発生回路に関するも
のである。
(従来の技術〉
従来、この種の分野の技術としては、特開昭61−21
7815号公報等に記載されるものの他、次のようなも
のであった。以下、その構成を図を用いて説明する。
7815号公報等に記載されるものの他、次のようなも
のであった。以下、その構成を図を用いて説明する。
第2図は従来の定電圧発生回路の構成ブロック図である
。
。
この定電圧発生回路は、基準出力電圧VRIこより導通
状態が制御されるN P N I−ランジスタ12のバ
ンドギャップ電圧に基づき第1及び第2の参照電圧Vl
、V2を出力する参照電圧発生部10と、前記第1及び
第2の参照電圧Vl、V2を差動増幅して基準出力電圧
VRを出力する演算増幅器20と、を備えている。
状態が制御されるN P N I−ランジスタ12のバ
ンドギャップ電圧に基づき第1及び第2の参照電圧Vl
、V2を出力する参照電圧発生部10と、前記第1及び
第2の参照電圧Vl、V2を差動増幅して基準出力電圧
VRを出力する演算増幅器20と、を備えている。
ここで、バンドギャップ電圧は、本定電圧発生回路の基
準電圧を決定するものであり、物質の電子密度の差に基
づき発生する電圧である。
準電圧を決定するものであり、物質の電子密度の差に基
づき発生する電圧である。
参照電圧発生部]Oは、コレクタが電源電位VDDに接
続され、エミッタ面積が異なるトランジスタ1,2の他
に、そのトランジスタ1,2のエミッタ側に接続された
抵抗3,4.5を備え、その抵抗4.5の一方がグラン
ド電位GND電位に接続されている。さらに、抵抗3,
4間の第1の参照電圧V]−用ノードN1と、トランジ
スタ2のエミッタ側、第2の参照電圧V2用ノードN2
とが、それぞれ演算増幅器20の正相入力端子21と逆
相入力端子22とに接続されている。
続され、エミッタ面積が異なるトランジスタ1,2の他
に、そのトランジスタ1,2のエミッタ側に接続された
抵抗3,4.5を備え、その抵抗4.5の一方がグラン
ド電位GND電位に接続されている。さらに、抵抗3,
4間の第1の参照電圧V]−用ノードN1と、トランジ
スタ2のエミッタ側、第2の参照電圧V2用ノードN2
とが、それぞれ演算増幅器20の正相入力端子21と逆
相入力端子22とに接続されている。
演算増幅器20の出力側が、基準出力電圧VR。
用の出力端子30及びトランジスタ1.2のベースに接
続されている。
続されている。
第3図は、第2図中の演算増幅器20の入力段の一例を
示す部分回路図である。
示す部分回路図である。
この演算増幅器20の入力段は、電源電圧VDDに接続
されたP−MOS トランジスタ23,24を有し、そ
のトランジスタ23.24と負の電源電位■CCに接続
された定電流手段用のN−MOSトランジスタ25との
間に、N−MOS)−ランジスタ26.27がそれぞれ
接続されている。
されたP−MOS トランジスタ23,24を有し、そ
のトランジスタ23.24と負の電源電位■CCに接続
された定電流手段用のN−MOSトランジスタ25との
間に、N−MOS)−ランジスタ26.27がそれぞれ
接続されている。
そのN−Mo5t〜ランジスタ26.27のゲートに、
第1の参照電圧V1用入力端子21及び第2の参照電圧
■1用入力端子22がそれぞれ接続されている。さらに
、トランジスタ24.27の間には出力端子28が接続
され、その出力端子28が図示しない次段回路に接続さ
れている。
第1の参照電圧V1用入力端子21及び第2の参照電圧
■1用入力端子22がそれぞれ接続されている。さらに
、トランジスタ24.27の間には出力端子28が接続
され、その出力端子28が図示しない次段回路に接続さ
れている。
第4図は、第2図中の他の演算増幅器20の入力段の一
例を示す部分回路図である。
例を示す部分回路図である。
この演算増幅器20の入力段は、第3図に示しなP−M
OS)−ランジスタ2B、24及びN−MOSトランジ
スタ25,26,274こ代えて、PNPトランジスタ
23a、24a及びNPNトランジスタ25a、26a
、27aをそれぞれ設けたものである。
OS)−ランジスタ2B、24及びN−MOSトランジ
スタ25,26,274こ代えて、PNPトランジスタ
23a、24a及びNPNトランジスタ25a、26a
、27aをそれぞれ設けたものである。
以上のように構成される基準発生回路の動作について説
明する。
明する。
例えば、温度等の影響で基準出力電圧VRが上昇すると
、トランジスタ1.2のコレクタ・エミッタ間電流がそ
れぞれ増加する。その結果、第1の参照電圧■1は、抵
抗3.4の分圧比によって決まるので、第2の参照電圧
■2よりも下降する。
、トランジスタ1.2のコレクタ・エミッタ間電流がそ
れぞれ増加する。その結果、第1の参照電圧■1は、抵
抗3.4の分圧比によって決まるので、第2の参照電圧
■2よりも下降する。
そのため、演算増幅器20の入力端子21に印加される
電圧は、入力端子22よりも低くなり、基準出力電圧V
Rは下降する。このようにして安定した一定の基準出力
電圧VRが出力されるように動作する。
電圧は、入力端子22よりも低くなり、基準出力電圧V
Rは下降する。このようにして安定した一定の基準出力
電圧VRが出力されるように動作する。
(発明か解決しようとする課題〉
しかしながら、上記構成の定電圧発生回路では、次のよ
うな課題があった。
うな課題があった。
第1及び第2の参照電圧Vl、V2は、低電力化を考慮
するとトランジスタ1.2には多くの電流を流せず、ま
た抵抗3,4.5も実装面積を考慮すると大きな抵抗値
に設定できないので、グランド電位GNDに極めて近く
なり、演算増幅器20の差動増幅用の入力電圧として用
いると、差動増幅用のトランジスタ26.27のスレッ
ショルド電圧以下になり、トランジスタ26.27がオ
フしてしまうことがある。そこで、トランジスタ26.
27のスレッショルド電圧を確保するため、演算増幅器
の負の電源電位■SSをグランド電位GNDよりも低い
電圧に設定する必要があった。
するとトランジスタ1.2には多くの電流を流せず、ま
た抵抗3,4.5も実装面積を考慮すると大きな抵抗値
に設定できないので、グランド電位GNDに極めて近く
なり、演算増幅器20の差動増幅用の入力電圧として用
いると、差動増幅用のトランジスタ26.27のスレッ
ショルド電圧以下になり、トランジスタ26.27がオ
フしてしまうことがある。そこで、トランジスタ26.
27のスレッショルド電圧を確保するため、演算増幅器
の負の電源電位■SSをグランド電位GNDよりも低い
電圧に設定する必要があった。
したがって、電源電位VDD及びグランド電位GNDの
他に負の電源電位VSSが必要となり、単一の電源での
動作が不可能であった。
他に負の電源電位VSSが必要となり、単一の電源での
動作が不可能であった。
本発明は前記従来技術の持っていた課題として、単一の
電源での動作か不可能である点について解決した定電圧
回路を提供するものである。
電源での動作か不可能である点について解決した定電圧
回路を提供するものである。
(課題を解決するための手段)
本発明は、前記課題を解決するために、基準出力電圧に
より電源電位からの電流の導通状態が制御される第1及
び第2のトランジスタにおけるバンドギャップ電圧に基
づき、第1及び第2の参照電圧を出力する参照電圧発生
部と、前記第1及び第2の参照電圧を第1及び第2の入
力端子を介してそれぞれ入力し、該第1及び第2の参照
電圧を差動増幅して前記基準出力電圧を出力する基準出
力電圧発生部とを、備えた定電圧発生回路において、次
のような手段を講じたものである。
より電源電位からの電流の導通状態が制御される第1及
び第2のトランジスタにおけるバンドギャップ電圧に基
づき、第1及び第2の参照電圧を出力する参照電圧発生
部と、前記第1及び第2の参照電圧を第1及び第2の入
力端子を介してそれぞれ入力し、該第1及び第2の参照
電圧を差動増幅して前記基準出力電圧を出力する基準出
力電圧発生部とを、備えた定電圧発生回路において、次
のような手段を講じたものである。
前記第1の参照電圧に基づき第3の参照電圧を発生させ
るための第1のレベルシフト用駆動トランジスタと、前
記電源電位と前記第1のレベルシフト用駆動トランジス
タとの間に接続された第1のレベルシフト用定電流手段
と、前記第2の参照電圧に基づき第4の参照電圧を発生
させるための第2のレベルシフト用駆動トランジスタと
、前記電源電位と前記第2のレベルシフト用駆動トラン
ジスタとの間に接続された第2のレベルシフト用定電流
手段とを設け、前記第3及び第4の参照電圧を前記第1
及び第2の入力端子にそれぞれ印加する構成にしたもの
である。
るための第1のレベルシフト用駆動トランジスタと、前
記電源電位と前記第1のレベルシフト用駆動トランジス
タとの間に接続された第1のレベルシフト用定電流手段
と、前記第2の参照電圧に基づき第4の参照電圧を発生
させるための第2のレベルシフト用駆動トランジスタと
、前記電源電位と前記第2のレベルシフト用駆動トラン
ジスタとの間に接続された第2のレベルシフト用定電流
手段とを設け、前記第3及び第4の参照電圧を前記第1
及び第2の入力端子にそれぞれ印加する構成にしたもの
である。
(作用)
本発明は、以上のように定電圧発生回路を構成したので
、第1の駆動用トランジスタと第1の定電流源手段とは
、第1の参照電圧をレベルシフトするように働くと共に
、第2の駆動用トランジスタと第2の定電流源手段とは
、第2の参照電圧をレベルシフトするように働く。その
ため、単一電源電圧で基準出力電圧発生部を動作させる
ことができ、その結果、定電圧発生回路を単一電源で動
作させることも可能となる。
、第1の駆動用トランジスタと第1の定電流源手段とは
、第1の参照電圧をレベルシフトするように働くと共に
、第2の駆動用トランジスタと第2の定電流源手段とは
、第2の参照電圧をレベルシフトするように働く。その
ため、単一電源電圧で基準出力電圧発生部を動作させる
ことができ、その結果、定電圧発生回路を単一電源で動
作させることも可能となる。
したがって、前記課題を解決できるのである。
(実施例)
第1図は、本発明の実施例を示す定電圧発生回路の構成
ブロック図である。
ブロック図である。
この定電圧発生回路は、基準出力電圧VRにより電源電
位VDDからの電流の導通状態が制御される第1及び第
2のトランジスタのバンドギャップ電圧に基づき、第1
及び第2の参照電圧V1−V2を出力する参照電圧発生
部50と、第1及び第2の参照電圧を第1及び第2の入
力端子を介してそれぞれ入力し、該第1及び第2の参照
電圧を差動増幅して前記参照電圧発生部50に負帰還を
かけるための前記基準出力電圧を出力する基準出力電圧
発生部である演算増幅器60と、第1の参照電圧Vll
に基づき電圧を所定のレベル(第3の参照電圧■13)
に上昇させる第1のレベルシフト部70と、第2の参照
電圧V12に基づき電圧を所定のレベル(第4の参照電
圧■14)に上昇させる第2のレベルシフト部80とを
、備えている。
位VDDからの電流の導通状態が制御される第1及び第
2のトランジスタのバンドギャップ電圧に基づき、第1
及び第2の参照電圧V1−V2を出力する参照電圧発生
部50と、第1及び第2の参照電圧を第1及び第2の入
力端子を介してそれぞれ入力し、該第1及び第2の参照
電圧を差動増幅して前記参照電圧発生部50に負帰還を
かけるための前記基準出力電圧を出力する基準出力電圧
発生部である演算増幅器60と、第1の参照電圧Vll
に基づき電圧を所定のレベル(第3の参照電圧■13)
に上昇させる第1のレベルシフト部70と、第2の参照
電圧V12に基づき電圧を所定のレベル(第4の参照電
圧■14)に上昇させる第2のレベルシフト部80とを
、備えている。
参照電圧発生部50は、コレクタが電源電位VDDに、
エミッタが抵抗53にそれぞれ接続された第1のトラン
ジスタであるNPN)ランジスタ51を有し、そのトラ
ンジスタ51のベースが、第2のトランジスタであるN
PN)−ランジスタ52のベースに接続されている。ト
ランジスタ52のコレクタが電源電位に、エミッタが第
2の参照電圧V12用のノードN12及び抵抗54を介
してグランド電位GNDにそれぞれ接続されている。
エミッタが抵抗53にそれぞれ接続された第1のトラン
ジスタであるNPN)ランジスタ51を有し、そのトラ
ンジスタ51のベースが、第2のトランジスタであるN
PN)−ランジスタ52のベースに接続されている。ト
ランジスタ52のコレクタが電源電位に、エミッタが第
2の参照電圧V12用のノードN12及び抵抗54を介
してグランド電位GNDにそれぞれ接続されている。
さらに、抵抗53が第1の参照電圧VlF−用のノード
NIL及び抵抗55を介してグランド電位GNDに接続
されている。ここで、トランジスタ51.52は、エミ
ッタ面積を異にしている。
NIL及び抵抗55を介してグランド電位GNDに接続
されている。ここで、トランジスタ51.52は、エミ
ッタ面積を異にしている。
第1のレベルシフト部70は、第1のレベルシフト用定
電流手段であるPMO871及びの第1のレベルシフト
用駆動トランジスタであるPMO372で構成されてい
る。そのPMO371のソースが電源電位VDDに、ド
レインがPMO372のソースに、ゲートが外部からの
バイアス電圧VB入力用の入力端子70aにそれぞれ接
続されている。PMO872のドレインは、グランド電
位GNDに、ゲートがノードNILにそれぞれ接続され
ている。
電流手段であるPMO871及びの第1のレベルシフト
用駆動トランジスタであるPMO372で構成されてい
る。そのPMO371のソースが電源電位VDDに、ド
レインがPMO372のソースに、ゲートが外部からの
バイアス電圧VB入力用の入力端子70aにそれぞれ接
続されている。PMO872のドレインは、グランド電
位GNDに、ゲートがノードNILにそれぞれ接続され
ている。
第2のレベルシフト部80は、第2のレベルシフト用定
電流手段であるPMO881及び第2のレベルシフト用
駆動トランジスタであるPMO882で構成されている
。そのPMO381のソースが電源電位VDDに、ドレ
インが2MO882のソースに、ゲートが外部からのバ
イアス電圧VB入力用の入力端子70aにそれぞれ接続
されている。2MO882のトレインは、グランド電位
GNDに、ゲートがノードN12にそれぞれ接続されて
いる。
電流手段であるPMO881及び第2のレベルシフト用
駆動トランジスタであるPMO882で構成されている
。そのPMO381のソースが電源電位VDDに、ドレ
インが2MO882のソースに、ゲートが外部からのバ
イアス電圧VB入力用の入力端子70aにそれぞれ接続
されている。2MO882のトレインは、グランド電位
GNDに、ゲートがノードN12にそれぞれ接続されて
いる。
さらに、PMO372のソースが演算増幅器60の正相
入力端子(第1の入力端子)61に、2MO882のソ
ースが演算増幅器60の逆相入力端子(第2の入力端子
)62にそれぞれ第3及び第4の参照電圧V14として
接続されている。そして、演算増幅器60の出力側が、
トランジスタ5152のベース及び基準出力電圧VR用
の出力端子60aに共通接続されている。ここで、1M
O871,とP−MOS81とが、またP−MOS72
とP−MOS82とが、それぞれ同一面積で構成されて
いる。
入力端子(第1の入力端子)61に、2MO882のソ
ースが演算増幅器60の逆相入力端子(第2の入力端子
)62にそれぞれ第3及び第4の参照電圧V14として
接続されている。そして、演算増幅器60の出力側が、
トランジスタ5152のベース及び基準出力電圧VR用
の出力端子60aに共通接続されている。ここで、1M
O871,とP−MOS81とが、またP−MOS72
とP−MOS82とが、それぞれ同一面積で構成されて
いる。
第5図は、第1図中の演算増幅器60の回路図である。
この演算増幅器60は、電源電圧VDDに各ソ1
−スが接続されたP−MOSトランジスタ6364を有
し、そのP−MOS)−ランジスタロ3のゲートが、接
続点N13においてP−MOSトランジスタ64のゲー
トに接続され、さらにその接続点N1Bには、トランジ
スタ64のトレインとN−MOSトランジスタ65のド
レインとが共通接続されている。
し、そのP−MOS)−ランジスタロ3のゲートが、接
続点N13においてP−MOSトランジスタ64のゲー
トに接続され、さらにその接続点N1Bには、トランジ
スタ64のトレインとN−MOSトランジスタ65のド
レインとが共通接続されている。
また、トランジスタ63のトレインには、NMOSトラ
ンジスタ66のトレインが接続され、このトランジスタ
66のトレインが、接続点N14においてN−MOS)
−ランジスタロ5のソースに接続されている。トランジ
スタ66のゲートには、正相入力端子61が接続されて
いる。トランジスタ65のゲートは、逆相入力端子62
か接続されている。そして、接続点N14は定電流手段
用のN−MOSトランジスタ67のトレインに接続され
ると共に、そのゲートが定電流手段用のN−MOS)−
ランジスタロ8,69の各ゲートにそれぞれ接続されて
いる。
ンジスタ66のトレインが接続され、このトランジスタ
66のトレインが、接続点N14においてN−MOS)
−ランジスタロ5のソースに接続されている。トランジ
スタ66のゲートには、正相入力端子61が接続されて
いる。トランジスタ65のゲートは、逆相入力端子62
か接続されている。そして、接続点N14は定電流手段
用のN−MOSトランジスタ67のトレインに接続され
ると共に、そのゲートが定電流手段用のN−MOS)−
ランジスタロ8,69の各ゲートにそれぞれ接続されて
いる。
さらに、トランジスタ67.68.69のそれ2
ぞれのソースは、接地電圧GND接続されている。
ゲートがトレインと接続されたP−MOSトランジスタ
70は、そのゲー1〜及びドレインがトランジスタ69
のゲート及びトレインに接続されている。その上、P−
MOSトランジスタ71は、そのトレインがゲートに接
続され、それらが1〜ランジスタフ0に接続されている
。P−MOS)−ランジスタフ2はソースが電源電圧V
DDに、ゲートがトランジスタ63.66のドレインに
共通接続されている。そして、トランジスタ63.66
のトレインはトランジスタ68.72のトレインの出力
端子60aに位相補償用抵抗73、容量74を介してそ
れぞれ接続されている。
70は、そのゲー1〜及びドレインがトランジスタ69
のゲート及びトレインに接続されている。その上、P−
MOSトランジスタ71は、そのトレインがゲートに接
続され、それらが1〜ランジスタフ0に接続されている
。P−MOS)−ランジスタフ2はソースが電源電圧V
DDに、ゲートがトランジスタ63.66のドレインに
共通接続されている。そして、トランジスタ63.66
のトレインはトランジスタ68.72のトレインの出力
端子60aに位相補償用抵抗73、容量74を介してそ
れぞれ接続されている。
以上ように構成される定電圧発生回路の動作について説
明する。
明する。
この定電圧発生回路は、基準電圧をバンドギャップ電圧
から決定しているので、第1−の参照電圧Vll V
12は、グランド電位GNDに極めて接近した低い電圧
となる。そのため、PMO372,82の導通状態はオ
ン状態に向かう。この時、入力端子70aにバイアス電
圧VBが印加されていれば、PMO371,81はオン
しているので、所定の電流が、電源電位VDDからPM
O37282を介してそれぞれグランド電位GNDへ流
れる。この時、PMO372,82の導通状態により、
第3及び第4の参照電圧V14が発生し、演算増幅器6
0の入力端子61.62に印加される電圧が印加される
。この時、第3及び第4の参照電圧V14は、電源電位
VDDの1/2程度にそれぞれ上昇する。
から決定しているので、第1−の参照電圧Vll V
12は、グランド電位GNDに極めて接近した低い電圧
となる。そのため、PMO372,82の導通状態はオ
ン状態に向かう。この時、入力端子70aにバイアス電
圧VBが印加されていれば、PMO371,81はオン
しているので、所定の電流が、電源電位VDDからPM
O37282を介してそれぞれグランド電位GNDへ流
れる。この時、PMO372,82の導通状態により、
第3及び第4の参照電圧V14が発生し、演算増幅器6
0の入力端子61.62に印加される電圧が印加される
。この時、第3及び第4の参照電圧V14は、電源電位
VDDの1/2程度にそれぞれ上昇する。
これにより、第3図に示すように、従来の演算増幅器2
0のトランジスタ26.27のソース側に負の電源電位
■CCに接続された定電流用トランジスタ25を用いな
くとも、グランド電位GNDを定電流用トランジスタ6
7に接続することで、トランジスタ65.66は安定し
て動作し、出力端子60aから基準出力電圧VRが得ら
れる。
0のトランジスタ26.27のソース側に負の電源電位
■CCに接続された定電流用トランジスタ25を用いな
くとも、グランド電位GNDを定電流用トランジスタ6
7に接続することで、トランジスタ65.66は安定し
て動作し、出力端子60aから基準出力電圧VRが得ら
れる。
ここで、例えば温度等の変化により基準出力電圧VRが
上昇した場合、トランジスタ51.52のコレクタ・エ
ミッタ間電流は、その上昇分に応じて変化する。その結
果、第1の参照電圧Vllは、抵抗53.55の分圧比
により決定するので、第2の参照電圧V12より下降す
る。そのため、PMO372の導通状態は、PMO88
2に比較して、よりオン方向に向かい、入力端子61に
印加される第3の参照電圧V1Bは、入力端子62に印
加される第4の参照電圧V14より低下する。
上昇した場合、トランジスタ51.52のコレクタ・エ
ミッタ間電流は、その上昇分に応じて変化する。その結
果、第1の参照電圧Vllは、抵抗53.55の分圧比
により決定するので、第2の参照電圧V12より下降す
る。そのため、PMO372の導通状態は、PMO88
2に比較して、よりオン方向に向かい、入力端子61に
印加される第3の参照電圧V1Bは、入力端子62に印
加される第4の参照電圧V14より低下する。
その結果、トランジスタ65のゲート電圧にはトランジ
スタ66のゲート電圧に比べて高くなる。
スタ66のゲート電圧に比べて高くなる。
これにより、トランジスタ72のゲート電圧は上昇し、
それに伴って出力端子60aの基準出力電圧VRは下降
する。このようにして、安定した一定の基準出力電圧V
Rが出力されるように動作する。
それに伴って出力端子60aの基準出力電圧VRは下降
する。このようにして、安定した一定の基準出力電圧V
Rが出力されるように動作する。
第6図は、本発明の他の実施例を示す定電圧発生回路に
おける演算増幅器の回路図である。
おける演算増幅器の回路図である。
この定電圧発生回路は、第1図中の演算増幅器60をバ
イポーラトランジスタで構成したものであり、その他は
上記実施例と同一の回R1ff4成である。PNP63
a、64aとNPN65a、665 a、67aからなる差動増幅段と、PNP68a及びN
P N 69 aからなる出力段と、その出力段の位
相保障容量60bと、NPN)−ランジスタフ0と抵抗
72からなる内部バイアス回路段とで、構成されている
。
イポーラトランジスタで構成したものであり、その他は
上記実施例と同一の回R1ff4成である。PNP63
a、64aとNPN65a、665 a、67aからなる差動増幅段と、PNP68a及びN
P N 69 aからなる出力段と、その出力段の位
相保障容量60bと、NPN)−ランジスタフ0と抵抗
72からなる内部バイアス回路段とで、構成されている
。
なお、本発明は、図示の実施例に限定されず、種々の変
形が可能である。例えば、上記実施例では、第1のレベ
ルシフト用定電流手段としてPMO371,81を用い
たのが、これに限定されず、例えば、抵抗等を用いても
よい。
形が可能である。例えば、上記実施例では、第1のレベ
ルシフト用定電流手段としてPMO371,81を用い
たのが、これに限定されず、例えば、抵抗等を用いても
よい。
(発明の効果〉
以上詳細に説明したように、本発明によれば、第1のレ
ベルシフト用駆動用トランジスタ及び第1のレベルシフ
ト用定電流源手段により第1の参照電圧をレベルシフト
させ、第2のレベルシフト用駆動用トランジスタ及び第
2のレベルシフト用定電流源手段により第2の参照電圧
をレベルシフトさせるようにしたので、基準出力電圧発
生部に従来のようなグランド電位よりも低い電源が必要
でなくなる。これにより、基準出力電圧発生部を6 単一電源で動作させることでき、回路規模の簡単化を図
ることが可能となる。
ベルシフト用駆動用トランジスタ及び第1のレベルシフ
ト用定電流源手段により第1の参照電圧をレベルシフト
させ、第2のレベルシフト用駆動用トランジスタ及び第
2のレベルシフト用定電流源手段により第2の参照電圧
をレベルシフトさせるようにしたので、基準出力電圧発
生部に従来のようなグランド電位よりも低い電源が必要
でなくなる。これにより、基準出力電圧発生部を6 単一電源で動作させることでき、回路規模の簡単化を図
ることが可能となる。
第1図は本発明の実施例を示す定電圧発生回路の構成ブ
ロック図、第2図は従来の定電圧発生回路の構成ブロッ
ク図、第3図は第2図中の演算増幅器の入力段を示す部
分回路図、第4図は第2図中の他の演算増幅器の入力段
を示す部分回路図、第5図は第1図中の演算増幅器60
の回路図、第6図は本発明の他の実施例を示す定電圧発
生回路における演算増幅器の回路図である。 50・・・・・・参照電圧発生部、51.52・・・・
・・第1及び第2のトランジスタ、71.81・・・・
・・第1及び第2のレベルシフト用定電流手段、72.
82・・・・・・第1及び第2のレベルシフト用駆動ト
ランジスタ、VDD・・・・・・電源電位、GND・・
・・・・グランド電位、Vll、V12・・・・・・第
1及び第2の参照電圧、VlB、V14・・・・・・第
3及び第4の参照電圧、VR・・・・・・基準出力電圧
。 OD ン ?
ロック図、第2図は従来の定電圧発生回路の構成ブロッ
ク図、第3図は第2図中の演算増幅器の入力段を示す部
分回路図、第4図は第2図中の他の演算増幅器の入力段
を示す部分回路図、第5図は第1図中の演算増幅器60
の回路図、第6図は本発明の他の実施例を示す定電圧発
生回路における演算増幅器の回路図である。 50・・・・・・参照電圧発生部、51.52・・・・
・・第1及び第2のトランジスタ、71.81・・・・
・・第1及び第2のレベルシフト用定電流手段、72.
82・・・・・・第1及び第2のレベルシフト用駆動ト
ランジスタ、VDD・・・・・・電源電位、GND・・
・・・・グランド電位、Vll、V12・・・・・・第
1及び第2の参照電圧、VlB、V14・・・・・・第
3及び第4の参照電圧、VR・・・・・・基準出力電圧
。 OD ン ?
Claims (1)
- 【特許請求の範囲】 基準出力電圧により電源電位からの電流の導通状態が制
御される第1及び第2のトランジスタにおけるバンドギ
ャップ電圧に基づき、第1及び第2の参照電圧を出力す
る参照電圧発生部と、前記第1及び第2の参照電圧を第
1及び第2の入力端子を介してそれぞれ入力し、該第1
及び第2の参照電圧を差動増幅して前記基準出力電圧を
出力する基準出力電圧発生部とを、備えた定電圧発生回
路において、 前記第1の参照電圧に基づき第3の参照電圧を発生させ
るための第1のレベルシフト用駆動トランジスタと、 前記電源電位と前記第1のレベルシフト用駆動トランジ
スタとの間に接続された第1のレベルシフト用定電流手
段と、 前記第2の参照電圧に基づき第4の参照電圧を発生させ
るための第2のレベルシフト用駆動トランジスタと、 前記電源電位と前記第2のレベルシフト用駆動トランジ
スタとの間に接続された第2のレベルシフト用定電流手
段とを設け、 前記第3及び第4の参照電圧を前記第1及び第2の入力
端子にそれぞれ印加する構成にしたことを特徴とする定
電圧発生回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21836490A JP2779388B2 (ja) | 1990-03-23 | 1990-08-20 | 定電圧発生回路 |
KR1019910009894A KR100188821B1 (ko) | 1990-08-20 | 1991-06-14 | 정전압발생회로 |
DE69114408T DE69114408T2 (de) | 1990-08-20 | 1991-08-16 | Konstantspannungserzeugungsschaltung. |
EP91113796A EP0472128B1 (en) | 1990-08-20 | 1991-08-16 | Constant-voltage generation circuit |
US07/746,913 US5153500A (en) | 1990-08-20 | 1991-08-19 | Constant-voltage generation circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-73897 | 1990-03-23 | ||
JP7389790 | 1990-03-23 | ||
JP21836490A JP2779388B2 (ja) | 1990-03-23 | 1990-08-20 | 定電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03278110A true JPH03278110A (ja) | 1991-12-09 |
JP2779388B2 JP2779388B2 (ja) | 1998-07-23 |
Family
ID=26415039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21836490A Expired - Fee Related JP2779388B2 (ja) | 1990-03-23 | 1990-08-20 | 定電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2779388B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06175742A (ja) * | 1992-12-09 | 1994-06-24 | Nec Corp | 基準電圧発生回路 |
JP2006107096A (ja) * | 2004-10-05 | 2006-04-20 | Denso Corp | バンドギャップ基準電圧回路 |
US7123093B2 (en) | 2004-02-13 | 2006-10-17 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
-
1990
- 1990-08-20 JP JP21836490A patent/JP2779388B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06175742A (ja) * | 1992-12-09 | 1994-06-24 | Nec Corp | 基準電圧発生回路 |
US7123093B2 (en) | 2004-02-13 | 2006-10-17 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
JP2006107096A (ja) * | 2004-10-05 | 2006-04-20 | Denso Corp | バンドギャップ基準電圧回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2779388B2 (ja) | 1998-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
US8704588B2 (en) | Circuit for generating a reference voltage | |
KR101585958B1 (ko) | 기준전압 발생회로 | |
JPH01137808A (ja) | 演算増幅回路 | |
JPH0667744A (ja) | 定電圧回路 | |
JPH08204470A (ja) | 演算増幅器 | |
US20050184805A1 (en) | Differential amplifier circuit | |
KR100188821B1 (ko) | 정전압발생회로 | |
JPH05233084A (ja) | 定電圧発生回路 | |
JP4070533B2 (ja) | 半導体集積回路装置 | |
US4647841A (en) | Low voltage, high precision current source | |
KR20060056419A (ko) | Am 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
KR960013863B1 (ko) | 레벨 변환 회로 | |
JP2758893B2 (ja) | 半導体装置の定電圧発生回路 | |
JPH0621727A (ja) | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス | |
US5497124A (en) | Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same | |
JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
JPH03278110A (ja) | 定電圧発生回路 | |
KR100247367B1 (ko) | 전압 제어 발진기 | |
US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
JP3338548B2 (ja) | 基準電圧発生回路 | |
JPH08139531A (ja) | 差動アンプ | |
JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
KR19980070085A (ko) | 안정화 전류 미러 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |