JPH01137808A - 演算増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 プッシュプル出力段を有する演算増幅回路に関し、 電源電圧変動による動作点の変動を防止した演算増幅回
路を提供することを目的とし、２入力の差に応じた出力
電圧を発生する差動増幅回路と、差動増幅回路の出力電
圧を所定電圧だけシフトして出力電圧を発生するレベル
シフト回路と、レベルシフト回路の出力電圧および差動
増幅回路の出力電圧に応じて動作するプッシュプル出力
回路と、電源電圧の変動に応じたバイアス電圧を発生し
てレベルシフト回路を制御し、電源電圧の変動があって
もレベルシフト回路の出力電圧を変化させないバイアス
回路とを具備するように構成する。

〔産業上の利用分野〕

本発明はプッシュプル出力段を有する演算増幅回路に関
する。

〔従来の技術〕

従来のプッシュプル出力段を有する演算増幅回路の一例
は第８図に示され、その詳細は第９図に示される。すな
わち、１は入力信号子ＩＮ、−ＩＮの差に応じた出力Ｖ
２を発生する差動増幅回路であって、Ｐチャネルトラン
ジスタＴ、、Ｔ２、ＮチャネルトランジスタＴ３　＋　
７４　、および定電流源■１を具備する。たとえば、＋
　Ｉ　Ｎ＞−Ｉ　Ｎであれば、電圧Ｖ１がハイレベル、
電圧■２がローレベルとなり、逆に、＋ＩＮ＜−ＩＮで
あれば、ＭＬ　圧Ｖ　＋がローレベル、電圧■２がハイ
レベルとなる。この場合、＋ＩＮ、−ＩＮの振幅中心は
２つの電源電圧Ｖ　００　＋　Ｖ　９３の中間電圧とな
るようにする。２は差動増幅回路１の出力電圧Ｖ、を所
定電圧だけシフトダウンさせるレベルシフト回路であっ
て、定電圧回路としてのＮチャネルトランジスタＴ、お
よび定電流源■２を具備する。この場合、差動増幅回路
１の出力電圧Ｖ！とレベルシフト回路２の出力電圧■３
との差はトランジスタＴ。

のスレッシュホールド電圧トランジスタＴ、の特性（Ｂ
）、電流■２によって決まる大きさである。

３はプッシュプル出力回路であって、Ｐチャネルトラン
ジスタＴ、およびＮチャネルトランジスタＴ？の直列回
路で構成される。Ｃｃは負帰還の発振防止用の位相補償
キャパシタである。

〔発明が解決しようとする問題点〕

第８図、第９図の回路において、プッシュプル出力回路
３のトランジスタＴ６に流れる電流は、Ｖｏｏ　　Ｖｚ
により決定され、トランジスタＴ７に流れる電流は、Ｖ
３　　ＶＳＳにより決定される。この場合、電流■２が
一定であるので、Ｖｚ−Ｖ。

は一定である。ところで、 ＶＤＤ　　ＶＳＳ＝　（Ｖｔ＋ｏ　　Ｖｚ　）＋（Ｖｚ
　　Ｖ３　） ＋　（Ｖ３　　Ｖｉｓ） と表わせるので、ＶＤｆｌ　　ｖｓｓが大きく変動する
と、第２項は一定であるので、第１項（Ｖｎ＋＋　　Ｖ
ｚ　）、第３項（Ｖ３　　ＶＳ２）が変動してプッシュ
プル出力回路３の動作点は大きく変動する。なお、実際
には、差動増幅回路１において、電源電圧■。、の変動
に電圧Ｖ、、Ｖ、の変動は追随するので、第３項（Ｖ：
ｌ　　Ｖｓｓ）が主に変動する。

従って、本発明の目的は、電源電圧変動による動作点の
変動を防止した演算増幅回路を提供することにある。

〔問題点を解決するための手段〕

上述の問題点を解決するための手段は第１図に示される
。第１図において、差動増幅回路１は２入力＋ＩＮ、−
ＩＮの差に応じた出力電圧■２を発生、レベルシフト回
路２は差動増幅回路ｌの出力電圧■２を所定電圧だけシ
フトして出力電圧■３を発生し、プッシュプル出力回路
３はレベルシフト回路Ｊ路２の出力電圧ｖ３と差動増幅
回路ｌの出力電圧Ｖ、に応じて動作する。Ｖｎｏ　、　
Ｖｓｓ　、　ＯＵＴは電源電圧、出力端子である。ここ
で、バイアス回路４は電源電圧■ゎ。の変動に応じたバ
イアス電圧Ｖ、を発生してレベルシフト回路２を制御し
、電源電圧ＶＯＯの変動があってもレベルシフト回路２
の出力電圧を変化させない。すなわち、バイアス回路４
は電源電圧ｖ０の変動に応じた変動を有するバイアス電
圧ＶＩｌによりレベルシフト回路２を制御する。

〔作　用〕

上述の手段によれば、電源電圧ＶＩＩＯの変動はプッシ
ュプル出力回路３のトランジスタＴ７のゲースーソース
（Ｖ３　　Ｖｓｓ）に影響せず、従って、電源電圧■、
が変動しても、トランジスタＴ７に流れる電流は変動し
ない。なお、トランジスタＴ６は差動増幅回路ｌの出力
電圧Ｖ２が電源電圧■。。

に追従しているので、電源電圧ｖ０゜が変動しても、Ｖ
ＩＩＤ　　Ｖ２は変動せず、従って、トランジスタＴ６
に流れる電流は変動しない。このように、プッシュプル
出力回路３の動作点は電源電圧ｖｎｏの変動によっては
変動しない。

〔実施例〕

第２図は本発明に係る演算増幅回路の第１の実施例を示
す回路図である。第２図においては、第９図のレベルシ
フト回路２の定電流源■２を可変電流源としてのＮチャ
ネルトランジスタＴ、に置換し、このトランジスタＴｓ
のゲート電位をバイアス回路４によって制御する。

バイアス回路４の構成要素のパラメータは差動増幅回路
ｌおよびレベルシフト回路２のパラメータと同様に構成
しである。すなわち、バイアス回路４は、差動増幅回路
１のＰチャネルトランジスタＴ　＋　、　Ｔ　２に相当
するＰチャネルトランジスタＴ１　′、定電流ｇｒ、に
相当する定電流源（、／、レベルシフト回路２のＮチャ
ネルトランジスタＴ、に相当するＮチャネルトランジス
タＴ、′、ＮチャネルトランジスタＴｌｌに相当するＮ
チャネルトランジスタＴ、′および定電流源１．／によ
り構成されている。

バイアス回路４の各構成要素は、電源電圧■。

がΔ■。。だけ変動してもレベルシフト回路２の出力電
圧Ｖ、の変動ΔＶ、が０となるように、決定される。こ
こで、トランジスタＴ、の相互コンダクタンスおよび電
流増幅率をｇ□、β８と表わし、電源電圧Ｖ０の変動Δ
■。に対し、各電圧Ｖ２ｒｖ３１　　ｖ、’＋　ｖｌｌ
の変動をΔＶ２＋　ΔＶ３＋Δ■２　′、Δ■３とする
と、レベルシフト回路２のトランジスタＴ８の電流変化
はｇ、・ΔＶ、であり、従って、トランジスタＴ、、Ｔ
＠について、ｌｌｌ５ となる。同様に、バイアス回路４のトランジスタＴＳ’
＋’ｒ’ｓ　　′について、 他方、トランジスタＴ：ｌ、Ｔ４は飽和状態で動作し、
また、定電流源Ｉ、の存在のために、ΔＶ２＝ΔＶＤｎ
　　　　　　　　　　　　（３）であり、定電流源１．
／の存在のために、Δ■２　′＝ΔＶ（ＩＤ　　　　　
　　　　　　（４）である。従って、（１）〜（４）式
により、ここで、電源電圧Ｖｔ１１１の変動ΔＶ０があ
っても、トランジスタＴ、のデース−ソース間電圧ｖ３
−ＶＳＳの変動ΔＶｓ（Ｖｓｓは接地電位とすれば変動
なし）が生じないようにするには、（５）式からとすれ
ばよい。ところで、バイアス回路４の構成要素は、差動
増幅回路１、レベルシフト回路２の構成要素と平衡して
いる。従って、 １＋　　’　：　Ｉ＋　／２＝β１　′：β２＝β５　
′：β５ ＝　（１，’　＋　Ｉｔｌｌ’）　　：　Ｉｔｓただし
、■ア、′、■ア８はトランジスタＴ８　′。

Ｔａに流れるドレイン−ソース間電流である。従って、
（６）式は、 よって、（６）式は、 ところで、ＭＯＳトランジスタにおいては、一般に、 　ＴＤ −β　（ＶＧｓ　　　Ｖｔｈ） ＝、／ｆｆｉコ「ｒ７ ただし、■、はドレイン−ソース電流 ＶＧＳはゲート−ソース間電圧 ■いはスレッシュホールド電圧 の関係がある。ここで、トランジスタＴ　ｓ　、　Ｔ　
ｅは、ドレイン−ソース電流Ｉ、が同一、トランジスタ
’ｒａ　Ｉ　’ｒｓ　　’はＶＧＳが同一であるので、
（７）式は、 となる。従って、たとえば、トランジスタＴＸのゲート
長、幅をＬＸ、ＷＸとすれば、Ｌ２＝Ｌｚ　　’、　　
Ｌｓ　＝Ｌｓ　　’、　　Ｌｓ　＝Ｌｓ　　’としたと
きに、 とすることによりΔ■、＝０とすることができる。

以上をまとめると、第３図に示すごとく、各電圧はΔＶ
ＤＤに対して変化することになる。

第４図は本発明に係る演算増幅回路の第２の実施例を示
す回路図である。第４図においては、第２図のバイアス
回路４のトランジスタＴｓ　　’を削除し、定電流源Ｉ
、を付加しである。第４図においても、第２図の実施例
と同様に、Δ■。。に対し、ΔＶ、＝Ｏとなるように、
レベルシフト回路２の各素子Ｔｓ　、　Ｔａ　、　　Ｉ
　ｅを決定する。すなわち、この場合、バイアス回路４
においては、出力電圧Ｖ、の変動Δ■８は電源電圧ＶＤ
＋、の変動Δｎｏに追随する。従って、 Δ■８＝ΔｖＤ＋。

である。従って、トランジスタＴＳ　、Ｔ、においては
、 となる。従って、Δ■、＝０とするには、ｇ＋＋＋ｓ°
　ｇＩ１１８ よって、レベルシフト回路２において、β、・　Ｉア、
＝β、・　Ｉア８＝β５（Ｉｔｓ　　Ｉａ）（９）式の
条件と、トランジスタＴ、に電流ＩＴＳを流したときの
電圧Ｖ、−Ｖ、の電位シフトが行われる条件からトラン
ジスタＴｓ、Ｔｅおよび定電流源■８を決定できる。以
上の場合、第４図の各部の電圧は第５図に示すごと（変
化する。

第６図は本発明に係る演算増幅回路の第３の実施例を示
す回路図である。第６図においては、定電圧素子として
のＮチャネルトランジスタＴ５の基板電位を可変として
トランジスタＴＳのスレッシュホールド電圧をバックバ
イアス効果により可変とする。つまり、通常、ＣＭＯ５
回路であればＮチャネルトランジスタはＰウェル内に形
成されているので、当該Ｐウェルの電位を可変とするこ
とによりＮチャネルトランジスタＴ、のスレッシュホー
ルド電圧を可変とすることができ、従って、電圧Ｖ、−
Ｖ、を可変とすることができる。

トランジスタＴ、の基板電位はバイアス回路４の出力電
圧ｖ８によって制御される。トランジスタＴ１　′、定
電流源■、Ｌは差動増幅回路１のトランジスタＴ、、Ｔ
、および定電流源■１に相当する。従って、 Ｉｓ　　’　：　Ｉｓ　／２＝Ｔ＋　　’　：Ｔ’ｚと
されている。また、トランジスタＴ５　′、定電流源１
．／はレベルシフト回路２のトランジスタＴＳ、定電流
源■２に相当する。従って、Ｔｓ　　’　：　Ｔｓ　＝
Ｉｚ　’　：　１２となる。第６図において、電流電圧
ＶＯＯがΔＶＯＯだけ変動すると、電圧ｖ２．ｖ２　’
も追随して△ＶＤＤだけ変動する。また、電圧ｖ、、ｖ
、’も同様に変化しようとする。このとき、ΔＶｎｏ＞
０であれば、トランジスタＴ７　’ｌ　Ｔ７の電流が増
加しようとする結果、トランジスタＴｓ　　’　＋　Ｔ
ｓのバックバイアス電位Ｖ、が低下し、従って、トラン
ジスタＴ５　’、Ｔ、のスレッシュホールド電圧が大き
くなり、従って、電圧Ｖ３　、　Ｖ３　’の上昇が抑え
られる。同様に、ΔＶｏｏ＜Ｏであれば、トランジスタ
Ｔ７’＋Ｔｙの電流が減少しようとする結果、トランジ
スタＴＳ　　’Ｉ　ＴＳのハックバイアス電位ＶＢが上
昇し、従って、トランジスタＴｓ　　’　、Ｔｓのスレ
ッシュホールド電圧が小さくなり、従って、電圧Ｖ３　
、　Ｖ３　　’の下降が抑えられる。このようにして、
電源電圧ＶＯＯの変動ΔＶＤＤがあっても、電圧Ｖ３の
変動Δ■、を０にすることが可能である。以上の場合、
各電圧はΔＶＤＤに対して第７図に示すごとく変化する
ことになる。

上述の実施例においては、バイアス回路の１−ランジス
タ、定電流源は演算増幅回路の本体である差動増幅回路
、レベルシフト回路、プッシュプル出力回路と類似構成
で、バイアス条件が等しくなるように構成しであるので
、トランジスタのパラメータ変動に対しても動作点の安
定化が図れる。

〔発明の効果〕

以上説明したように本発明によれば、電源電圧が変動し
ても動作点の安定化が図れる。

【図面の簡単な説明】

第１図は本発明の基本構成を示す図、 第２図、第４図、第６図は本発明に係る演算増幅回路の
実施例を示す回路図、 第３図、第５図、第７図は、それぞれ第２図、第４図、
第６図の回路内の電圧波形の傾向を示す図、 第８図は従来の演算増幅回路を示す回路図、第９図は第
８図の詳細回路図である。 ■・・・差動増幅回路、 ２・・・レベルシフト回路、 ３・・・プッシュプル出力回路、 ４・・・バイアス回路。

Claims (1)

1. 【特許請求の範囲】 １、２入力（＋ＩＮ、−ＩＮ）の差に応じた出力電圧（
   Ｖ＿２）を発生する差動増幅回路（１）と、該差動増幅
   回路の出力電圧（Ｖ＿２）を所定電圧だけシフトして出
   力電圧（Ｖ＿３）を発生するレベルシフト回路（２）と
   、 該レベルシフト回路の出力電圧（Ｖ＿３）および前記差
   動増幅回路の出力電圧（Ｖ＿２）に応じて動作するプッ
   シュプル出力回路（３）と、 電源電圧（Ｖ＿Ｄ＿Ｄ）の変動に応じたバイアス電圧（
   Ｖ＿Ｂ）を発生して前記レベルシフト回路を制御し、該
   電源電圧の変動があっても該レベルシフト回路の出力電
   圧を変化させないバイアス回路（４）と、 を具備する演算増幅回路。 ２、前記レベルシフト回路は、 前記差動増幅回路の出力電圧（Ｖ＿２）を所定電圧だけ
   低下させるトランジスタ（Ｔ＿５）と、該トランジスタ
   に接続された電流源（Ｔ＿８）とを具備し、 前記バイアス回路は前記電源電圧（Ｖ＿Ｄ＿Ｄ）の変動
   に応じて前記電流源（Ｔ＿８）の電流の変動を制御する 特許請求の範囲第１項に記載の演算増幅回路。 ３、前記レベルシフト回路は、 前記差動増幅回路の出力電圧（Ｖ＿２）を所定電圧だけ
   低下させるトランジスタ（Ｔ＿５）と、該トランジスタ
   に接続された電流源（Ｔ＿８）と、該電流源に並列接続
   された定電流源（Ｉ＿８）とを具備し、 前記バイアス回路は前記電源電圧（Ｖ＿Ｄ＿Ｄ）の変動
   に応じて前記電流源（Ｔ＿８）の電流の変動を制御する 特許請求の範囲第１項に記載の演算増幅回路。 ４、前記レベルシフト回路は、 前記差動増幅回路の出力電圧（Ｖ＿２）を所定電圧だけ
   低下させるトランジスタ（Ｔ＿５）と、該トランジスタ
   に接続された定電流源（Ｉ＿８）と を具備し、 前記バイアス回路は前記電源電圧（Ｖ＿Ｄ＿Ｄ）の変動
   に応じて前記トランジスタ（Ｔ＿５）の基板電位の変動
   を制御して前記所定電圧の変動を前記電源電圧の変動に
   一致せしめる 特許請求の範囲第１項に記載の演算増幅回路。