Nothing Special   »   [go: up one dir, main page]

JPH0297042A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JPH0297042A
JPH0297042A JP63250119A JP25011988A JPH0297042A JP H0297042 A JPH0297042 A JP H0297042A JP 63250119 A JP63250119 A JP 63250119A JP 25011988 A JP25011988 A JP 25011988A JP H0297042 A JPH0297042 A JP H0297042A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
lead
component mounting
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63250119A
Other languages
English (en)
Other versions
JP2670505B2 (ja
Inventor
Naoyasu Enomoto
榎本 直泰
Atsushi Hiroi
廣井 厚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP63250119A priority Critical patent/JP2670505B2/ja
Publication of JPH0297042A publication Critical patent/JPH0297042A/ja
Application granted granted Critical
Publication of JP2670505B2 publication Critical patent/JP2670505B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子部品搭載用基板に関し、特に基板上に形
成した導体パターンに、外部接続端子となるリードを電
気的に接続した電子部品搭載用基板に関するものである
(従来の技術) 電子部品か搭載される導体パターンが形成された基板と
、リードとを半田等により電気的に接続するQFP形式
の電子部品搭載用基板を例に採ると、従来第8図に示す
ような構造となっている。
この電子部品搭載用基板(1)にあづては、導体パター
ン(3)にリード(5)か半田(7)によって電気的に
接続されるとともに、基板(1)と一体化されている。
そして、導体パターン(3)か形成された基板〔1)の
上に電子部品(11)が搭載され、この電子部品(11
)のボンディングパットと導体パターン(3)とがワイ
ヤーボンディングにより電気的に接続されている。
このような電子部品搭載用基板(1)は、第7図に示す
ように電子部品(11)を搭載するためのダイパッド(
6)を有し、そこから外周端部にまで導体パターン(3
)が形成され、電子部品(11)或いはリード(5)と
電気的に接続する箇所以外は1通常絶縁性樹脂(4)が
塗布硬化しである。
(発明か解決しようとする課題) しかしながら、前記従来の電子部品搭載用基板(1)に
あっては、電子部品(11)のより一層の高密度実装を
図るために、次のような解決しなければならない課題が
発生するのである。
すなわち、電子部品搭載用基板(1)においてより一層
の高密度実装を図るためには、面精を拡大することなく
リード(5)の数を増加させなければならず、リード(
5)間隔が狭くなる。このため。
基板(1)とリード(5)との接続部、つまり隣接した
導体パターン(3)上の開口(2)間において、基板(
1)とリード(5)とを接続するための半田(7)や銀
ペーストによる短絡か発生する。また、電子部品(11
)を基板(1)に搭載して半導体装置(40)とした後
、長期間使用することにより、導体パターン(3)上の
開口(2)間において、マイグレーションが発生しやす
い。
本発明は、以上のような従来の電子部品搭載用基板(1
)の課題を解決すべくなされたもので、その目的とする
ところは、短絡することなく電子部品(11)の高密度
実装を可能にし、長期間の使用においてもマイグレーシ
ョンが発生しにくく信頼性の高い電子部品搭載用基板(
1)を提供することにある。
(課題を解決するための手段) 以上のような課題を解決するために本発明が採った手段
は、第1図〜第6図に示すように、r基板(1)上の導
体パターン(3)を絶縁性樹脂(4)によって保護する
とともに、前記導体パターン(3)の一部を前記絶縁性
樹脂(4)に形成した開口(2)から露出させて外部接
続用リード(5)と電気的に接続した電子部品搭載用基
板(1)において、 前記開口(2)を前記導体パターン(3)とり−ト(5
)との接続部毎に形成し、かつ前記開口(2)は隣同志
が千鳥足状に配置形成してなることを特徴とする電子部
品搭載用基板(1)j である。
以下1本発明か採った手段を実施例に対応する第1図〜
第6図の具体例に従って詳細に説明する。
本発明に係る電子部品搭載用基板(1)に用いる基材(
8)は、絶縁性を有し、導体パターン(3)を確実に密
着させることかできるもので、例えばシリコン、ポリイ
ミド、エポキシ、ガラスエポキシ等の各種樹脂、さらに
はセラミックでもよい。
また、塗布硬化する絶縁性樹脂(4)は、導体パターン
(3)を保護して絶縁性を保つものであれば何ら限定さ
れるところではない。
リード(5)との接続のための開口(2)の大きさは、
導体パターン(3)より大きくても小さくてもよく、そ
の形もどのようなものでもよい。一方、各導体パターン
(3)上の開口の配列は、規則的てなくても良く、リー
ド(5)との電気的な接続か良好に行なえればよい。
リード(5)は、導電性を有するものてあればよく、大
きさ、厚さ等、何ら限定されない。
電子部品搭載用基板(1)とリード(5)との接続は、
半田(7)やダイボンディング用銀ペーストのような導
電性接着剤等、電子部品搭載用基板(1)とリード(5
)とを電気的に接続するとともに、十分な機械的強度を
有するよう接続し得るものであればよい。
本発明に係る電子部品搭載用基板(1)は、まず少なく
とも片面に電子部品(11)と電気的に接続される導体
パターン(3)が形成され、少なくともこの導体パター
ン上のリード(5)接続予定部近傍に絶縁性樹脂(4)
を塗布硬化する。その後リード(5)を半田(7)等で
前記リード(5)接続予定部に接続するものである。
(発明の作用) 本発明か以上のような手段を採ることによって以下のよ
うな作用がある。
開口(2)を1体パターン(コ)とリード(5)との接
続部毎に形成し、かつ開口(2)は隣同志が千鳥足状に
配置形成してなることにより、導体パターン(3)、及
びリード(5)の間隔を広くすることなく、導体パター
ン(3)とリード(5)との接続部、すなわち開口(2
)の間隔が広くなる。
(実施例) 次に、未発明を図面に示した各実施例に従って詳細に説
明する。
実施例1 第1図〜第3図は本発明の第1実施例を示す図である。
第2図に示すように、リード(5)接続前の1辺の長さ
2cm、厚さ0.50m mの電子部品搭載用基板(1
)には微細な導体パターン(3)が形成してあり、電子
部品(11)を搭載するためのタイバッド(6)、導体
パターン(3)上の電子部品(11)と接続する一箇所
とリード(5)と接続するための内側開口部(22)、
及び外側開口部(32)を残して絶縁性樹脂5(4)が
塗布硬化しである。この第2図の基板(1)の開口部(
22)(32)と長さ2cmのリード(5)とを半田(
7)により電気的に接続したものが第1図に示す電子部
品搭載用基板(1)である。
第3図は、第1図の電子部品搭載用基板(1)に電子部
品(11)を搭載し、この電子部品(11)と基板(1
)上の導体パターン(3)とをワイヤ(12)により電
気的接続した後、樹脂(13)封止としてQFP型半導
体装21(40)とした図である。
実施例λ 第4図は本発明の第2実施例を示す図である。
本実施例にあっては、内側開口部(22)と外側開口部
(3z)を、各々頂点を向い合う三角形状にすることに
より隣合った内側開口部(22)と外側開口部(32)
の間隔を広げたものであり、より開口部(22)(32
)間で短絡が発生したり、マイグレーションか発生ずる
のを防止するようになっている。
第4図において電子部品搭載用基板(1)は、1辺の長
さ4cmの正方形てあって、厚さ0.20mmのQFP
型のものである。
実施例3 第5図は本発明の第3実施例を示す図である。
本実施例にあっては、一つの導体パターン(コ)上に2
ケrgT開ロ部を設けることにより基板(1)とリード
(5)との接続面精を大きくするとともに、接続強度を
上げたものである。
第5図において電子部品搭載用基板(1)は、1辺の長
さ4cmの正方形であって、厚さ0.40mmのQFP
型のものである。
実施例4 第6図は本発明の第4実施例を示す図である。
本実施例にあっては、外側開口部(32)を基板(1)
端部より内側に設けたものである。このことにより、基
板(1) !lr面における短絡及びマイグレーション
の発生を防止するようになっている。
第6図において電子部品搭載用基板(1)は、2つの電
子部品(11)を搭載する1辺の長さ4cmと2.5c
mの長方形であって、厚さ0.40cmの混成IC用の
sop型のものである。
(発明の効果) 以上詳述したように、本発明に係る電子部品搭載用基板
は、 「基板上の導体パターンを絶縁性樹脂によって保護する
とともに、前記導体パターンの一部を前記絶縁性樹脂に
形成した開口から露出させて外部接続用リードと電気的
に接続した電子部品搭載用基板において、 前記開口を前記導体パターンとリードとの接続部毎に形
成し、かつ前記開口は隣同志が千鳥足状に配置形成して
なること1にその特徴があり、これにより次のような効
果を奏する。
電子部品搭載用基板における隣接したり−トとの接続部
、つまり導体パターン上の開口部間の間隔は広がり、前
記基板とリードとを接続する半田等による短絡はなくな
る。これにより、より一層の電子部品の高密度実装が可
能となる。また、前記導体パターン上の開口部間におけ
るマイグレーションも抑制され、信頼性の向上につなが
る。
以上のように、本発明は電子部品搭載用基板に極めて有
用な効果をもたらすのである。
【図面の簡単な説明】
第1図は本発明に係る電子部品搭載用基板を示す斜視図
、第2図は第1図の電子部品搭載用基板におけるリード
接続前の状態を示す平面図、第3図は第1図の電子部品
搭載用基板を用いた半導体装置を示す断面図、第4図〜
第6図は本発明に係る別の電子部品搭載用基板における
リード接続前の状態を示す平面図、第7図は従来の電子
部品搭載用基板におけるリード接続前の状態を示す平面
図、第8図は第7図の電子部品搭載用基板を用いた半導
体装置を示す断面図である。 符号の説明 l・・・電子部品搭載用基板、2・・−開口、3・・・
導体パターン、4・・・絶縁性樹脂、5・・・リード、
6・・・ダイパッド、7・・・半田、8・・・基材、1
1−・・電子部品。 12・・・ワイヤ、13−・・樹脂、22・・・内側開
口部、32・・・外側開口部、40・・・半導体装置。 以   上

Claims (1)

  1. 【特許請求の範囲】  基板上の導体パターンを絶縁性樹脂によって保護する
    とともに、前記導体パターンの一部を前記絶縁性樹脂に
    形成した開口から露出させて外部接続用リードと電気的
    に接続した電子部品搭載用基板において、 前記開口を前記導体パターンとリードとの接続部毎に形
    成し、かつ前記開口は隣同志が千鳥足状に配置形成して
    なることを特徴とする電子部品搭載用基板。
JP63250119A 1988-10-03 1988-10-03 電子部品搭載用基板 Expired - Lifetime JP2670505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63250119A JP2670505B2 (ja) 1988-10-03 1988-10-03 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63250119A JP2670505B2 (ja) 1988-10-03 1988-10-03 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JPH0297042A true JPH0297042A (ja) 1990-04-09
JP2670505B2 JP2670505B2 (ja) 1997-10-29

Family

ID=17203106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63250119A Expired - Lifetime JP2670505B2 (ja) 1988-10-03 1988-10-03 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP2670505B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106508A (ja) * 1993-09-30 1995-04-21 Toshiba Corp マルチチップモジュールおよびその製造方法
JP2003039718A (ja) * 2001-07-30 2003-02-13 Kyocera Corp サーマルヘッド及びそれを用いたサーマルプリンタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106508A (ja) * 1993-09-30 1995-04-21 Toshiba Corp マルチチップモジュールおよびその製造方法
JP2003039718A (ja) * 2001-07-30 2003-02-13 Kyocera Corp サーマルヘッド及びそれを用いたサーマルプリンタ

Also Published As

Publication number Publication date
JP2670505B2 (ja) 1997-10-29

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
KR970008356B1 (ko) 반도체장치
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH04273451A (ja) 半導体装置
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2925722B2 (ja) ハーメチックシール型電気回路装置
JPH0297042A (ja) 電子部品搭載用基板
JP2798108B2 (ja) 混成集積回路装置
JP2652223B2 (ja) 電子部品搭載用基板
JPH0547836A (ja) 半導体装置の実装構造
JPS63284831A (ja) 混成集積回路の製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JPH10150065A (ja) チップサイズパッケージ
JP2990120B2 (ja) 半導体装置
JP2822446B2 (ja) 混成集積回路装置
JP2784209B2 (ja) 半導体装置
JP3615236B2 (ja) 混成集積回路装置
JPH0432762Y2 (ja)
JP2599290Y2 (ja) ハイブリッドic
JPH11102991A (ja) 半導体素子搭載フレーム
JPH10189637A (ja) 半導体装置
JPH0741167Y2 (ja) 絶縁物封止型回路装置
JPH09139440A (ja) チップスケールパッケージ