Nothing Special   »   [go: up one dir, main page]

JPH0741167Y2 - 絶縁物封止型回路装置 - Google Patents

絶縁物封止型回路装置

Info

Publication number
JPH0741167Y2
JPH0741167Y2 JP3864687U JP3864687U JPH0741167Y2 JP H0741167 Y2 JPH0741167 Y2 JP H0741167Y2 JP 3864687 U JP3864687 U JP 3864687U JP 3864687 U JP3864687 U JP 3864687U JP H0741167 Y2 JPH0741167 Y2 JP H0741167Y2
Authority
JP
Japan
Prior art keywords
support plate
circuit board
conductor layer
external lead
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3864687U
Other languages
English (en)
Other versions
JPS63145343U (ja
Inventor
和美 高畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP3864687U priority Critical patent/JPH0741167Y2/ja
Publication of JPS63145343U publication Critical patent/JPS63145343U/ja
Application granted granted Critical
Publication of JPH0741167Y2 publication Critical patent/JPH0741167Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、パワートランジスタチップとモノリシックIC
チップとの組み合せから成るハイブリッドIC等の絶縁物
封止型回路装置に関する。
[従来の技術] 共通の放熱支持板上にパワートランジスタチップとモノ
リシックICを含む回路基板とを固着し、樹脂で被覆した
モールド型半導体装置は既に開発されている。この様に
大電力回路部分と小電力回路部分とを一体化すれば、電
子回路の大部分を単一のハイブリッドICで構成すること
ができる。
[考案が解決しようとしている問題点] ところで、半導体装置の小型化及び低コスト化が要求さ
れている。上述の従来のモールド型半導体装置において
は、金属支持板の面積を少なくともパワートランジスタ
チップ及び回路基板の面積以上にしなければならないの
で、小型化に限界があった。また、パワートランジスタ
チップ、モノリシックIC及び外部リードを相互に接続す
る内部接続の自由度が小さく、所望の電子回路を構成し
難いことがあるという問題もあった。
そこで、本考案の目的は、小型化が可能であり且つ内部
接続が容易である絶縁物封止型回路装置を提供すること
にある。
[問題点を解決するための手段] 上記目的を達成するための本考案は、外部リードが導出
されており且つ放熱作用を有している支持板と、前記支
持板に連結されていない非連結外部リードと、前記支持
板に固着されている半導体チップと、一方の主面上にモ
ノリシックIC及びこのモノリシックICが電気的に接続さ
れている複数の配線導体を有し、且つ前記支持板上のみ
に配置されずに前記支持板と前記非連結外部リードとに
またがるように前記支持板と前記非連結外部リードとの
両方の上に配置され、且つ前記一方の主面と反対の他方
の主面が前記支持板及び前記非連結外部リードに対向す
るように配置されている回路基板と、前記半導体チップ
と前記回路基板の前記複数の配線導体から選択されたも
のとを接続する内部リードと、前記支持板、前記非連結
外部リードの一部、前記半導体チップ、前記モノリシッ
クIC及び前記回路基板を被覆する絶縁物封止体とを備
え、前記回路基板の前記非連結外部リードの上に配置す
る領域に貫通孔が形成されており、前記貫通孔の中に導
体層が形成されていると共に前記回路基板の他方の主面
に非連結外部リード接続用導体層が形成されており、前
記一方の主面の前記複数の配線導体から選択されたもの
が前記貫通孔の導体層を介して前記他方の主面の前記非
連結外部リード接続用導体層に接続されており、前記他
方の主面の前記非連結外部リード接続用導体層が半田に
よって前記非連結外部リードに固着されており、前記回
路基板の前記他方の主面の前記支持板に対向する領域に
支持板固着用導体層が形成されており、この支持板固着
用導体層が半田によって前記支持板に固着されているこ
とを特徴とする絶縁物封止型回路装置に係わるものであ
る。
[作用] 本考案における非連結外部リードは電気的接続機能のみ
でなく、回路基板の支持機能を有している。
[実施例] 次に、本考案の実施例に係わる絶縁物封止型ハイブリッ
ドICを第1図〜第3図に基づいて説明する。このハイブ
リッドICは、6個のパワートランジスタチップ1、2、
3、4、5、6と、モノリシックICチップ7を含む回路
基板8と、3枚の支持板9、10、11と、各支持板9〜11
から導出されている外部リード12、13、14と、支持板
9、10、11に連結されていない複数の非連結外部リード
15と、複数の内部リード16と、回路基板8を非連結外部
リード15に電気的に接続するための半田17と、絶縁物封
止体18と、放熱板19とから成る。
支持板9〜11、外部リード12〜14、及び非連結外部リー
ド15は、第3図に示す如く形成されている。図面では、
各外部リード12〜15が分離されているが、最初はリード
フレーム構成であり、互いに連結されている。支持板9
〜11及び外部リード12〜15はCu板材の打ち抜きによって
形成され、表面はNi被覆されている。但し、内部リード
16がワイヤボンデイングされるところ及びパワートラン
ジスタチップ1〜6が固着されるところは、Ni層の上に
更にAg層が設けられている。外部リード12〜15はインチ
ピッチ(254mm)で並置されている。
各パワートランジスタチップ1〜6は上面にエミッタ電
極とベース電極を有し、下面にコレクタ電極を有する。
下面のコレクタ電極は第2図に示す如く半田20によって
支持板11に電気的及び機械的に結合されている。第2図
に示されていない他のパワートランジスタチップ1〜
4、及び6も支持板9〜11にそれぞれ半田で結合されて
いる。
回路基板8は高耐熱性のポリイミド樹脂板(但しガラス
繊維の織布が骨材として入っている)から成り、フォト
エッチング技術で形成された多数の配線導体21を有す
る。なおエポキシ樹脂板等(但しガラス繊維の織布の骨
材として入っている)であっても、耐熱性を高めたもの
であれば回路基板8として使用できる。回路基板8の配
線導体21の一部上にモノリシックICチップ7がAgペース
ト(図示せず)によって固着されている。ICチップ7の
各端子電極はワイヤ22によって配線導体21に接続されて
いる。
回路基板8は、外部リード12〜15が延びる方向に対して
直交する方向に長手に形成され、複数の支持板、9、1
0、11にまたがっているのみでなく、各支持板9、10、1
1と外部リード15の一部とにまたがっている。回路基板
8には外部リード接続用貫通孔23が第2図に示す如く形
成され、上面の配線導体21と下面の導体層24とが貫通孔
23中の導体層25によって接続されている。また、貫通孔
23を囲む導体層24とは分離されて固着用導体層26が回路
基板8の下面に設けられている。なお、配線導体21及び
導体層24、25、26はCu、Ni、Auの3層に形成されてい
る。
このハイブリッドICを作る時には、まず、各支持板9〜
11のパワートランジスタチップ1〜6の固着予定領域及
び回路基板8の固着予定領域、外部リード15の回路基板
8の固着予定領域(一端部)にクリーム半田(ペースト
状半田)を印刷によって塗布する。次に、第1図に示す
如くパワートランジスタチップ1〜6及び回路基板8を
配置し、クリーム半田を溶融(リフロー)及び固化させ
る。これにより、第2図に示す如く、パワートランジス
タチップ5は半田20で支持板11に固着され、回路基板8
の一方の端近傍下面の導体層26は半田27で支持板11に固
着され、他方の端近傍下面の導体層24は半田17によって
外部リード15に固着される。なお、半田リフロー時に、
貫通孔23を通って上の配線導体21まで達するように半田
17が形成される。
次に、Au細線から成る内部リード16によってパワートラ
ンジスタチップ1〜6と回路基板8の配線導体21との間
及びパワートランジスタチップ1〜6と外部リード15と
の間を接続する。なお、内部リード16の接続は、超音波
ボンディングと熱圧着ボンディングとを併用したワイヤ
ボディング方法で行う。
次に、パワートランジスタチップ1〜6及びICチップ7
の上面にシリコンラバーから成る保護樹脂被覆(図示せ
ず)を設け、しかる後、エポキシ樹脂から成る絶縁物封
止体18をモールド法で設ける。この絶縁物封止体18は外
部リード12〜15の先端部を除いて、支持板9〜11、パワ
ートランジスタチップ1〜6、ICチップ7、回路基板8
の全面を被覆するように設ける。また、第2図に示す如
く支持板9〜11及び外部リード12〜14の端部の下側に放
熱板19を配し、これを絶縁物封止体18に一体化する。な
お、この放熱板19は第1図の絶縁物封止体18の平面形状
にほぼ一致する形状を有し、突部19aにて絶縁物封止体1
8にくい込んでいる。
最後にリードフレームの連結部から外部リード12〜15を
切り離し、独立したハイブリッドICを得る。
本実施例のハイブリッドICは次の利点を有する。
(1)回路基板8と非連結外部リード15との間を内部リ
ードで接続せずに、回路基板8の導体層24を半田17によ
って外部リード15に直接に接続するので、内部リードに
よる接続箇所が少なくなり、製造時間を短縮することが
できる。
(2)回路基板8を外部リード15に半田17で直接に接続
するので、信頼性の高い接続が達成される。従来の内部
リードによって接続する場合には、外部リード15を沿っ
て浸入した水分等で内部リードの接続部が腐蝕して接続
不良を招くおそれがあったが、本実施例では、この様な
問題が生じない。
(3)回路基板8が支持板9〜11と外部リード15とにま
たがった状態即ち橋渡し状態に配置されているので、支
持板9〜11の側に回路基板8の全部を含める従来のもの
に比較して、少なくとも支持板9〜11と外部リード15と
の間隔分は回路基板8の配置場所を節約することがで
き、小型化が可能になる。
(4)回路基板8を複数の支持板9〜11にまたがる状態
即ち、橋渡し状態に配置したので、複数のパワートラン
ジスタチップ1〜6とICチップ7との間の複雑な電気的
接続を容易に達成することができる。
(5)回路基板8が複数の支持板9〜11及び外部リード
15の端部を橋渡しするように配置されているので、各部
を機械的に一体化する効果も生じている。
(6)回路基板8の下面に導体層24、26を設け、パワー
トランジスタチップ1〜6と同時に、導体層24、26を支
持板9〜11及び外部リード15にクリーム半田を使用して
固着しているので、回路基板8の取付けを容易に達成す
ることができる。
(7)回路基板8には貫通孔23が設けられ、上面の配線
導体21が貫通孔23の内壁の導体層25を介して下側の導体
層24に接続されているので、配線導体21と外部リード15
との電気的接続を容易に達成することができる。なお、
この電気的接続の信頼性は、クリーム半田のリフローに
よって貫通孔23内に半田17が入り込むために高くなる。
[変形例] 本考案は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
(1)支持板9、10、11をいずれか1つにしてもよい。
(2)回路基板8を、セラミック基板に厚膜導体、抵抗
を設け、更にチップ部品を搭載したハイブリッドIC基板
としてもよい。
(3)外部リード15を回路基板8の上面側に接続しても
よい。
[考案の効果] 上述から明らかなように本考案は次の効果を有する。
(イ)回路基板が支持板と非連結外部リードとにまたが
って配置されているので、回路基板を支持板のみで支持
する場合よりも回路装置を小型にすることができる。
(ロ)回路基板の一方の主面の配線導体に対して貫通孔
の導体層を介して接続されている他方の主面の導体層を
非連結外部リードに対して半田で固着する構成であるの
で、半導体チップ又はモノリシックICと非連結外部リー
ドとの電気的接続を従来のワイヤボンデイング技術より
も作業性の良い半田付によって容易に達成することがで
きる。
【図面の簡単な説明】
第1図は本考案の実施例に係わる絶縁物封止型ハイブリ
ッドICを示す平面図、 第2図は第1図のII−II線に相当する部分の断面図、 第3図は第1図の支持板と外部リードとを示す平面図で
ある。 1,2,3,4,5,6…パワートランジスタチップ、7…ICチッ
プ、8…回路基板、9,10,11…支持板、12,13,14…外部
リード、15…非連結外部リード、16…内部リード、17…
半田、18…絶縁物封止体、21…配線導体、23…貫通孔。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】外部リードが導出されており且つ放熱作用
    を有している支持板と、 前記支持板に連結されていない非連結外部リードと、 前記支持板に固着されている半導体チップと、 一方の主面上にモノリシックIC及びこのモノリシックIC
    が電気的に接続されている複数の配線導体を有し、且つ
    前記支持板上のみに配置されずに前記支持板と前記非連
    結外部リードとにまたがるように前記支持板と前記非連
    結外部リードとの両方の上に配置され、且つ前記一方の
    主面と反対の他方の主面が前記支持板及び前記非連結外
    部リードに対向するように配置されている回路基板と、 前記半導体チップと前記回路基板の前記複数の配線導体
    から選択されたものとを接続する内部リードと、 前記支持板、前記非連結外部リードの一部、前記半導体
    チップ、前記モノリシックIC及び前記回路基板を被覆す
    る絶縁物封止体と を備え、前記回路基板の前記非連結外部リードの上に配
    置する領域に貫通孔が形成されており、前記貫通孔の中
    に導体層が形成されていると共に前記回路基板の他方の
    主面に非連結外部リード接続用導体層が形成されてお
    り、前記一方の主面の前記複数の配線導体から選択され
    たものが前記貫通孔の導体層を介して前記他方の主面の
    前記非連結外部リード接続用導体層に接続されており、
    前記他方の主面の前記非連結外部リード接続用導体層が
    半田によって前記非連結外部リードに固着されており、
    前記回路基板の前記他方の主面の前記支持板に対向する
    領域に支持板固着用導体層が形成されており、この支持
    板固着用導体層が半田によって前記支持板に固着されて
    いることを特徴とする絶縁物封止型回路装置。
JP3864687U 1987-03-16 1987-03-16 絶縁物封止型回路装置 Expired - Lifetime JPH0741167Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3864687U JPH0741167Y2 (ja) 1987-03-16 1987-03-16 絶縁物封止型回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3864687U JPH0741167Y2 (ja) 1987-03-16 1987-03-16 絶縁物封止型回路装置

Publications (2)

Publication Number Publication Date
JPS63145343U JPS63145343U (ja) 1988-09-26
JPH0741167Y2 true JPH0741167Y2 (ja) 1995-09-20

Family

ID=30851082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3864687U Expired - Lifetime JPH0741167Y2 (ja) 1987-03-16 1987-03-16 絶縁物封止型回路装置

Country Status (1)

Country Link
JP (1) JPH0741167Y2 (ja)

Also Published As

Publication number Publication date
JPS63145343U (ja) 1988-09-26

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US6028358A (en) Package for a semiconductor device and a semiconductor device
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JPH06302653A (ja) 半導体装置
US6890796B1 (en) Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JPH06283639A (ja) 混成集積回路
JPH0864635A (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JPH0741167Y2 (ja) 絶縁物封止型回路装置
JPS6220707B2 (ja)
JPH07176664A (ja) 半導体装置およびその製造方法
JPH08148647A (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP3234614B2 (ja) 半導体装置及びその製造方法
JP2982182B2 (ja) 樹脂封止型半導体装置
JPH0442942Y2 (ja)
JPH0622997Y2 (ja) 絶縁物封止型半導体装置
JPS63284831A (ja) 混成集積回路の製造方法
JP3172393B2 (ja) 混成集積回路装置
JPH0451488Y2 (ja)
JPH10150065A (ja) チップサイズパッケージ