JPH01161913A - クロックドライバー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は入力クロック信号を増幅するクロックドライ
バー回路に関する。

（従来の技術） サンプル・ホールド回路やスイッチド・キャパシタ拳フ
ィルタ回路（ＳｗｉｃｈｅｄＣａｐａｃｉｔｏｒ　　Ｆ
ｉｌｔｅｒ、以下、ＳＣＦと称する）等ではアナログ信
号電圧をＭＯＳスイッチ等からなるスイッチ素子を介し
てサンプリングし、コンデンサに蓄積するようにしてお
り、上記スイッチ素子の制御にはクロック信号が使用さ
れている。通常、ＣＭＯ３回路におけるスイッチ素子と
してはＰチャネルＭＯＳ）ランジスタとＮチャネルＭＯ
Ｓ）ランジスタとが用いられており、両トランジスタを
制御するためのクロック信号として互いに相補なりロッ
ク信号φ、φが使用されている。

第８図（ａ）は上記した相補なりロック信号φ、φを発
生するクロックドライバー回路の構成を示す回路図であ
る。入力クロック信号φはインバータ３１を介して、ク
ロックφ用のドライバーとしてのインバータ３２に入力
されると共に、クロックφ用のドライバーとしてのイン
バータ３３に入力される。上記インバータ３２もしくは
３３はそれぞれ第８図（ｂ）の回路図に示すように、各
ソース、ドレイン間が電源電位ＶＣＣとアース電位ＶＳ
Ｓとの間に直列に挿入され、入力信号Ｉｎがゲートに共
通に入力されるＰチャネルＭＯＳトランジスタ３４とＮ
チャネルＭＯＳ）ランジスタ３５とから構成されており
、両トランジスタ３４．３５の共通ドレインからクロッ
ク信号φもしくはφとしての出力信号Ｏｕｔが出力され
るようになっている。

第９図は上記第８図（ａ）のクロックドライバー回路か
ら出力されるクロック信号φ、φで制御されるサンプル
・ホールド回路の構成を示す回路図である。アナログ信
号電圧ＶｉｎはＮチャネルＭＯＳトランジスタ３６及び
ＰチャネルＭＯＳトランジスタ３７で構成されたＣＭＯ
Ｓアナログスイッチ３８を介してコンデンサ３９に蓄積
され、電圧Ｖ　ｏｕｔとして出力されるようになってい
る。なお、図中の容ｆｆ１Ｃｐ１Ｃｐ′はそれぞれアナ
ログスイッチ３８を構成するＮチャネル、ＰチャネルＭ
ＯＳトランジスタ３６．３７の寄生容量や配線容量等を
等価的に示したものである。

このような構成において、上記寄生容ｆＡ　Ｃｐ　ｓＣ
ｐ／や電源電位ｖＣｃまたはトランジスタ３４．３５の
閾値電圧にばらつきが発生すると、クロックドライバー
回路から出力されるクロック信号φ、φの立上がり、立
下がり速度にばらつきが発生する。例えば電源電位ＶＣ
Ｃにばらつきが発生すると、クロック信号φは第１０図
の波形図に示すように種々の立上がり、立下がりの速度
を呈することになる。

ところで、第９図に示すようなサンプルＱホールド回路
では出力電圧Ｖｏｕｔにオフセット電圧が生じることが
知られている。そして、クロック信号φ、Ｔの立上がり
、立下がり速度にばらつきがあると、このオフセット電
圧にばらつきが発生することが例えば、文献ｒｓＯＬ　
Ｉ　Ｄ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ、ＶＯＬ、５Ｃ−
１９，Ｎｏ。

４、ＡＵＧＵＳＴ、１９８４Ｊ等で知られている。

この文献によれば、第１１図の波形図に示すようにサン
プル・ホールド回路でサンプリング用のスイッチがオフ
する際に寄生容量を介してクロック信号φが漏れ、これ
により出力電圧Ｖ　ｏｕｔにオフセット電圧が発生する
が、その値はクロック信号の立下がりもしくは立上がり
の速度が速いほど、大きくなるとされている。

このようにクロック信号の立上がり、立下がり速度の変
動によるオフセット電圧の変動はサンプル・ホールド回
路やＳＣＦ等の回路特性に変動を与える原因となってい
る。

（発明が解決しようとする問題点） このように従来のクロックドライバー回路では、クロッ
ク信号の立上がりまたは立下がりの速度に変化が生じる
。このため、サンプル・ホールド回路、ＳＣＦ等でオフ
セット電圧が変化してしまい、特性の安定性に問題があ
った。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、立上がり、立下がりの速度が常に一
定なりロック信号を発生するクロックドライバー回路を
提供することにある。

［発明の構成］ （問題点を解決するための手段） この発明のクロックドライバー回路は、第１の電位とク
ロック信号の出力端子との間に挿入され入力クロック信
号に基づいて導通制御される第１導電型の第１のＭＯＳ
スイッチと、第２の電位と上記出力端子との間に挿入さ
れ入力クロック信号に基づいて導通制御される第２導電
型の第２のＭＯＳスイッチと、少なくとも上記第１のＭ
ＯＳスイッチと上記第１の電位との間もしくは上記第２
のＭＯＳスイッチと上記第２の電位との間に挿入される
定電流源回路とから構成される。

（作用） 一定電流によりクロック信号の出力端子を充、放電する
。これにより、電源電圧やＭＯＳ）ランジスタの閾値等
による出力信号の立上がりまたは立下がりの速度変化が
防止される。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図はこの発明に係るタロツクドライバー回路の第１
の実施例による構成を示す回路図であり、しくは詠を具
体的に示したものである。電源電位ＶＣＣには定電流源
回路１の一端が接続されている。この定電流源回路１の
他端には、ＰチャネルＭＯＳトランジスタ２のソースが
接続されている。

また、アース電位ＶＳＳには定電流源回路３の一端が接
続されている。この定電流源回路３の他端にはＮチャネ
ルＭＯＳトランジスタ４のソースが接続されている。上
記両トランジスタ２．４のゲートは共通接続され、この
共通ゲートには入力信号Ｉｎが入力されるようになって
いる。さらに、上記両トランジスタ２．４のドレインは
共通接続され、この共通ドレインから前記クロック信号
φもしくはφとしての信号Ｏｕｔが出力されるようにな
っている。なお、上記共通ドレインとアース電位ｖｓｓ
との間には寄生容ｆｉ１５が接続されている。

上記構成でなる回路において、入力信号Ｉｎが“０″レ
ベルから１″レベルに、もしくはこれとは逆に“１”レ
ベルから“０”レベルに切替わり、ＮチャネルＭＯＳ）
ランジスタ４もしくはＰチャネルＭＯＳ）ランジスタ２
がオフ状態からオン状態に変化すると、定電流源回路１
もしくは３の一定電流により寄生容量５が充電もしくは
放電される。ここで、出力信号ｏｕｔの立上がり速度は
定電流源回路１の電流値によって決定され、立下がり速
度は定電流源回路３の電流値によって決定される。この
結果、両型流値は常に一定にされているため、出力信号
Ｏｕｔの立上がり、立下がりの速度は常に一定にするこ
とができる。

従って、上記実施例回路で得られる出力信号をクロック
信号としてサンプル・ホールド回路やＳＣＦなどに供給
した場合に、オフセット電圧等の回路特性の変動を防止
することができる。

第２図は上記第１の実施例回路における定電流源回路１
．３をカレントミラー回路で実現した場合の具体的構成
を示す回路図である。一方の定電流源回路３はゲートが
共通接続された２個のＮチャネルＭＯＳトランジスタ６
．７からなるカレントミラー回路８と、定電流源９で構
成されている。

トランジスタ６はカレントミラー回路８の入力側トラン
ジスタであり、定電流源９からの一定電流が入力される
。トランジスタ７はカレントミラー回路８の出力側トラ
ンジスタであり、そのソース、ドレイン間が前記トラン
ジスタ４のソースとアース電位ＶＳＳとの間に挿入され
ている。ここで両トランジスタ、５．７の素子サイズが
等しくされているならば、トランジスタ７には定電流源
８と等しい値の一定電流が流れ得る。

他方の定電流源回路１は、上記トランジスタ６とゲート
が共通接続されたＮチャネルＭＯＳ）ランジスタ１０と
、互いにゲートが共通接続された２個のＰチャネルＭＯ
Ｓトランジスタｌｌ、　１２で構成された２個のカレン
トミラー回路１３．１４とから構成されており、トラン
ジスタ１１と１２の各ドレインは電源電位ＶＣＣに接続
されている。トランジスタ６は一方のカレントミラー回
路１３の入力側トランジスタであり、定電流源９からの
一定電流が入力される。トランジスタ１０は一方のカレ
ントミラー回路１３の出力側トランジスタである。トラ
ンジスタ１２は他方のカレントミラー回路１４の入力端
トランジスタであり、上記一方のカレントミラー回路■
３の出力電流が入力される。トランジスタ１１は他方の
カレントミラー回路１４の出力側トランジスタであり、
そのソース、ドレイン間が前記トランジスタ２のソース
と電源電位ＶＣＣとの間に挿入されている。ここで、ト
ランジスタ６とＩＯ及びトランジスタ１１と１２それぞ
れの素子サイズが等くされているならば、トランジスタ
１１には定電流源９と等しい値の一定電流が流れ得る。

第３図及び第４図はそれぞれこの発明の第２、第３の実
施例による構成を示す回路図である。前記第１の実施例
回路では容量５の充、放電を行うために２個の定電流源
回路１．３を設け、出力信号Ｏｕｔの立上がり、立下が
りの両速度を一定にする場合を説明したが、サンプル・
ホールド回路等のオフセット電圧はスイッチがオフする
ときにのみ発生する。従って、スイッチがオフするとき
の速度を一定に保つようにすればよい。ここで、サンプ
リング用のスイッチがＮチャネルＭＯＳトランジスタの
みで構成されているような場合にスイッチがオフすると
きの速度を一定に保つためには、第３図の実施例回路に
示すように、容！ｉ１５の放電時の電流値が一定となる
ように一方の定電流源回路３のみを設ければよい。

他方、サンプリング用のスイッチがＰチャネルＭＯＳト
ランジスタのみで構成されているような場合にスイッチ
がオフするときの速度を一定に保つためには、第４図の
実施例回路に示すように、容量５の充電時の電流値が一
定となるように他方の定電流源回路１のみを設ければよ
い。

第５図はこの発明の第４の実施例による構成を示す回路
図である。この実施例回路は、前記第１図の実施例回路
におけるトランジスタ２．４のスイッチ機能を定電流源
回路１．３それぞれに持たせるようにしたものである。

前記定電流源回路３の代わりに使用される一方の定電流
源回路１５にはＮチャネルＭＯＳトランジスタ１Ｂを出
力側トランジスタ、ＮチャネルＭＯＳトランジスタ１７
を入力側トランジスタとするカレントミラー回路１８、
トランジスタ１７に一定電流を供給する定電流源１９及
びスイッチ用の２個のＮチャネルＭＯＳトランジスタ２
０．２１が設けられている。上記スイッチ用の一方のＮ
チャネルＭＯＳ）ランジスタ２０はカレントミラー回路
１８を構成するトランジスタ１Ｂ、１７のゲート間に挿
入されており、そのゲートには入力信号Ｉｎが供給され
る。スイッチ用の他方のＮチャネルＭＯＳ）ランジスタ
２１は上記トランジスタ１６のゲートとアース電位ｖＳ
Ｓとの間に挿入されており、そのゲートには入力信号Ｉ
ｎの反転信号Ｉｎが供給される。

前記定電流源回路１の代わりに使用される他方の定電流
源回路２２にはＰチャネルＭＯＳ）ランジスタ２３を出
力側トランジスタ、ＰチャネルＭＯＳトランジスタ２４
を入力側トランジスタとするカレントミラー回路２５、
トランジスタ２４に一定電流を供給する定電流源２Ｂ及
びスイッチ用の２個のＰチャネルＭＯＳトランジスタ２
７．２８が設けられている。上記スイッチ用の一方のＰ
チャネルＭＯＳトランジスタ２７はカレントミラー回路
２５を構成するトランジスタ２３．２４のゲート間に挿
入されており、そのゲートには入力信号Ｉｎが供給され
る。スイッチ用の他方のＰチャネルＭＯＳ）ランジスタ
２８は上記トランジスタ２３のゲートと電源電位ｖ、ｓ
との間に挿入されており、そのゲートには入力信号Ｉｎ
の反転信号Ｉｎが供給される。

このような構成の回路において、入力信号Ｉｎが“０“
レベルから“１０レベルに切替わると、定電流源回路１
５内のトランジスタ２０がオン状態、トランジスタ２１
がオフ状態になり、カレントミラー回路１８が動作可能
になる。このときトランジスタ１６に流れる一定電流で
寄生容ｆｆ１５が放電される。

他方、入力信号Ｉｎが“１″レベルから“０“レベルに
切替わると、定電流源回路２２内のトランジスタ２７が
オン状態、トランジスタ２８がオフ状態になり、今度は
カレントミラー回路２５が動作可能になる。このときト
ランジスタ２３に流れる一定電流で寄生容量５が充電さ
れる。

従って、この実施例回路の場合にも出力信号Ｏｕｔの立
上がり、立下がりの速度は常に一定にすることができる
。

第６図及び第７図はこの発明の第５、第６の実施例によ
る構成を示す回路図である。この第５、第６の実施例回
路は、前記第３図及び第４図実施例回路の場合と同様に
出力信号Ｏｕｔの立上がり、立下がりいずれか一方の速
度を一定に保つようにしたものである。

第６図の実施例回路の場合は定電流源回路１５を残して
出力信号Ｏｕｔの立下がり速度を一定に保つようにして
おり、寄生容量５の充電を行うために信号Ｉｎでスイッ
チ制御されるＰチャネルＭＯＳトランジスタ２９が設け
られている。

第７図の実施例回路の場合は定電流源回路２２を残して
出力信号Ｏｕｔの立上がり速度を一定に保つようにして
おり、寄生容量５の放電を行うために信号Ｉｎでスイッ
チ制御されるＮチャネルＭＯＳトランジスタ３０が設け
られている。

なお、上記各定電流源９．１９．２Ｂの条件としては電
源電位Ｖ。０が変動してもその値が変動しないことが必
要であるが、このような条件を満足するものとしては例
えば特公昭５６−２０１７号公報に記載されているもの
が使用可能である。

以上のような構成により、ＳＣＦ、サンプル・ホールド
回路等の特性に与える影響を格段に軽減することができ
る。

［発明の効果］ 以上詳述したようにこの発明によれば、電源電圧または
素子の閾値等に影響することなく立上がり、立下がり速
度が常に一定なりロック信号が得られるクロックドライ
バー回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例による構成を示す回路
図、第２図は第１図回路の具体的構成を示す回路図、第
３図はこの発明の第２の実施例による構成を示す回路図
、第４図はこの発明の第３の実施例による構成を示す回
路図、第５図はこの発明の第４の実施例による構成を示
す回路図、第６図はこの発明の第５の実施例による構成
を示す回路図、第７図は第６の実施例回路の具体的構成
を示す回路図、第８図は従来の・クロックドライバー回
路の全体及び一部の構成を示す回路図、第９図はサンプ
ル・ホールド回路の構成を示す回路図、第１０図はクロ
ック信号の波形図、第１１図はクロック信号波形とそれ
に対するオフセット電圧の波形図である。 １．３・・・定電流源回路、２・・・ＰチャネルＭＯＳ
トランジスタ、４・・・ＮチャネルＭＯＳトランジスタ
、５・・・寄生容量。 出願人代理人　　弁理士　鈴江武彦 第　１　口 第　２０ ｍ３０　　　　　　第４０ ｆａ６０ 第７Ｆ７Ｉ

Claims (3)

【特許請求の範囲】
1. （１）第１の電位とクロック信号の出力端子との間に挿
   入され入力クロック信号に基づいて導通制御される第１
   導電型の第１のＭＯＳスイッチと、第２の電位と上記出
   力端子との間に挿入され入力クロック信号に基づいて導
   通制御される第２導電型の第２のＭＯＳスイッチと、 少なくとも上記第１のＭＯＳスイッチと上記第１の電位
   との間もしくは上記第２のＭＯＳスイッチと上記第２の
   電位との間に挿入される定電流源回路と を具備したことを特徴とするクロックドライバー回路。
2. （２）前記定電流源回路はゲートが共通接続された入力
   側及び出力側のＭＯＳトランジスタで構成されたカレン
   トミラー回路と、 上記入力側のＭＯＳトランジスタに定電流を供給する定
   電流源とからなることを特徴とする特許請求の範囲第１
   項に記載のクロックドライバー回路。
3. （３）前記定電流源回路が前記第１のＭＯＳスイッチも
   しくは第２のＭＯＳスイッチとしての機能を兼ね備えて
   いる特許請求の範囲第１項に記載のクロックドライバー
   回路。