Nothing Special   »   [go: up one dir, main page]

JPH0758782B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0758782B2
JPH0758782B2 JP61061120A JP6112086A JPH0758782B2 JP H0758782 B2 JPH0758782 B2 JP H0758782B2 JP 61061120 A JP61061120 A JP 61061120A JP 6112086 A JP6112086 A JP 6112086A JP H0758782 B2 JPH0758782 B2 JP H0758782B2
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
source
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61061120A
Other languages
English (en)
Other versions
JPS62217667A (ja
Inventor
正志 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61061120A priority Critical patent/JPH0758782B2/ja
Priority to US07/013,792 priority patent/US4764802A/en
Priority to DE87103475T priority patent/DE3787484T2/de
Priority to EP87103475A priority patent/EP0237932B1/en
Publication of JPS62217667A publication Critical patent/JPS62217667A/ja
Publication of JPH0758782B2 publication Critical patent/JPH0758782B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置に関する。
（従来の技術） 従来、所謂DMos FETおよび伝導度変調型Mos FETと称せ
られる半導体装置は、高速スイッチング特性に優れ、か
つ、高入力インピーダンスであって入力損失の少ない半
導体装置として知られている。
第６図は、伝導度変調型Mos FETからなる半導体装置の
データ金属配線パターンを示す平面図である。図中１
は、半導体装置10の主面側に設けられたAlソース電極で
ある。Alソース電極１は、Alゲート電極２によって所定
パターンにパターニングされている。Alゲート電極２に
よって区切られた所定領域の下層部分には、ポリシリコ
ンからなるゲート電極３が形成されている。ゲート電極
３は、半導体装置10を構成するゲート領域上にゲート絶
縁膜を介して積層され、上述のAlゲート電極２に接続し
ている。Alソース電極１は、半導体装置10を構成するソ
ース領域に接続している。
このような電極パターンの状態で相似的に半導体装置10
が例えばチップ8.0mm□程度に大きくなると、ポリシリ
コンからなるゲート電極３の配線が極端に長くなり、配
線抵抗が無視できなくなるほどに増大すると共に、入力
容量も増大する。その結果、スイッチングスピードが悪
くなり、入力損失が大きくなってしまう。また、配線抵
抗および容量が大きくなることによって過渡的にドレイ
ン電流のバランスが崩れる。すなわち、動作時にゲート
をオフしようとしたときチップ内でドレイン電流が不均
一になり、オフの遅れた部分に電流が集中してその部分
が破壊される。その結果、伝導度変調型Mos FETでは、
ラッチアップ電流の低下を引き起こし、又DMos FETで
は、VDSX(sus)能力の低下を引き起こし、モータドライ
ブのような所謂Ｌ負荷でのスイッチ時の破壊耐量の低下
を招く。
（発明が解決しようとする問題点） 本発明は、スイッチオフ時にドレイン電流が切れるまで
の遅れ時間（所謂td（off）期間）を短くし、かつ、電
流分布を均一にすることができると共に、スイッチオフ
時の破壊耐量を向上させることができる半導体装置を提
供することをその目的とするものである。
〔発明の構成〕
（問題点を解決するための手段） 本発明は、一つの半導体チップに多数の半導体素子が形
成された半導体装置であって、前記半導体素子は、 ・第一導電型の半導体基板からなるドレイン領域と、 ・該半導体基板の主面側に所定の深さで形成された第二
導電型のベース領域と、 ・該ベース領域内にその主面から所定の深さで形成され
た第一導電型のソース領域と、 ・前記主面側に前記ソース領域と前記ドレイン領域にま
たがるようにして絶縁膜を介して形成された多結晶シリ
コン層からなるゲート電極と、 ・該ゲート電極上に絶縁膜を介して形成され、コンタク
トジホールを介して該ゲート電極に接続された金属層か
らなるゲート電極配線と、 ・前記ゲート電極配線と同一層の金属層で形成され、且
つコンタクトホールを介して前記ソース領域に接続され
たソース電極 とを具備している半導体装置において、 前記多数の半導体素子は、前記チップ表面領域を分割し
て設けられた複数の領域の夫々に、前記ゲート電極が平
行な多数のストライプ状に配列されるように形成されて
いることと、 前記ソース電極は、前記複数の領域の夫々の領域毎に一
つの独立したソース電極に纏められ、この纏められた夫
々のソース電極が前記夫々の領域を覆って形成されてい
ることと、 前記ゲート電極配線は、前記ソース電極から分離され且
つその周囲を完全に取り囲んで形成され、その一部には
ボンディング線を接続するためのパッド部が形成されて
いることを特徴とする半導体装置である。
ここで、本発明の対象とする半導体装置は、二重拡散絶
縁ゲート縦型電界効果トランジスタ（所謂DMosFET）及
びかかるDMosFETの基板の反対側主面の部分にアノード
領域を設けた伝導度変調型MosFETを包含し、主に大電力
用に用いられるものである。
（作用） 本発明に係る半導体装置によれば、ソース電極がゲート
電極上の金属配線層により複数個に分割され、金属配線
層は夫々のソース電極の周囲に存在しているので下層に
存在するゲート電極配線（一般的にはポリシリコン抵抗
配線）を短くして配線抵抗を下げることができる。ま
た、ソース電極が分割されているので、従来のようにソ
ースワイアボンディング部近傍に集中することなくチッ
プ内でドレイン電流が均一になりスイッチオフ時の破壊
耐量を向上させることができる。
（実施例） 以下、本発明を伝導度変調型MosFETに適用した場合の実
施例について図面を参照して説明する。第１図は、本発
明の一実施例の素子の内部構造を示す説明図である。図
中10は主面側にＮ領域11を有し、裏面側にN+領域12を有
する半導体基板からなるドレイン領域である。ドレイン
領域10の裏面側には、Ｐ型の半導体基板からなるアノー
ド領域13が設けられている。Ｎ領域11内には、その主面
側から所定の拡散深さでＰ型のベース領域14,14が形成
されている。夫々のベース領域14,14内には、その主面
から所定の拡散深さでＮ型のソース領域15,15が形成さ
れている。ベース領域14,14間のＮ領域11の主面には、
夫々のベース領域14,14にまたがるようにして絶縁膜16
を介してゲート電極17が形成されている。ゲート電極17
は例えばポリシリコンで形成されている。ソース領域1
5,15上には夫々の領域にまたがるようにしてソース電極
18,18が形成されている。
このような素子の主面側の電極配線構造は第２図に示す
ようになっている。すなわち、ポリシリコンからなるゲ
ート電極17に接続して例えばアルミニウムからなる金属
配線層（以下、アルミゲート電極19と記す）が設けられ
ている。アルミゲート電極19は、素子の略中心部に存在
し、かつ、その一部を素子の主面上の全域に亘って格子
状に配置している。この格子状に配置されているアルミ
ゲート電極９及びその中心部分によって分割された領域
内に例えばアルミニウムからなるソース電極18が存在し
ている。そして、格子状の領域内のソース電極18の下層
側にポリシリコンからなるゲート電極17が多数本の筋状
に存在している。
而して、このように構成された半導体装置20は、例えば
第３図に示す如く、セラミック基板21上のマウント金属
基板22上に実装される。マウント金属基板22の両側部近
傍には、中継金属板23,24が設けられている。一方の中
継金属板23には、ゲート外部リード25が継続されてい
る。他方の中継金属板24には、ソース外部リード26が接
続されている。マウント金属基板22には、ドレイン外部
リード27が接続されている。半導体装置20のアルミゲー
ト電極19の中心部と一方の中継金属板23との間には、ボ
ンディング線28が架設されている。また、分割された夫
々のソース電極18と他方の中継金属板24間には、ボンデ
ィング線29が架設されている。
このようなボンディング層28,29の配置を取ることによ
り、実施例の半導体装置20では、同一チップサイズで能
動領域を広くとることができる。
また、実施例の半導体装置20では、ソース電極18がアル
ミゲート電極19によって周囲を囲まれた状態で複数個に
分割されているので、下層側に存在するポリシリコンか
らなるゲート電極17の配線長を短くしてゲートの充放電
をチップ内で略均一にし、電流集中を少なくして破壊耐
量を向上させることができる。
因みに、実施例の半導体装置20では、ゲート内部抵抗を
ｆ＝１μHzの条件で測定したところ〜20Ωであったが、
第６図に示した従来の半導体装置10ではその約２倍の〜
4.0Ωであることが確認された。
また、実施例の半導体装置20をＲ負荷でスイッチさせた
ときのターンオフ波形を調べたところ第４図に特性線
（Ｉ）にて示す通りである。これに対して第６図に示し
た従来の半導体装置10では第４図に特性線（II）にて併
記した通りであった。同図から明らかなように、実施例
のものでは、ゲート電極の解除時点に対するドレイン電
流の切れるまでの遅れ時間（td（off））が従来のもの
に比べて遥かに短くなっていることが判る。
また、同様に実施例の半導体装置20と従来例の半導体装
置10について、所謂VDSX(sus)モードでの破壊耐量を調
べたところ、実施例のものでは第５図に特性線（III）
にて示した通りであり、従来のものでは特性線（IV）に
て示した通りであった。同図から明らかなように実施例
のものでは、従来のものに比べてドレイン電流に対する
許容度、すなわち、大きな電力に対する保持能力が改善
されており、定格ドレイン電流（ID）を高めても破壊確
率を小さくできることが判る。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置によれば、
スイッチオフ時にドレイン電流が切れるまでの遅れ時間
（所謂td（off）期間）を短くし、かつ、電流分布を均
一にすることができると共に、スイッチオフ時の破壊耐
量を向上させることができるものである。
【図面の簡単な説明】
第１図は、本発明の一実施例の素子の内部構造を示す説
明図、第２図は、同実施例の要部の平面図、第３図は、
同実施例の半導体装置を実装置した装置の斜視図、第４
図は、ゲート電圧又はドレイン電流と降下時間との関係
を示す特性図、第５図は、破壊確率とドレイン電流値と
の関係を示す特性図、第６図は、従来の半導体装置の平
面図である。 10……ドレイン領域、11……Ｎ領域、12……N+領域、13
……アノード領域、14……ベース領域、15……ソース領
域、16……絶縁膜、17……ゲート電極、18……ソース電
極、19……アルミゲート電極、20……半導体装置。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】一つの半導体チップに多数の半導体素子が
    形成された半導体装置であって、前記半導体素子は、 ・第一導電型の半導体基板からなるドレイン領域と、 ・該半導体基板の主面側に所定の深さで形成された第二
    導電型のベース領域と、 ・該ベース領域内にその主面から所定の深さで形成され
    た第一導電型のソース領域と、 ・前記主面側に前記ソース領域と前記ドレイン領域にま
    たがるようにして絶縁膜を介して形成された多結晶シリ
    コン層からなるゲート電極と、 ・該ゲート電極上に絶縁膜を介して形成され、コンタク
    トホールを介して該ゲート電極に接続された金属層から
    なるゲート電極配線と、 ・前記ゲート電極配線と同一層の金属層で形成され、且
    つコンタクトホールを介して前記ソース領域に接続され
    たソース電極 とを具備している半導体装置において、 前記多数の半導体素子は、前記チップ表面領域を分割し
    て設けられた複数の領域の夫々に、前記ゲート電極が平
    行な多数のストライプ状に配列されるように形成されて
    いることと、 前記ソース電極は、前記複数の領域の夫々の領域毎に一
    つの独立したソース電極に纏められ、この纏められた夫
    々のソース電極が前記夫々の領域を覆って形成されてい
    ることと、 前記ゲート電極配線は、前記ソース電極から分離され且
    つその周囲を完全に取り囲んで形成され、その一部には
    ボンディング線を接続するためのパッド部が形成されて
    いることを特徴とする半導体装置。
  2. 【請求項２】前記第一導電型の半導体基板の前記ソース
    領域とは反対側の表面に、第二導電型のアノード領域が
    形成されていることを特徴とする特許請求の範囲第１項
    に記載の半導体装置。
  3. 【請求項３】前記分割されたソース領域の夫々が、ボン
    ディングワイヤを介して実装基板の電極に接続されてい
    ることを特徴とする特許請求の範囲第１項に記載の半導
    体装置。
  4. 【請求項４】前記ゲート電極配線のパッド部が、前記分
    割された複数のソース電極の対称中心に配置されている
    ことを特徴とする特許請求の範囲第１項に記載の半導体
    装置。
JP61061120A 1986-03-19 1986-03-19 半導体装置 Expired - Lifetime JPH0758782B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61061120A JPH0758782B2 (ja) 1986-03-19 1986-03-19 半導体装置
US07/013,792 US4764802A (en) 1986-03-19 1987-02-12 Semiconductor devices
DE87103475T DE3787484T2 (de) 1986-03-19 1987-03-11 Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
EP87103475A EP0237932B1 (en) 1986-03-19 1987-03-11 Wiring layout for bipolar and unipolar insulated gate transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61061120A JPH0758782B2 (ja) 1986-03-19 1986-03-19 半導体装置

Publications (2)

Publication Number Publication Date
JPS62217667A JPS62217667A (ja) 1987-09-25
JPH0758782B2 true JPH0758782B2 (ja) 1995-06-21

Family

ID=13161897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61061120A Expired - Lifetime JPH0758782B2 (ja) 1986-03-19 1986-03-19 半導体装置

Country Status (4)

Country Link
US (1) US4764802A (ja)
EP (1) EP0237932B1 (ja)
JP (1) JPH0758782B2 (ja)
DE (1) DE3787484T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114279B2 (ja) * 1988-01-06 1995-12-06 株式会社東芝 半導体装置
US5366932A (en) * 1993-04-26 1994-11-22 Harris Corporation Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
US5396097A (en) * 1993-11-22 1995-03-07 Motorola Inc Transistor with common base region
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
DE69418037T2 (de) * 1994-08-02 1999-08-26 Consorzio Per La Ricerca Sulla Microelettronica Ne Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
DE69531783T2 (de) * 1995-10-09 2004-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE69534919T2 (de) 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE69533134T2 (de) * 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
DE69515876T2 (de) * 1995-11-06 2000-08-17 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
DE69518653T2 (de) * 1995-12-28 2001-04-19 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania MOS-Technologie-Leistungsanordnung in integrierter Struktur
GB9605672D0 (en) * 1996-03-18 1996-05-22 Westinghouse Brake & Signal Insulated gate bipolar transistors
DE69839439D1 (de) 1998-05-26 2008-06-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
TWI626395B (zh) * 2013-06-11 2018-06-11 晶元光電股份有限公司 發光裝置
CN103311283B (zh) * 2013-06-26 2016-02-03 株洲南车时代电气股份有限公司 一种功率半导体芯片栅电阻
CN103337515B (zh) * 2013-06-26 2015-09-23 株洲南车时代电气股份有限公司 一种功率半导体芯片栅极区
CN105448967A (zh) * 2015-12-21 2016-03-30 国网智能电网研究院 一种新型栅结构及其制造方法
CN105609481B (zh) * 2015-12-21 2024-04-12 国网智能电网研究院 一种新型封装及其制造方法
CN113035933B (zh) * 2021-03-10 2022-11-04 上海擎茂微电子科技有限公司 一种可靠性改善型半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206469A (en) * 1978-09-15 1980-06-03 Westinghouse Electric Corp. Power metal-oxide-semiconductor-field-effect-transistor
JPS55130178A (en) * 1979-03-30 1980-10-08 Fujitsu Ltd Semiconductor device
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
US4288803A (en) * 1979-08-08 1981-09-08 Xerox Corporation High voltage MOSFET with doped ring structure
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS60225467A (ja) * 1984-04-23 1985-11-09 Toshiba Corp 縦型ｍｏｓゲ−ト入力半導体装置

Also Published As

Publication number Publication date
DE3787484D1 (de) 1993-10-28
EP0237932A3 (en) 1988-08-03
DE3787484T2 (de) 1994-03-10
EP0237932A2 (en) 1987-09-23
EP0237932B1 (en) 1993-09-22
JPS62217667A (ja) 1987-09-25
US4764802A (en) 1988-08-16

Similar Documents

Publication Publication Date Title
JPH0758782B2 (ja) 半導体装置
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
US8294206B2 (en) Integrated circuit device and method for its production
EP0865085A1 (en) Insulated gate bipolar transistor with high dynamic ruggedness
US20030141542A1 (en) Insulated gate semiconductor device and method of manufacturing the same
US6133607A (en) Semiconductor device
US20130032855A1 (en) Semiconductor Arrangement
JP2002540602A (ja) トレンチゲート電界効果型素子を備えた電子装置
EP0282705A2 (en) FET structure arrangement having low on resistance
JP4053771B2 (ja) 両方向で遮断する制御可能な半導体回路素子
US5592026A (en) Integrated structure pad assembly for lead bonding
JP4852188B2 (ja) 半導体装置
US5635734A (en) Insulated gate type semiconductor device in which the reliability and characteristics thereof are not deteriorated due to pressing action and power inverter using the same
CN111162123B (zh) 沟槽式栅极结构igbt
JPH0427711B2 (ja)
JPS6364907B2 (ja)
US7683454B2 (en) MOS power component with a reduced surface area
JP3708014B2 (ja) 半導体装置
US5821616A (en) Power MOS device chip and package assembly
US5798287A (en) Method for forming a power MOS device chip
JP2004311901A (ja) 半導体装置
JP2002505525A (ja) 絶縁ゲートバイポーラトランジスタ
EP0145033A1 (en) Semiconductor device having an interdigital electrode configuration and its manufacture
JP4078895B2 (ja) 半導体装置
JP2797890B2 (ja) 複合半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term