JPH0548210A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH0548210A JPH0548210A JP3224994A JP22499491A JPH0548210A JP H0548210 A JPH0548210 A JP H0548210A JP 3224994 A JP3224994 A JP 3224994A JP 22499491 A JP22499491 A JP 22499491A JP H0548210 A JPH0548210 A JP H0548210A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- type inp
- type
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 活性層の両脇にサイリスタ構造からなる電流
狭搾層を備えた半導体レーザ装置における電流狭搾層の
ターンオフを防止し、電流ブロック効果を向上ささせ
る。 【構成】 活性層の両脇に形成されたサイリスタ構造か
らなる電流狭搾層内で、動作時に順方向バイアスが印加
される少なくとも１つのｐｎ接合を金属電極または低抵
抗物質で電気的に短絡する。
狭搾層を備えた半導体レーザ装置における電流狭搾層の
ターンオフを防止し、電流ブロック効果を向上ささせ
る。 【構成】 活性層の両脇に形成されたサイリスタ構造か
らなる電流狭搾層内で、動作時に順方向バイアスが印加
される少なくとも１つのｐｎ接合を金属電極または低抵
抗物質で電気的に短絡する。
Description
【０００１】
【産業上の利用分野】この発明はサイリスタ構造（ｐｎ
ｐｎ構造）の電流狭搾層を有する半導体レーザ装置に関
し、特に、電流ブロック効果が向上した半導体レーザ装
置に関するものである。
ｐｎ構造）の電流狭搾層を有する半導体レーザ装置に関
し、特に、電流ブロック効果が向上した半導体レーザ装
置に関するものである。
【０００２】
【従来の技術】図８は従来のサイリスタ構造からなる電
流狭搾層を備えた半導体レーザ装置の断面図である。図
において、１はｎ型ＩｎＰ基板であり、該ｎ型ＩｎＰ基
板１上にはｎ型ＩｎＰクラッド層２，アンドープＩｎＧ
ａＡｓＰ活性層３，ｐ型ＩｎＰクラッド層４が順次配置
され、これらｎ型ＩｎＰ基板１，ｎ型ＩｎＰクラッド層
２，アンドープＩｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第
１クラッド層４からリッジ部１５が形成されている。ま
た、該リッジ部１５の両脇には該メサ部を埋め込むよう
にｐ型ＩｎＰ電流ブロック層５とｎ型ＩｎＰ電流ブロッ
ク層６が順次配置され、このｎ型ＩｎＰ電流ブロック層
６と上記リッジ部１５のｐ型ＩｎＰ第１クラッド層４を
覆うようにｐ型ＩｎＰ第２クラッド層７が配置され、該
ｐ型ＩｎＰ第２クラッド層７上には、ｐ型ＩｎＧａＡｓ
Ｐコンタクト層８が配置されている。また、ｎ型ＩｎＰ
基板１の下面とｐ型ＩｎＧａＡｓＰコンタクト層８の上
面にはｎ電極９とｐ電極１０とがそれぞれ設けられてい
る。そして、上記ｐ型ＩｎＰ第２クラッド層７，ｎ型Ｉ
ｎＰ電流ブロック層６，ｐ型ＩｎＰ電流ブロック層５，
ｎ型ＩｎＰ基板１によってｐｎｐｎ構造、即ち、サイリ
スタ構造からなる電流狭搾層が形成されている。
流狭搾層を備えた半導体レーザ装置の断面図である。図
において、１はｎ型ＩｎＰ基板であり、該ｎ型ＩｎＰ基
板１上にはｎ型ＩｎＰクラッド層２，アンドープＩｎＧ
ａＡｓＰ活性層３，ｐ型ＩｎＰクラッド層４が順次配置
され、これらｎ型ＩｎＰ基板１，ｎ型ＩｎＰクラッド層
２，アンドープＩｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第
１クラッド層４からリッジ部１５が形成されている。ま
た、該リッジ部１５の両脇には該メサ部を埋め込むよう
にｐ型ＩｎＰ電流ブロック層５とｎ型ＩｎＰ電流ブロッ
ク層６が順次配置され、このｎ型ＩｎＰ電流ブロック層
６と上記リッジ部１５のｐ型ＩｎＰ第１クラッド層４を
覆うようにｐ型ＩｎＰ第２クラッド層７が配置され、該
ｐ型ＩｎＰ第２クラッド層７上には、ｐ型ＩｎＧａＡｓ
Ｐコンタクト層８が配置されている。また、ｎ型ＩｎＰ
基板１の下面とｐ型ＩｎＧａＡｓＰコンタクト層８の上
面にはｎ電極９とｐ電極１０とがそれぞれ設けられてい
る。そして、上記ｐ型ＩｎＰ第２クラッド層７，ｎ型Ｉ
ｎＰ電流ブロック層６，ｐ型ＩｎＰ電流ブロック層５，
ｎ型ＩｎＰ基板１によってｐｎｐｎ構造、即ち、サイリ
スタ構造からなる電流狭搾層が形成されている。
【０００３】次に、上記半導体レーザ装置の動作につい
て説明する。電極１０にプラス（＋）の電圧を、電極９
にマイナス（−）の電圧を印加し、順バイアス状態にし
て駆動すると、コンタクト層８，第２クラッド層７から
基板１に向かって電流が流れ、活性層３に電流が注入
し、これによって活性層３においてレーザ発振が起こ
る。一方、活性層３の両脇には、電流ブロック層５，６
によりｐｎ接合が形成されているため、この部分には駆
動時に逆バイアスがかかり、これによって、電流が活性
層３に集中して流れるようになっている。特に、この半
導体レーザ装置では上記電流ブロック層５，６とｎ型Ｉ
ｎＰ基板１，ｐ型ＩｎＰ第２クラッド層７とによってサ
イリスタ構造からなる電流狭搾層が形成されており、活
性層３外へ流れるリーク電流の発生を一層防止し、活性
層３に電流がより集中して流れるように構成されてい
る。
て説明する。電極１０にプラス（＋）の電圧を、電極９
にマイナス（−）の電圧を印加し、順バイアス状態にし
て駆動すると、コンタクト層８，第２クラッド層７から
基板１に向かって電流が流れ、活性層３に電流が注入
し、これによって活性層３においてレーザ発振が起こ
る。一方、活性層３の両脇には、電流ブロック層５，６
によりｐｎ接合が形成されているため、この部分には駆
動時に逆バイアスがかかり、これによって、電流が活性
層３に集中して流れるようになっている。特に、この半
導体レーザ装置では上記電流ブロック層５，６とｎ型Ｉ
ｎＰ基板１，ｐ型ＩｎＰ第２クラッド層７とによってサ
イリスタ構造からなる電流狭搾層が形成されており、活
性層３外へ流れるリーク電流の発生を一層防止し、活性
層３に電流がより集中して流れるように構成されてい
る。
【０００４】
【発明が解決しようとする課題】ところで、上記のサイ
リスタ構造からなる電流狭搾層を活性層の両脇に設けた
半導体レーザであっても、周囲温度の上昇，結晶欠陥、
高出力動作時の活性層近傍の温度上昇等によって、上記
サイリスタ構造からなる電流狭搾層がターンオンした
り、また、駆動電流の増加に伴って電流ブロック効果の
低下を引き起こすことがあり、リーク電流の増大によっ
て半導体レーザ自体の出力低下や光出力−電流特性の直
線性の低下等を引き起こすことがあった。そこで、特開
昭６１−２１４５９１号公報では、電流ブロック効果を
一層向上させるため、サイリスタ構造からなる電流狭搾
層のｐ型クラッド層，ｎ型電流ブロック層，ｐ型電流ブ
ロック層で構成されるｐｎｐトランジスタのべース領域
にベース電極を形成し、エミッタ−ベース間に逆バイア
スを印加して、上記ｐｎｐトランジスタへの注入電流を
抑制することが提案されている。しかしながら、この半
導体レーザ装置ではエミッタ−ベース間に逆バイアスを
印加するための外部回路を新たに付加しなければなら
ず、レーザ駆動回路が複雑化し、装置自体も大型化する
という問題点があった。
リスタ構造からなる電流狭搾層を活性層の両脇に設けた
半導体レーザであっても、周囲温度の上昇，結晶欠陥、
高出力動作時の活性層近傍の温度上昇等によって、上記
サイリスタ構造からなる電流狭搾層がターンオンした
り、また、駆動電流の増加に伴って電流ブロック効果の
低下を引き起こすことがあり、リーク電流の増大によっ
て半導体レーザ自体の出力低下や光出力−電流特性の直
線性の低下等を引き起こすことがあった。そこで、特開
昭６１−２１４５９１号公報では、電流ブロック効果を
一層向上させるため、サイリスタ構造からなる電流狭搾
層のｐ型クラッド層，ｎ型電流ブロック層，ｐ型電流ブ
ロック層で構成されるｐｎｐトランジスタのべース領域
にベース電極を形成し、エミッタ−ベース間に逆バイア
スを印加して、上記ｐｎｐトランジスタへの注入電流を
抑制することが提案されている。しかしながら、この半
導体レーザ装置ではエミッタ−ベース間に逆バイアスを
印加するための外部回路を新たに付加しなければなら
ず、レーザ駆動回路が複雑化し、装置自体も大型化する
という問題点があった。
【０００５】本発明は上記のような問題点を解決するた
めになされたもので、レーザ駆動回路を複雑化すること
なく、周囲温度の上昇，結晶欠陥，高出力動作時の活性
層近傍の温度上昇等による電流狭搾層のターンオンを抑
制し、また、ブロック層部分を流れるリーク電流が実質
的に小さくなり、半導体レーザ自体の出力低下や光出力
−電流特性の直線性の低下の発生を抑制できる半導体レ
ーザ装置を提供することを目的とする。
めになされたもので、レーザ駆動回路を複雑化すること
なく、周囲温度の上昇，結晶欠陥，高出力動作時の活性
層近傍の温度上昇等による電流狭搾層のターンオンを抑
制し、また、ブロック層部分を流れるリーク電流が実質
的に小さくなり、半導体レーザ自体の出力低下や光出力
−電流特性の直線性の低下の発生を抑制できる半導体レ
ーザ装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかる半導体
レーザ装置は、サイリスタ構造からなる電流狭搾層内
で、動作時に順方向バイアスとなる少なくとも１つのｐ
ｎ接合を金属電極または低抵抗物質層で電気的に短絡し
たものである。
レーザ装置は、サイリスタ構造からなる電流狭搾層内
で、動作時に順方向バイアスとなる少なくとも１つのｐ
ｎ接合を金属電極または低抵抗物質層で電気的に短絡し
たものである。
【０００７】
【作用】この発明の半導体レーザ装置では、サイリスタ
構造からなる電流狭搾層内のｐｎｐトランジスタにおい
て順方向バイアスが印加されるｐ層とｎ層の電位が近づ
き、ｐ層からｎ層へホールの注入が抑えられて、サイリ
スタ構造からなる電流狭搾層がターンオンしにくくなる
とともに、このサイリスタ構造に流れ込む電流の増幅さ
れる割合が少なくなり、ブロック層を流れるリーク電流
の絶対値そのものをも抑えることができる。
構造からなる電流狭搾層内のｐｎｐトランジスタにおい
て順方向バイアスが印加されるｐ層とｎ層の電位が近づ
き、ｐ層からｎ層へホールの注入が抑えられて、サイリ
スタ構造からなる電流狭搾層がターンオンしにくくなる
とともに、このサイリスタ構造に流れ込む電流の増幅さ
れる割合が少なくなり、ブロック層を流れるリーク電流
の絶対値そのものをも抑えることができる。
【０００８】
【実施例】以下、この発明の一実施例による半導体レー
ザ装置を図について説明する。図１は、この発明の一実
施例による１．３〜１．５５μｍ波長帯半導体レーザ装
置の断面を示す図であり、図において、図８と同一符号
は同一または相当する部分を示し、１はｎ型ＩｎＰ基板
であり、該ｎ型ＩｎＰ基板１上にはｎ型ＩｎＰクラッド
層２（厚さ：１〜１．５μｍ、キャリア濃度：〜１×１
０18ｃｍ-3），アンドープＩｎＧａＡｓＰ活性層３〔厚
さ：０．０５〜０．１５μｍ、組成：Ｉｎx Ｇａ1-X Ａ
ｓY Ｐ1-Y においてＸ（０．２５５〜０．４１０），Ｙ
（０．５９０〜０．９１０）のそれぞれの範囲から上記
ｎ型ＩｎＰ基板１と格子整合する組成に調整〕，ｐ型Ｉ
ｎＰクラッド層４（厚さ：０．５〜１μｍ、キャリア濃
度：〜１×１０18ｃｍ-3）が順次配置され、これらｎ型
ＩｎＰ基板１，ｎ型ＩｎＰクラッド層２，アンドープＩ
ｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第１クラッド層４か
らリッジ部１５が形成されている。また、該リッジ部の
両脇には該リッジ部を埋め込むようにｐ型ＩｎＰ電流ブ
ロック層５（厚さ：１〜１．５μｍ、キャリア濃度：〜
１×１０18ｃｍ-3）とｎ型ＩｎＰ電流ブロック層６（厚
さ：〜０．５μｍ、キャリア濃度：〜１×１０18ｃ
ｍ-3）が順次配置され、このｎ型ＩｎＰ電流ブロック層
６と上記リッジ部１５のｐ型ＩｎＰ第１クラッド層４を
覆うようにｐ型ＩｎＰ第２クラッド層７（厚さ：０．５
〜１μｍ、キャリア濃度：〜１×１０18ｃｍ-3）が配置
され、該ｐ型ＩｎＰ第２クラッド層７上には、ｐ型Ｉｎ
ＧａＡｓＰコンタクト層８（厚さ：〜０．５μｍ、キャ
リア濃度：〜１×１０18ｃｍ-3）が配置されている。そ
して、ｎ型ＩｎＰ基板１の下面とｐ型ＩｎＧａＡｓＰコ
ンタクト層８の上面にはＣｒ／Ａｕからなるｎ電極９と
ＡｕＺｎ／Ｔｉ／Ａｕからなるｐ電極１０とがそれぞれ
設けられ、更に、ｐ型ＩｎＧａＡｓＰコンタクト層８表
面からｐ型ＩｎＰ第２クラッド層７，ｎ型ＩｎＰ電流ブ
ロック層６に向けて溝１３が形成され、ｐ型ＩｎＧａＡ
ｓＰコンタクト層８表面とこの溝１３の表面を覆うよう
にＡｕＺｎ／Ｔｉ／Ａｕからなるｐｎ接合短絡用電極１
１が配置されている。尚、上記ｎ型ＩｎＰ基板１，ｐ型
ＩｎＰ電流ブロック層５，ｎ型ＩｎＰ電流ブロック層６
及びｐ型ＩｎＰ第２クラッド層７の４つの層によってサ
イリスタ構造（ｐｎｐｎ構造）が形成されている。
ザ装置を図について説明する。図１は、この発明の一実
施例による１．３〜１．５５μｍ波長帯半導体レーザ装
置の断面を示す図であり、図において、図８と同一符号
は同一または相当する部分を示し、１はｎ型ＩｎＰ基板
であり、該ｎ型ＩｎＰ基板１上にはｎ型ＩｎＰクラッド
層２（厚さ：１〜１．５μｍ、キャリア濃度：〜１×１
０18ｃｍ-3），アンドープＩｎＧａＡｓＰ活性層３〔厚
さ：０．０５〜０．１５μｍ、組成：Ｉｎx Ｇａ1-X Ａ
ｓY Ｐ1-Y においてＸ（０．２５５〜０．４１０），Ｙ
（０．５９０〜０．９１０）のそれぞれの範囲から上記
ｎ型ＩｎＰ基板１と格子整合する組成に調整〕，ｐ型Ｉ
ｎＰクラッド層４（厚さ：０．５〜１μｍ、キャリア濃
度：〜１×１０18ｃｍ-3）が順次配置され、これらｎ型
ＩｎＰ基板１，ｎ型ＩｎＰクラッド層２，アンドープＩ
ｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第１クラッド層４か
らリッジ部１５が形成されている。また、該リッジ部の
両脇には該リッジ部を埋め込むようにｐ型ＩｎＰ電流ブ
ロック層５（厚さ：１〜１．５μｍ、キャリア濃度：〜
１×１０18ｃｍ-3）とｎ型ＩｎＰ電流ブロック層６（厚
さ：〜０．５μｍ、キャリア濃度：〜１×１０18ｃ
ｍ-3）が順次配置され、このｎ型ＩｎＰ電流ブロック層
６と上記リッジ部１５のｐ型ＩｎＰ第１クラッド層４を
覆うようにｐ型ＩｎＰ第２クラッド層７（厚さ：０．５
〜１μｍ、キャリア濃度：〜１×１０18ｃｍ-3）が配置
され、該ｐ型ＩｎＰ第２クラッド層７上には、ｐ型Ｉｎ
ＧａＡｓＰコンタクト層８（厚さ：〜０．５μｍ、キャ
リア濃度：〜１×１０18ｃｍ-3）が配置されている。そ
して、ｎ型ＩｎＰ基板１の下面とｐ型ＩｎＧａＡｓＰコ
ンタクト層８の上面にはＣｒ／Ａｕからなるｎ電極９と
ＡｕＺｎ／Ｔｉ／Ａｕからなるｐ電極１０とがそれぞれ
設けられ、更に、ｐ型ＩｎＧａＡｓＰコンタクト層８表
面からｐ型ＩｎＰ第２クラッド層７，ｎ型ＩｎＰ電流ブ
ロック層６に向けて溝１３が形成され、ｐ型ＩｎＧａＡ
ｓＰコンタクト層８表面とこの溝１３の表面を覆うよう
にＡｕＺｎ／Ｔｉ／Ａｕからなるｐｎ接合短絡用電極１
１が配置されている。尚、上記ｎ型ＩｎＰ基板１，ｐ型
ＩｎＰ電流ブロック層５，ｎ型ＩｎＰ電流ブロック層６
及びｐ型ＩｎＰ第２クラッド層７の４つの層によってサ
イリスタ構造（ｐｎｐｎ構造）が形成されている。
【０００９】以下、この半導体レーザ装置の製造工程を
図４を用いて説明する。先ず、図４(a) に示すｎ型Ｉｎ
Ｐ基板１上に、図４(b) に示すようにｎ型ＩｎＰクラッ
ド層２、アンドープＩｎＧａＡｓＰ活性層３，ｐ型Ｉｎ
Ｐクラッド層４をＭＯＣＶＤ法，ＬＰＥ法等により順次
成長させる。次いで、図４(c) に示すように上記ｐ型Ｉ
ｎＰクラッド層４上にＣＶＤ法等によりＳｉＮ4 膜，Ｓ
ｉＯ2 膜等の絶縁膜１４を形成する。次いで、上記絶縁
膜１４を通常の写真製版，エッチング技術によってパタ
ーニングしてストライプ状に残す。そして、この残され
たストライプ状の絶縁膜をマスク１４ａとして、硫酸系
のエッチング液（例えば、Ｈ2 ＳＯ4 ：Ｈ3 Ｏ2 ＝６：
１からなる混合液）等を用いて、上記ｎ型ＩｎＰ基板
１，ｎ型ＩｎＰクラッド層２，アンドープＩｎＧａＡｓ
Ｐ活性層３，ｐ型ＩｎＰクラッド層４をエッチングし、
図４(d) に示すようにリッジ部１５を形成する。次に、
図４ (e)に示すように、上記マスク１４ａを選択成長マ
スクとして、ｐ型ＩｎＰ電流ブロック層５，ｎ型ＩｎＰ
電流ブロック層６をＭＯＣＶＤ法，ＬＰＥ法等によって
順次形成し、次いで、図４(f)に示すように、上記マス
ク１４ａを除去し、ｐ型ＩｎＰクラッド層７，ｐ型Ｉｎ
ＧａＡｓＰコンタクト層８をＭＯＣＶＤ法等によって形
成する。次に、図４(g) に示すように、通常の写真製
版，エッチング技術によって上記ｎ型ＩｎＰ電流ブロッ
ク層６，ｐ型ＩｎＰクラッド層７，ｐ型ＩｎＧａＡｓＰ
コンタクト層８の一部を除去し、短絡用電極形成用の溝
１３を形成する。そして、最後に図４(h) に示すよう
に、上記リッジ部の上方のｐ型ＩｎＧａＡｓＰコンタク
ト層８上にＡｕＺｎ／Ｔｉ／Ａｕからなるｐ電極１０を
形成し、更に、上記溝１３にＡｕＺｎ／Ｔｉ／Ａｕから
なるｐｎ接合短絡用電極１１を形成して、上記ｎ型Ｉｎ
Ｐ電流ブロック層６とｐ型ＩｎＰクラッド層７をチップ
上で短絡し、そして、ｎ型ＩｎＰ基板１の下面にＣｒ／
Ａｕからなるｎ電極９を形成する。これらの電極の形成
は蒸着法，スパッタ法等によって金属層を形成した後、
この金属層をパターニングするか、或いは、リフトオフ
法によって電極部分にのみ金属層を付着形成してもよ
い。尚、上記ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰ
クラッド層７との短絡は、ｎ型ＩｎＰ基板１，ｐ型Ｉｎ
Ｐ電流ブロック層５，ｎ型ＩｎＰ電流ブロック層６及び
ｐ型ＩｎＰ第２クラッド層７から形成されたサイリスタ
構造内のｐｎｐトランジスタにおけるｐ−エミッタ−ｎ
−ベース間の短絡に相当している。
図４を用いて説明する。先ず、図４(a) に示すｎ型Ｉｎ
Ｐ基板１上に、図４(b) に示すようにｎ型ＩｎＰクラッ
ド層２、アンドープＩｎＧａＡｓＰ活性層３，ｐ型Ｉｎ
Ｐクラッド層４をＭＯＣＶＤ法，ＬＰＥ法等により順次
成長させる。次いで、図４(c) に示すように上記ｐ型Ｉ
ｎＰクラッド層４上にＣＶＤ法等によりＳｉＮ4 膜，Ｓ
ｉＯ2 膜等の絶縁膜１４を形成する。次いで、上記絶縁
膜１４を通常の写真製版，エッチング技術によってパタ
ーニングしてストライプ状に残す。そして、この残され
たストライプ状の絶縁膜をマスク１４ａとして、硫酸系
のエッチング液（例えば、Ｈ2 ＳＯ4 ：Ｈ3 Ｏ2 ＝６：
１からなる混合液）等を用いて、上記ｎ型ＩｎＰ基板
１，ｎ型ＩｎＰクラッド層２，アンドープＩｎＧａＡｓ
Ｐ活性層３，ｐ型ＩｎＰクラッド層４をエッチングし、
図４(d) に示すようにリッジ部１５を形成する。次に、
図４ (e)に示すように、上記マスク１４ａを選択成長マ
スクとして、ｐ型ＩｎＰ電流ブロック層５，ｎ型ＩｎＰ
電流ブロック層６をＭＯＣＶＤ法，ＬＰＥ法等によって
順次形成し、次いで、図４(f)に示すように、上記マス
ク１４ａを除去し、ｐ型ＩｎＰクラッド層７，ｐ型Ｉｎ
ＧａＡｓＰコンタクト層８をＭＯＣＶＤ法等によって形
成する。次に、図４(g) に示すように、通常の写真製
版，エッチング技術によって上記ｎ型ＩｎＰ電流ブロッ
ク層６，ｐ型ＩｎＰクラッド層７，ｐ型ＩｎＧａＡｓＰ
コンタクト層８の一部を除去し、短絡用電極形成用の溝
１３を形成する。そして、最後に図４(h) に示すよう
に、上記リッジ部の上方のｐ型ＩｎＧａＡｓＰコンタク
ト層８上にＡｕＺｎ／Ｔｉ／Ａｕからなるｐ電極１０を
形成し、更に、上記溝１３にＡｕＺｎ／Ｔｉ／Ａｕから
なるｐｎ接合短絡用電極１１を形成して、上記ｎ型Ｉｎ
Ｐ電流ブロック層６とｐ型ＩｎＰクラッド層７をチップ
上で短絡し、そして、ｎ型ＩｎＰ基板１の下面にＣｒ／
Ａｕからなるｎ電極９を形成する。これらの電極の形成
は蒸着法，スパッタ法等によって金属層を形成した後、
この金属層をパターニングするか、或いは、リフトオフ
法によって電極部分にのみ金属層を付着形成してもよ
い。尚、上記ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰ
クラッド層７との短絡は、ｎ型ＩｎＰ基板１，ｐ型Ｉｎ
Ｐ電流ブロック層５，ｎ型ＩｎＰ電流ブロック層６及び
ｐ型ＩｎＰ第２クラッド層７から形成されたサイリスタ
構造内のｐｎｐトランジスタにおけるｐ−エミッタ−ｎ
−ベース間の短絡に相当している。
【００１０】次に、この半導体レーザ装置の動作を説明
する。従来と同様に電極１０にプラス（＋）の電圧を、
電極９にマイナス（−）の電圧を印加し、順バイアス状
態にして駆動すると、コンタクト層８，第２クラッド層
７から基板１に向かって電流が流れ、活性層３に電流が
注入し、これによって活性層３においてレーザ発振が起
こる。
する。従来と同様に電極１０にプラス（＋）の電圧を、
電極９にマイナス（−）の電圧を印加し、順バイアス状
態にして駆動すると、コンタクト層８，第２クラッド層
７から基板１に向かって電流が流れ、活性層３に電流が
注入し、これによって活性層３においてレーザ発振が起
こる。
【００１１】図５は上記電流狭搾層の模式図〔図５(a)
〕と等価回路図〔図５(b) 〕を示しており、図に示す
ように、上記ｎ型ＩｎＰ基板１，ｐ型ＩｎＰ電流ブロッ
ク層５，ｎ型ＩｎＰ電流ブロック層６，ｐ型ＩｎＰ第２
クラッド層７から形成された電流狭搾層は、ｐｎｐトラ
ンジスタＴｒ1 とｎｐｎトランジスタＴｒ2 の複合した
サイリスタとみなされ、この電流狭搾層には下記式(1)
で表わされる電流が流れる。 Ｉ＝Ｉ0 ／１−（α1 ＋α2 ） …(1)
〕と等価回路図〔図５(b) 〕を示しており、図に示す
ように、上記ｎ型ＩｎＰ基板１，ｐ型ＩｎＰ電流ブロッ
ク層５，ｎ型ＩｎＰ電流ブロック層６，ｐ型ＩｎＰ第２
クラッド層７から形成された電流狭搾層は、ｐｎｐトラ
ンジスタＴｒ1 とｎｐｎトランジスタＴｒ2 の複合した
サイリスタとみなされ、この電流狭搾層には下記式(1)
で表わされる電流が流れる。 Ｉ＝Ｉ0 ／１−（α1 ＋α2 ） …(1)
【００１２】ここで、α1 はＴｒ1 のベース接地電流増
幅率，α2 はＴｒ2 のベース接地電流増幅率，Ｉ0 は中
央のｐｎ接合Ｊ2 の逆バイアスリーク電流である。
幅率，α2 はＴｒ2 のベース接地電流増幅率，Ｉ0 は中
央のｐｎ接合Ｊ2 の逆バイアスリーク電流である。
【００１３】図６，図７は、図４に示した従来の半導体
レーザ装置と短絡用電極形成用溝１３を形成し、該溝１
３にｐｎ接合短絡用電極１１を形成した本実施例の半導
体レーザ装置のｐｎｐｎサイリスタ構造からなる電流狭
搾層におけるｐｎｐトランジスタＴｒ1 のベース接地電
流増幅率α1 とｎｐｎトランジスタＴｒ2 のベース接地
電流増幅率α2 の電流Ｉに対する依存性を示している。
図において、α1 ＋α2 ＝１のとき、右辺は無限大とな
り、この時サイリスタはターンオン状態となる。これら
の図から、図６に示す本実施例の半導体レーザ装置の電
流狭搾層のｐｎｐトランジスタＴｒ1 のベース接地電流
増幅率α1 の電流依存性は、図７に示す従来の半導体レ
ーザ装置の電流狭搾層のｐｎｐトランジスタＴｒ1 にお
けるそれに比べて、電流の小さい領域では非常に小さ
く、かなり大電流となって初めて立ち上がることがわか
る。つまり、本実施例の半導体レーザ装置におけるｐｎ
ｐｎサイリスタでのターンオン条件、即ち、α1＋α2
＝１となる電流値Ｉ2 は、従来の半導体レーザ装置にお
けるそれＩ1 に比べて非常に大きくなり、半導体レーザ
の動作時に比較的大きな電流がこの電流狭搾層に流れて
もサイリスタ構造としてはターンオンせず、レーザの光
出力の低下や発振停止には至らない。更に、本発明の半
導体レーザ装置におけるサイリスタ構造（ｐｎｐｎ構
造）の中央の接合（レーザの動作状態で逆バイアスとな
る）Ｊ2 で発生する逆方向リーク電流Ｉ0 が従来の半導
体レーザ装置のそれと同じ電流値とした場合、式(1) か
ら明らかなようにサイリスタ構造で増幅される割合は少
なくなり、このため、この電流狭搾層を流れる電流は従
来の半導体レーザ装置のそれよりもはるかに少なくな
る。
レーザ装置と短絡用電極形成用溝１３を形成し、該溝１
３にｐｎ接合短絡用電極１１を形成した本実施例の半導
体レーザ装置のｐｎｐｎサイリスタ構造からなる電流狭
搾層におけるｐｎｐトランジスタＴｒ1 のベース接地電
流増幅率α1 とｎｐｎトランジスタＴｒ2 のベース接地
電流増幅率α2 の電流Ｉに対する依存性を示している。
図において、α1 ＋α2 ＝１のとき、右辺は無限大とな
り、この時サイリスタはターンオン状態となる。これら
の図から、図６に示す本実施例の半導体レーザ装置の電
流狭搾層のｐｎｐトランジスタＴｒ1 のベース接地電流
増幅率α1 の電流依存性は、図７に示す従来の半導体レ
ーザ装置の電流狭搾層のｐｎｐトランジスタＴｒ1 にお
けるそれに比べて、電流の小さい領域では非常に小さ
く、かなり大電流となって初めて立ち上がることがわか
る。つまり、本実施例の半導体レーザ装置におけるｐｎ
ｐｎサイリスタでのターンオン条件、即ち、α1＋α2
＝１となる電流値Ｉ2 は、従来の半導体レーザ装置にお
けるそれＩ1 に比べて非常に大きくなり、半導体レーザ
の動作時に比較的大きな電流がこの電流狭搾層に流れて
もサイリスタ構造としてはターンオンせず、レーザの光
出力の低下や発振停止には至らない。更に、本発明の半
導体レーザ装置におけるサイリスタ構造（ｐｎｐｎ構
造）の中央の接合（レーザの動作状態で逆バイアスとな
る）Ｊ2 で発生する逆方向リーク電流Ｉ0 が従来の半導
体レーザ装置のそれと同じ電流値とした場合、式(1) か
ら明らかなようにサイリスタ構造で増幅される割合は少
なくなり、このため、この電流狭搾層を流れる電流は従
来の半導体レーザ装置のそれよりもはるかに少なくな
る。
【００１４】このように、本実施例による半導体レーザ
装置では、ｎ型ＩｎＰ基板１，ｎ型ＩｎＰクラッド層
２，アンドープＩｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第
１クラッド層４からリッジ部１５が形成され、この活性
層３を含むリッジ部１５の両脇にｎ型ＩｎＰ基板１，ｐ
型ＩｎＰ電流ブロック層５，ｎ型ＩｎＰ電流ブロック層
６，ｐ型ＩｎＰ第２クラッド層７によるｐｎｐｎサイリ
スタ構造の電流狭搾層が形成され、更に、この電流狭搾
層のｎ型ＩｎＰ電流ブロック層６，ｐ型ＩｎＰクラッド
層７，ｐ型ＩｎＧａＡｓＰコンタクト層８の一部を除去
し、この除去した部分にｐｎ接合短絡用電極１１を形成
して、ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰクラッ
ド層７とを電気的に短絡しているため、特別に逆バイア
ス印加用の電極や外部回路を設けることなく、ｐ型Ｉｎ
Ｐクラッド層７からｎ型ＩｎＰ電流ブロック層６へのホ
ールの注入を抑制でき、サイリスタ構造からなる電流狭
搾層がターンオンしにくくなり、更に、このサイリスタ
構造に流れ込む電流の増幅される割合が少なくなって、
リーク電流の絶対値そのものをも抑えることができ、そ
の結果、周囲温度の上昇や結晶欠陥，高出力動作時の活
性層近傍の温度上昇等によってもサイリスタがターンオ
ンせず、電流狭搾層（ブロック層５，６）へ流れるリー
ク電流自体も少なくなり、半導体レーザ自体の出力低下
や光出力−電流特性の直線性の低下等の発生を抑制する
ことができる。
装置では、ｎ型ＩｎＰ基板１，ｎ型ＩｎＰクラッド層
２，アンドープＩｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第
１クラッド層４からリッジ部１５が形成され、この活性
層３を含むリッジ部１５の両脇にｎ型ＩｎＰ基板１，ｐ
型ＩｎＰ電流ブロック層５，ｎ型ＩｎＰ電流ブロック層
６，ｐ型ＩｎＰ第２クラッド層７によるｐｎｐｎサイリ
スタ構造の電流狭搾層が形成され、更に、この電流狭搾
層のｎ型ＩｎＰ電流ブロック層６，ｐ型ＩｎＰクラッド
層７，ｐ型ＩｎＧａＡｓＰコンタクト層８の一部を除去
し、この除去した部分にｐｎ接合短絡用電極１１を形成
して、ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰクラッ
ド層７とを電気的に短絡しているため、特別に逆バイア
ス印加用の電極や外部回路を設けることなく、ｐ型Ｉｎ
Ｐクラッド層７からｎ型ＩｎＰ電流ブロック層６へのホ
ールの注入を抑制でき、サイリスタ構造からなる電流狭
搾層がターンオンしにくくなり、更に、このサイリスタ
構造に流れ込む電流の増幅される割合が少なくなって、
リーク電流の絶対値そのものをも抑えることができ、そ
の結果、周囲温度の上昇や結晶欠陥，高出力動作時の活
性層近傍の温度上昇等によってもサイリスタがターンオ
ンせず、電流狭搾層（ブロック層５，６）へ流れるリー
ク電流自体も少なくなり、半導体レーザ自体の出力低下
や光出力−電流特性の直線性の低下等の発生を抑制する
ことができる。
【００１５】図２は、本発明の第２の実施例による半導
体レーザ装置を示す断面図である。図において、図１と
同一符号は同一又は相当する部分であり、本実施例の半
導体レーザでは、ｐ電極１０（ＡｕＺｎ／Ｔｉ／Ａｕ）
がｐｎ接合短絡用電極を兼ねた構造になっている。この
半導体レーザ装置の製造工程は上記の第１の実施例と殆
ど同じであり、最終の電極の形成工程において特別に短
絡用電極１１を形成する必要がないため、工程数を短縮
することができる。尚、この半導体レーザでは、リッジ
部１５とｐ型ＩｎＰクラッド層７，ｎ型ＩｎＰ電流ブロ
ック層６との界面付近に結晶欠陥が形成されている場
合、これらの層からｐ電極１０を通して活性層３（リッ
ジ部１５）を流れる電流がリークする恐れがあるので、
短絡用電極形成用溝１３をリッジ部１５からある程度
（５μｍ以上）離して形成する必要がある。
体レーザ装置を示す断面図である。図において、図１と
同一符号は同一又は相当する部分であり、本実施例の半
導体レーザでは、ｐ電極１０（ＡｕＺｎ／Ｔｉ／Ａｕ）
がｐｎ接合短絡用電極を兼ねた構造になっている。この
半導体レーザ装置の製造工程は上記の第１の実施例と殆
ど同じであり、最終の電極の形成工程において特別に短
絡用電極１１を形成する必要がないため、工程数を短縮
することができる。尚、この半導体レーザでは、リッジ
部１５とｐ型ＩｎＰクラッド層７，ｎ型ＩｎＰ電流ブロ
ック層６との界面付近に結晶欠陥が形成されている場
合、これらの層からｐ電極１０を通して活性層３（リッ
ジ部１５）を流れる電流がリークする恐れがあるので、
短絡用電極形成用溝１３をリッジ部１５からある程度
（５μｍ以上）離して形成する必要がある。
【００１６】図３は、本発明の第３の実施例による半導
体レーザ装置を示す断面図である。図において、図１と
同一符号は同一又は相当する部分を示し、本実施例の半
導体レーザでは、ｎ型電流ブロック層をｎ型ＩｎＰブロ
ック層６とｎ型ＩｎＧａＡｓＰブロック層１２の２層で
構成している。これにより、短絡用電極形成用溝１３を
形成する際、例えば、ＨＣｌを用いた選択エッチングを
行うことが可能となり、ｎ型ＩｎＰブロック層６を突き
抜けることなく、確実にｎ型ＩｎＧａＡｓＰブロック層
１２まで届く溝を形成することができる。このため、溝
１３に形成されたｐｎ接合短絡用電極１１によってｐ型
ＩｎＰクラッド層７とｎ型ＩｎＧａＡｓＰブロック層１
２とを確実に短絡することができ、装置特性が安定化し
て信頼性の高い半導体レーザ装置が得られる。また、不
良品の生成が少なくなるため製造時における歩留りも向
上する。
体レーザ装置を示す断面図である。図において、図１と
同一符号は同一又は相当する部分を示し、本実施例の半
導体レーザでは、ｎ型電流ブロック層をｎ型ＩｎＰブロ
ック層６とｎ型ＩｎＧａＡｓＰブロック層１２の２層で
構成している。これにより、短絡用電極形成用溝１３を
形成する際、例えば、ＨＣｌを用いた選択エッチングを
行うことが可能となり、ｎ型ＩｎＰブロック層６を突き
抜けることなく、確実にｎ型ＩｎＧａＡｓＰブロック層
１２まで届く溝を形成することができる。このため、溝
１３に形成されたｐｎ接合短絡用電極１１によってｐ型
ＩｎＰクラッド層７とｎ型ＩｎＧａＡｓＰブロック層１
２とを確実に短絡することができ、装置特性が安定化し
て信頼性の高い半導体レーザ装置が得られる。また、不
良品の生成が少なくなるため製造時における歩留りも向
上する。
【００１７】尚、上記いずれの実施例においてもｐｎ接
合短絡用電極１１として金属層を用いたが、ポリシリコ
ン等による低抵抗性物質層で形成しても上記実施例と同
じ効果を得ることができる。
合短絡用電極１１として金属層を用いたが、ポリシリコ
ン等による低抵抗性物質層で形成しても上記実施例と同
じ効果を得ることができる。
【００１８】また、上記実施例では、全てｎ型基板上に
ｎ型クラッド層，アンドープ活性層を順次形成してリッ
ジ部を形成し、リッジ部の両脇にｎ型基板からｎｐｎｐ
の順に結晶層を順次形成して得られた電流狭搾層を備え
た半導体レーザ装置について示したが、これらとは逆に
ｐ型基板上にｐ型クラッド層，アンドープ活性層を順次
形成してリッジ部を形成し、リッジ部の両脇にｐ型基板
からｐｎｐｎの順に結晶層を順次形成して得られた電流
狭搾層を備えた半導体レーザ装置においても、上記実施
例と同様の効果を得ることができる。
ｎ型クラッド層，アンドープ活性層を順次形成してリッ
ジ部を形成し、リッジ部の両脇にｎ型基板からｎｐｎｐ
の順に結晶層を順次形成して得られた電流狭搾層を備え
た半導体レーザ装置について示したが、これらとは逆に
ｐ型基板上にｐ型クラッド層，アンドープ活性層を順次
形成してリッジ部を形成し、リッジ部の両脇にｐ型基板
からｐｎｐｎの順に結晶層を順次形成して得られた電流
狭搾層を備えた半導体レーザ装置においても、上記実施
例と同様の効果を得ることができる。
【００１９】
【発明の効果】以上のように、この発明にかかる半導体
レーザ装置によれば、サイリスタ構造からなる電流狭搾
層内で、動作時に順方向バイアスとなる少なくとも１つ
のｐｎ接合を金属電極または低抵抗物質層で電気的に短
絡する構成としたので、動作時に短絡したｐ層とｎ層間
でのホールの注入を抑制することができ、その結果、上
記サイリスタ構造からなる電流狭搾層がターンオンしに
くくなり、また、これにより実質的にブロック層部分を
流れる電流自体も少なくなるため、電流ブロック効果が
従来に比べて大きく向上し、半導体レーザ自体の出力低
下や光出力−電流特性の直線性の低下等を防止できる効
果がある。
レーザ装置によれば、サイリスタ構造からなる電流狭搾
層内で、動作時に順方向バイアスとなる少なくとも１つ
のｐｎ接合を金属電極または低抵抗物質層で電気的に短
絡する構成としたので、動作時に短絡したｐ層とｎ層間
でのホールの注入を抑制することができ、その結果、上
記サイリスタ構造からなる電流狭搾層がターンオンしに
くくなり、また、これにより実質的にブロック層部分を
流れる電流自体も少なくなるため、電流ブロック効果が
従来に比べて大きく向上し、半導体レーザ自体の出力低
下や光出力−電流特性の直線性の低下等を防止できる効
果がある。
【図１】この発明の一実施例を示す半導体レーザ装置の
断面を示す図。
断面を示す図。
【図２】この発明の一実施例を示す半導体レーザ装置の
断面を示す図。
断面を示す図。
【図３】この発明の一実施例を示す半導体レーザ装置を
断面を示す図。
断面を示す図。
【図４】図１に示す半導体レーザ装置の製造工程を示す
工程別断面図。
工程別断面図。
【図５】図１に示す半導体レーザ装置における電流狭搾
層の模式図〔図５(a) 〕と、等価回路図〔図５(b) 〕。
層の模式図〔図５(a) 〕と、等価回路図〔図５(b) 〕。
【図６】図１に示す半導体レーザ装置の電流狭搾層にお
けるｐｎｐトランジスタとｎｐｎトランジスタのベース
接地電流増幅率のリーク電流に対する依存性を示す図。
けるｐｎｐトランジスタとｎｐｎトランジスタのベース
接地電流増幅率のリーク電流に対する依存性を示す図。
【図７】従来の半導体レーザ装置の電流狭搾層における
ｐｎｐトランジスタとｎｐｎトランジスタのベース接地
電流増幅率のリーク電流に対する依存性を示す図。
ｐｎｐトランジスタとｎｐｎトランジスタのベース接地
電流増幅率のリーク電流に対する依存性を示す図。
【図８】従来の半導体レーザ装置の断面を示す図。
１ ｎ型ＩｎＰ基板 ２ ｎ型ＩｎＰクラッド層 ３ アンドープＩｎＧａＡｓＰ活性層 ４ ｐ型ＩｎＰクラッド層 ５ ｐ型ＩｎＰ電流ブロック層 ６ ｎ型ＩｎＰ電流ブロック層 ７ ｐ型ＩｎＰクラッド層 ８ ｐ型ＩｎＧａＡｓＰコンタクト層 ９ ｎ電極 １０ ｐ電極 １１ ｐｎ接合短絡用電極 １２ ｎ型ＩｎＧａＡｓＰ層 １３ 短絡用電極接地用溝 １４ 絶縁膜 １４ａ マスク １５ リッジ部
【手続補正書】
【提出日】平成４年１月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【実施例】以下、この発明の一実施例による半導体レー
ザ装置を図について説明する。図１は、この発明の一実
施例による１．３〜１．５５μｍ波長帯半導体レーザ装
置の断面を示す図であり、図において、図８と同一符号
は同一または相当する部分を示し、１はｎ型ＩｎＰ基板
であり、該ｎ型ＩｎＰ基板１上にはキャリア濃度が１×
１０18ｃｍ-3以下で層厚が１〜１．５μｍのｎ型ＩｎＰ
クラッド層２，層厚が０．０５〜０．１５μｍのアンド
ープＩｎ x Ｇａ1-X ＡｓY Ｐ1-Y 活性層３（Ｘ：０．２
５５〜０．４１０，Ｙ：０．５９０〜０．９１０の範囲
から上記ｎ型ＩｎＰ基板１と格子整合する組成に調
整），層厚が０．５〜１μｍでキャリア濃度が１×１０
18ｃｍ-3以下のｐ型ＩｎＰクラッド層４が順次配置さ
れ、これらｎ型ＩｎＰ基板１，ｎ型ＩｎＰクラッド層
２，アンドープＩｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第
１クラッド層４からリッジ部１５が形成されている。ま
た、該リッジ部の両脇には該リッジ部を埋め込むように
層厚が１〜１．５μｍでキャリア濃度が１×１０18ｃｍ
-3以下のｐ型ＩｎＰ電流ブロック層５と層厚が０．５μ
ｍ以下でキャリア濃度が〜１×１０18ｃｍ-3のｎ型Ｉｎ
Ｐ電流ブロック層６が順次配置され、このｎ型ＩｎＰ電
流ブロック層６と上記リッジ部１５のｐ型ＩｎＰ第１ク
ラッド層４を覆うように層厚が０．５〜１μｍでキャリ
ア濃度が１×１ ０18ｃｍ-3以下のｐ型ＩｎＰ第２クラッ
ド層７が配置され、該ｐ型ＩｎＰ第２クラッド層７上に
は、層厚さが０．５μｍ以下でキャリア濃度が１×１０
18ｃｍ-3 以下のｐ型ＩｎＧａＡｓＰコンタクト層８が配
置されている。そして、ｎ型ＩｎＰ基板１の下面とｐ型
ＩｎＧａＡｓＰコンタクト層８の上面にはＣｒ／Ａｕか
らなるｎ電極９とＡｕＺｎ／Ｔｉ／Ａｕからなるｐ電極
１０とがそれぞれ設けられ、更に、ｐ型ＩｎＧａＡｓＰ
コンタクト層８表面からｐ型ＩｎＰ第２クラッド層７，
ｎ型ＩｎＰ電流ブロック層６に向けて溝１３が形成さ
れ、ｐ型ＩｎＧａＡｓＰコンタクト層８表面とこの溝１
３の表面を覆うようにＡｕＺｎ／Ｔｉ／Ａｕからなるｐ
ｎ接合短絡用電極１１が配置されている。尚、上記ｎ型
ＩｎＰ基板１，ｐ型ＩｎＰ電流ブロック層５，ｎ型Ｉｎ
Ｐ電流ブロック層６及びｐ型ＩｎＰ第２クラッド層７の
４つの層によってサイリスタ構造（ｐｎｐｎ構造）が形
成されている。
ザ装置を図について説明する。図１は、この発明の一実
施例による１．３〜１．５５μｍ波長帯半導体レーザ装
置の断面を示す図であり、図において、図８と同一符号
は同一または相当する部分を示し、１はｎ型ＩｎＰ基板
であり、該ｎ型ＩｎＰ基板１上にはキャリア濃度が１×
１０18ｃｍ-3以下で層厚が１〜１．５μｍのｎ型ＩｎＰ
クラッド層２，層厚が０．０５〜０．１５μｍのアンド
ープＩｎ x Ｇａ1-X ＡｓY Ｐ1-Y 活性層３（Ｘ：０．２
５５〜０．４１０，Ｙ：０．５９０〜０．９１０の範囲
から上記ｎ型ＩｎＰ基板１と格子整合する組成に調
整），層厚が０．５〜１μｍでキャリア濃度が１×１０
18ｃｍ-3以下のｐ型ＩｎＰクラッド層４が順次配置さ
れ、これらｎ型ＩｎＰ基板１，ｎ型ＩｎＰクラッド層
２，アンドープＩｎＧａＡｓＰ活性層３，ｐ型ＩｎＰ第
１クラッド層４からリッジ部１５が形成されている。ま
た、該リッジ部の両脇には該リッジ部を埋め込むように
層厚が１〜１．５μｍでキャリア濃度が１×１０18ｃｍ
-3以下のｐ型ＩｎＰ電流ブロック層５と層厚が０．５μ
ｍ以下でキャリア濃度が〜１×１０18ｃｍ-3のｎ型Ｉｎ
Ｐ電流ブロック層６が順次配置され、このｎ型ＩｎＰ電
流ブロック層６と上記リッジ部１５のｐ型ＩｎＰ第１ク
ラッド層４を覆うように層厚が０．５〜１μｍでキャリ
ア濃度が１×１ ０18ｃｍ-3以下のｐ型ＩｎＰ第２クラッ
ド層７が配置され、該ｐ型ＩｎＰ第２クラッド層７上に
は、層厚さが０．５μｍ以下でキャリア濃度が１×１０
18ｃｍ-3 以下のｐ型ＩｎＧａＡｓＰコンタクト層８が配
置されている。そして、ｎ型ＩｎＰ基板１の下面とｐ型
ＩｎＧａＡｓＰコンタクト層８の上面にはＣｒ／Ａｕか
らなるｎ電極９とＡｕＺｎ／Ｔｉ／Ａｕからなるｐ電極
１０とがそれぞれ設けられ、更に、ｐ型ＩｎＧａＡｓＰ
コンタクト層８表面からｐ型ＩｎＰ第２クラッド層７，
ｎ型ＩｎＰ電流ブロック層６に向けて溝１３が形成さ
れ、ｐ型ＩｎＧａＡｓＰコンタクト層８表面とこの溝１
３の表面を覆うようにＡｕＺｎ／Ｔｉ／Ａｕからなるｐ
ｎ接合短絡用電極１１が配置されている。尚、上記ｎ型
ＩｎＰ基板１，ｐ型ＩｎＰ電流ブロック層５，ｎ型Ｉｎ
Ｐ電流ブロック層６及びｐ型ＩｎＰ第２クラッド層７の
４つの層によってサイリスタ構造（ｐｎｐｎ構造）が形
成されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】以下、この半導体レーザ装置の製造工程を
図４を用いて説明する。先ず、図４(a) に示すｎ型Ｉｎ
Ｐ基板１上に、図４(b) に示すようにｎ型ＩｎＰクラッ
ド層２、アンドープＩｎＧａＡｓＰ活性層３，ｐ型Ｉｎ
Ｐクラッド層４をＭＯＣＶＤ法，ＬＰＥ法等により順次
成長させる。次いで、図４(c) に示すように上記ｐ型Ｉ
ｎＰクラッド層４上にＣＶＤ法等によりＳｉ 3 Ｎ4 膜，
ＳｉＯ2 膜等の絶縁膜１４を形成する。次いで、上記絶
縁膜１４を通常の写真製版，エッチング技術によってパ
ターニングしてストライプ状に残す。そして、この残さ
れたストライプ状の絶縁膜をマスク１４ａとして、硫酸
系のエッチング液（例えば、Ｈ2 ＳＯ4 ：Ｈ3 Ｏ2 ＝
６：１からなる混合液）等を用いて、上記ｎ型ＩｎＰ基
板１，ｎ型ＩｎＰクラッド層２，アンドープＩｎＧａＡ
ｓＰ活性層３，ｐ型ＩｎＰクラッド層４をエッチング
し、図４(d) に示すようにリッジ部１５を形成する。次
に、図４ (e)に示すように、上記マスク１４ａを選択成
長マスクとして、ｐ型ＩｎＰ電流ブロック層５，ｎ型Ｉ
ｎＰ電流ブロック層６をＭＯＣＶＤ法，ＬＰＥ法等によ
って順次形成し、次いで、図４(f) に示すように、上記
マスク１４ａを除去し、ｐ型ＩｎＰクラッド層７，ｐ型
ＩｎＧａＡｓＰコンタクト層８をＭＯＣＶＤ法等によっ
て形成する。次に、図４(g) に示すように、通常の写真
製版，エッチング技術によって上記ｎ型ＩｎＰ電流ブロ
ック層６，ｐ型ＩｎＰクラッド層７，ｐ型ＩｎＧａＡｓ
Ｐコンタクト層８の一部を除去し、短絡用電極形成用の
溝１３を形成する。次に、上記リッジ部の上方のｐ型Ｉ
ｎＧａＡｓＰコンタクト層８上と上記溝１３上にＡｕＺ
ｎ／Ｔｉ／Ａｕからなる金属層を蒸着法，スパッタ法等
によって形成し、この金属層をパターニングして図４
(h) に示すｐ電極１０とｐｎ接合短絡用電極１１を形成
して、上記ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰク
ラッド層７をチップ上で短絡する。そして、最後にｎ型
ＩｎＰ基板１の下面にＣｒ／Ａｕからなるｎ電極９を蒸
着法，スパッタ法等によって形成する。尚、上記ｐ電極
１０とｐｎ接合短絡用電極１１はリフトオフ法によって
電極部分にのみ金属層を付着して形成してもよい。ま
た、上記ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰクラ
ッド層７との短絡は、ｎ型ＩｎＰ基板１，ｐ型ＩｎＰ電
流ブロック層５，ｎ型ＩｎＰ電流ブロック層６及びｐ型
ＩｎＰ第２クラッド層７から形成されたサイリスタ構造
内のｐｎｐトランジスタにおけるｐ−エミッタ−ｎ−ベ
ース間の短絡に相当している。
図４を用いて説明する。先ず、図４(a) に示すｎ型Ｉｎ
Ｐ基板１上に、図４(b) に示すようにｎ型ＩｎＰクラッ
ド層２、アンドープＩｎＧａＡｓＰ活性層３，ｐ型Ｉｎ
Ｐクラッド層４をＭＯＣＶＤ法，ＬＰＥ法等により順次
成長させる。次いで、図４(c) に示すように上記ｐ型Ｉ
ｎＰクラッド層４上にＣＶＤ法等によりＳｉ 3 Ｎ4 膜，
ＳｉＯ2 膜等の絶縁膜１４を形成する。次いで、上記絶
縁膜１４を通常の写真製版，エッチング技術によってパ
ターニングしてストライプ状に残す。そして、この残さ
れたストライプ状の絶縁膜をマスク１４ａとして、硫酸
系のエッチング液（例えば、Ｈ2 ＳＯ4 ：Ｈ3 Ｏ2 ＝
６：１からなる混合液）等を用いて、上記ｎ型ＩｎＰ基
板１，ｎ型ＩｎＰクラッド層２，アンドープＩｎＧａＡ
ｓＰ活性層３，ｐ型ＩｎＰクラッド層４をエッチング
し、図４(d) に示すようにリッジ部１５を形成する。次
に、図４ (e)に示すように、上記マスク１４ａを選択成
長マスクとして、ｐ型ＩｎＰ電流ブロック層５，ｎ型Ｉ
ｎＰ電流ブロック層６をＭＯＣＶＤ法，ＬＰＥ法等によ
って順次形成し、次いで、図４(f) に示すように、上記
マスク１４ａを除去し、ｐ型ＩｎＰクラッド層７，ｐ型
ＩｎＧａＡｓＰコンタクト層８をＭＯＣＶＤ法等によっ
て形成する。次に、図４(g) に示すように、通常の写真
製版，エッチング技術によって上記ｎ型ＩｎＰ電流ブロ
ック層６，ｐ型ＩｎＰクラッド層７，ｐ型ＩｎＧａＡｓ
Ｐコンタクト層８の一部を除去し、短絡用電極形成用の
溝１３を形成する。次に、上記リッジ部の上方のｐ型Ｉ
ｎＧａＡｓＰコンタクト層８上と上記溝１３上にＡｕＺ
ｎ／Ｔｉ／Ａｕからなる金属層を蒸着法，スパッタ法等
によって形成し、この金属層をパターニングして図４
(h) に示すｐ電極１０とｐｎ接合短絡用電極１１を形成
して、上記ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰク
ラッド層７をチップ上で短絡する。そして、最後にｎ型
ＩｎＰ基板１の下面にＣｒ／Ａｕからなるｎ電極９を蒸
着法，スパッタ法等によって形成する。尚、上記ｐ電極
１０とｐｎ接合短絡用電極１１はリフトオフ法によって
電極部分にのみ金属層を付着して形成してもよい。ま
た、上記ｎ型ＩｎＰ電流ブロック層６とｐ型ＩｎＰクラ
ッド層７との短絡は、ｎ型ＩｎＰ基板１，ｐ型ＩｎＰ電
流ブロック層５，ｎ型ＩｎＰ電流ブロック層６及びｐ型
ＩｎＰ第２クラッド層７から形成されたサイリスタ構造
内のｐｎｐトランジスタにおけるｐ−エミッタ−ｎ−ベ
ース間の短絡に相当している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】図５は上記電流狭搾層の模式図〔図５(a)
〕と等価回路図〔図５(b) 〕を示しており、図に示す
ように、上記ｎ型ＩｎＰ基板１，ｐ型ＩｎＰ電流ブロッ
ク層５，ｎ型ＩｎＰ電流ブロック層６，ｐ型ＩｎＰ第２
クラッド層７から形成された電流狭搾層は、ｐｎｐトラ
ンジスタＴｒ1 とｎｐｎトランジスタＴｒ2 の複合した
サイリスタとみなされ、この電流狭搾層には下記式(1)
で表わされる電流が流れる。 Ｉ＝Ｉ0 ／｛１−（α1 ＋α2 ）｝ …（１）
〕と等価回路図〔図５(b) 〕を示しており、図に示す
ように、上記ｎ型ＩｎＰ基板１，ｐ型ＩｎＰ電流ブロッ
ク層５，ｎ型ＩｎＰ電流ブロック層６，ｐ型ＩｎＰ第２
クラッド層７から形成された電流狭搾層は、ｐｎｐトラ
ンジスタＴｒ1 とｎｐｎトランジスタＴｒ2 の複合した
サイリスタとみなされ、この電流狭搾層には下記式(1)
で表わされる電流が流れる。 Ｉ＝Ｉ0 ／｛１−（α1 ＋α2 ）｝ …（１）
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】
【発明の効果】以上のように、この発明にかかる半導体
レーザ装置によれば、サイリスタ構造からなる電流狭搾
層内で、動作時に順方向バイアスとなる少なくとも１つ
のｐｎ接合を金属電極または低抵抗物質層で電気的に短
絡する構成としたので、動作時２ 短絡したｐ層とｎ層
間でのキャリアの注入を抑制することができ、その結
果、上記サイリスタ構造からなる電流狭搾層がターンオ
ンしにくくなり、また、これにより実質的にブロック層
部分を流れる電流自体も少なくなるため、電流ブロック
効果が従来に比べて大きく向上し、半導体レーザ自体の
出力低下や光出力−電流特性の直線性の低下等を防止で
きる効果がある。
レーザ装置によれば、サイリスタ構造からなる電流狭搾
層内で、動作時に順方向バイアスとなる少なくとも１つ
のｐｎ接合を金属電極または低抵抗物質層で電気的に短
絡する構成としたので、動作時２ 短絡したｐ層とｎ層
間でのキャリアの注入を抑制することができ、その結
果、上記サイリスタ構造からなる電流狭搾層がターンオ
ンしにくくなり、また、これにより実質的にブロック層
部分を流れる電流自体も少なくなるため、電流ブロック
効果が従来に比べて大きく向上し、半導体レーザ自体の
出力低下や光出力−電流特性の直線性の低下等を防止で
きる効果がある。
Claims (2)
- 【請求項１】 活性領域の両脇にサイリスタ構造からな
る電流狭窄層を備えた半導体レーザ装置において、 レーザ駆動時に順方向バイアスが印加される上記電流狭
窄層内の少なくとも１つのｐｎ接合を金属または低抵抗
性物質で短絡したことを特徴とする半導体レーザ装置。 - 【請求項２】 請求項１に記載の半導体レーザ装置にお
いて、 上記活性領域がｎ型基板上に順次形成されたｎ型クラッ
ド層，アンドープ活性層を含むリッジ部からなり、 上記サイリスタ構造からなる電流狭搾層が該リッジ部の
両脇を埋め込むように形成されていることを特徴とする
半導体レーザ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224994A JPH0548210A (ja) | 1991-08-09 | 1991-08-09 | 半導体レーザ装置 |
| EP92302420A EP0527547B1 (en) | 1991-08-09 | 1992-03-20 | Semiconductor laser device |
| DE69204603T DE69204603T2 (de) | 1991-08-09 | 1992-03-20 | Halbleiterlaser. |
| US07/858,020 US5218614A (en) | 1991-08-09 | 1992-03-26 | Semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224994A JPH0548210A (ja) | 1991-08-09 | 1991-08-09 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548210A true JPH0548210A (ja) | 1993-02-26 |
Family
ID=16822426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3224994A Pending JPH0548210A (ja) | 1991-08-09 | 1991-08-09 | 半導体レーザ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5218614A (ja) |
| EP (1) | EP0527547B1 (ja) |
| JP (1) | JPH0548210A (ja) |
| DE (1) | DE69204603T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381445A (en) * | 1993-05-03 | 1995-01-10 | General Electric Company | Munitions cartridge transmitter |
| US5523256A (en) * | 1993-07-21 | 1996-06-04 | Matsushita Electric Industrial Co., Ltd. | Method for producing a semiconductor laser |
| KR101274206B1 (ko) * | 2006-02-21 | 2013-06-14 | 삼성전자주식회사 | 리지 구조를 가지는 반도체 레이저 다이오드 |
| JP2009283822A (ja) * | 2008-05-26 | 2009-12-03 | Mitsubishi Electric Corp | 半導体レーザ及びその製造方法 |
| JP2012009674A (ja) * | 2010-06-25 | 2012-01-12 | Mitsubishi Electric Corp | 半導体素子 |
| CN116918200A (zh) * | 2021-03-19 | 2023-10-20 | 住友电气工业株式会社 | 光子晶体面发光激光器及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134761B2 (ja) * | 1979-08-17 | 1986-08-09 | Myoshi Sasaoka | |
| JPH02143483A (ja) * | 1988-11-24 | 1990-06-01 | Fujitsu Ltd | 半導体発光装置 |
| JPH03112185A (ja) * | 1989-09-27 | 1991-05-13 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58223395A (ja) * | 1982-06-21 | 1983-12-24 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| JPS59124183A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | 発光半導体装置 |
| JPS60136279A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 埋め込み型半導体レ−ザ−の製造方法 |
| JPS61214591A (ja) * | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体レ−ザ素子 |
| JPS61284987A (ja) * | 1985-06-10 | 1986-12-15 | Sharp Corp | 半導体レ−ザ素子 |
| JPS63142884A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPH0268482A (ja) * | 1988-08-31 | 1990-03-07 | Iseki & Co Ltd | 穀粒乾燥機の熱風発生装置 |
| JPH0283085A (ja) * | 1988-09-20 | 1990-03-23 | Toshiba Lighting & Technol Corp | 流体殺菌装置 |
| JPH0312981A (ja) * | 1989-06-12 | 1991-01-21 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置の製造方法 |
-
1991
- 1991-08-09 JP JP3224994A patent/JPH0548210A/ja active Pending
-
1992
- 1992-03-20 DE DE69204603T patent/DE69204603T2/de not_active Expired - Fee Related
- 1992-03-20 EP EP92302420A patent/EP0527547B1/en not_active Expired - Lifetime
- 1992-03-26 US US07/858,020 patent/US5218614A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134761B2 (ja) * | 1979-08-17 | 1986-08-09 | Myoshi Sasaoka | |
| JPH02143483A (ja) * | 1988-11-24 | 1990-06-01 | Fujitsu Ltd | 半導体発光装置 |
| JPH03112185A (ja) * | 1989-09-27 | 1991-05-13 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0527547A3 (en) | 1993-03-10 |
| DE69204603T2 (de) | 1996-02-01 |
| DE69204603D1 (de) | 1995-10-12 |
| EP0527547A2 (en) | 1993-02-17 |
| EP0527547B1 (en) | 1995-09-06 |
| US5218614A (en) | 1993-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030207480A1 (en) | Method of manufacturing semiconductor device | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| US6864514B2 (en) | Light emitting diode | |
| JPH0548210A (ja) | 半導体レーザ装置 | |
| JPH0513882A (ja) | ワイドバンドギヤツプ材料をｐｎ電流阻止層に用いた半導体光素子 | |
| US5898190A (en) | P-type electrode structure and a semiconductor light emitting element using the same structure | |
| US5214663A (en) | Semiconductor laser | |
| US6562649B2 (en) | Compound semiconductor light emitting device and process for producing the same | |
| JP2911751B2 (ja) | 半導体レーザ及びその製造方法 | |
| EP0556863A2 (en) | Multi-beam semiconductor laser and method for producing the same | |
| JPH0575215A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JP2527197B2 (ja) | 光集積化素子 | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| JP2005268725A (ja) | 半導体素子およびその製造方法 | |
| JP3439955B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2751306B2 (ja) | 半導体発光素子 | |
| JP2536044B2 (ja) | 半導体レ−ザ装置 | |
| JPH0779181B2 (ja) | 光集積化素子 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH06283756A (ja) | 発光ダイオードアレイチップ及び製造方法 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JP2628638B2 (ja) | 半導体レーザ素子 | |
| JPH05343736A (ja) | 発光ダイオード及びその発光ダイオードを備えた光プリンタ装置 | |
| JPH04257284A (ja) | 埋め込みヘテロ構造半導体レーザ | |
| JPH0137866B2 (ja) |