Nothing Special   »   [go: up one dir, main page]

JPH05343658A - 固体撮像装置のパッケージ構造 - Google Patents

固体撮像装置のパッケージ構造

Info

Publication number
JPH05343658A
JPH05343658A JP4176085A JP17608592A JPH05343658A JP H05343658 A JPH05343658 A JP H05343658A JP 4176085 A JP4176085 A JP 4176085A JP 17608592 A JP17608592 A JP 17608592A JP H05343658 A JPH05343658 A JP H05343658A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
solid
mounting portion
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4176085A
Other languages
English (en)
Inventor
Hideaki Fujii
英昭 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4176085A priority Critical patent/JPH05343658A/ja
Publication of JPH05343658A publication Critical patent/JPH05343658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体チップを精度良く実装させることがで
きる固体撮像装置のパッケージ構造を提供する。 【構成】 上面に撮像面が形成された半導体チップ１５
と、半導体チップ１５を実装するための実装部１２が設
けられたパッケージ１１と、パッケージ１１の両側に配
置されたリード片１３とを有する固体撮像装置１０にお
いて、パッケージ１１の実装部１２に所定高さの突起１
７が形成され、且つこの突起１７は少なくとも半導体チ
ップ１５の外周部を支持する状態に配置されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ビデオカメラや電子ス
チールカメラ等に搭載される固体撮像装置に係わり、特
にそのパッケージ構造に関するものである。
【０００２】
【従来の技術】図４は従来の固体撮像装置を示す側断面
図である。図示した固体撮像装置５０において、５１は
パッケージであり、このパッケージ５１には実装部５２
が設けられている。また、パッケージ５１の実装部５２
には所定量の接着剤５３が塗布されており、この接着剤
５３を介して半導体チップ５４が接合されている。一
方、パッケージ５１の両側にはそれぞれリード片５５が
配置されており、各々のリード片５５はワイヤ５６を介
して半導体チップ５４の電極パッド（不図示）に接続さ
れている。さらに、パッケージ５１の上側開口部には透
明ガラス５７が接合されている。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の固体撮像装置５０においては、パッケージ５１の実装
部５２が平面で形成されているため、チップ基準面（裏
面）に対する実装部５２の平行度、並びに実装部５２全
体の平面度が高精度に得られず、半導体チップ５４が傾
いて実装されてしまうという問題があった。また、同じ
理由から、半導体チップ５４を固定するための接着剤５
３の厚みがその粘度や塗布ムラによって不均一になり、
これが半導体チップ５４に傾きを生じさせる一つの要因
になっていた。
【０００４】その結果、固体撮像装置５０を光学系に組
み込んだ際に、光学系の基準軸Ｚに対する半導体チップ
５４の垂直度が許容範囲から外れてしまい、組み合わせ
後に垂直度の補正作業を必要としたり、そのための補正
機構が必要になるなど、種々の不都合が生じていた。そ
こで、半導体チップ５４の実装精度を上げる対策として
は、パッケージ５１の実装部５２に研磨加工を施して上
述の平行度及び平面度を高める方法が考えられる。しか
し、この方法では、実装部５２全面を均一にしかも精度
良く研磨するのに多大な手間と時間を必要とし、大幅な
コストアップを招いてしまう。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、半導体チップを精度良く実装させることが
できる固体撮像装置のパッケージ構造を提供することを
目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、上面に撮像面が形成され
た半導体チップと、この半導体チップを実装するための
実装部が設けられたパッケージと、このパッケージの両
側に配置されたリード片とを有する固体撮像装置におい
て、上記パッケージの実装部に所定高さの突起が形成さ
れ、且つこの突起は少なくとも上記半導体チップの外周
部を支持する状態に配置されたものである。
【０００７】
【作用】本発明の固体撮像装置のパッケージ構造におい
ては、パッケージの実装部に形成された突起の先端部に
半導体チップが載置され、この状態で半導体チップが接
着剤により接合されるため、突起の高ささえ一定に形成
されていれば半導体チップが傾いて実装されることはな
い。さらに、パッケージの実装部に塗布された接着剤
は、半導体チップの裏面側に確保される空間にスムース
に流れ広がるので、接着剤の粘度や塗布ムラによって半
導体チップが傾くこともない。
【０００８】
【実施例】以下、本発明の固体撮像装置のパッケージ構
造に係わる実施例を図面に基づいて詳細に説明する。図
１は本発明の一実施例を示す側断面図であり、図２は同
部分平面図である。図示した固体撮像装置１０におい
て、１１はパッケージであり、このパッケージ１１に
は、半導体チップを実装するための実装部１２が設けら
れている。また、パッケージ１１の両側にはそれぞれリ
ード片１３が配置されており、各々のリード片１３は、
ワイヤ１４を介して半導体チップ１５の電極パッド（不
図示）に接続されている。さらに、半導体チップ１５の
上面には図示せぬ撮像面が形成されており、この撮像面
の上方を覆うかたちでパッケージ１１の上側開口部に透
明ガラス１６が接合されている。
【０００９】本実施例のパッケージ構造においては、パ
ッケージ１１の実装部１２に所定高さの突起１７、１７
・・が形成されている。これらの突起１７は、例えばパ
ッケージ１１の実装部１２において略半球状に突出して
形成されており、半導体チップ１５の外周部に８個と、
その中心部に１個位置するようにして、合計９個で構成
されている。この構成により突起１７は少なくとも半導
体チップ１５の外周部を支持する状態となる。また、こ
れらの突起１７は、パッケージ１１の基準面（下面）１
１ａからの高さが全て一定となるように、パッケージ１
１と一体に形成されている。
【００１０】続いて、上記構造をなすパッケージ１１の
実装部１２に半導体チップ１５を実装する場合の手順に
ついて、図１、図２を参照しながら説明する。まず第１
の工程では、パッケージ１１の実装部１２に、ディスペ
ンサ等を使用して接着剤１８を塗布する。続いて第２の
工程では、コレット或いは専用チャックを用いて半導体
チップ１５をピックアップし、そのままパッケージ１１
の上方まで半導体チップ１５を移動させる。次いで第３
の工程では、パッケージ１１の実装部１２に形成された
各突起１７の先端部に半導体チップ１５を載置するとと
もに、所定の圧力で半導体チップ１５を突起１７側に押
圧する。この時、実装部１２に塗布された接着剤１８
は、半導体チップ１５の裏面側に確保される空間に流れ
広がる。以上の手順によって半導体チップ１５はパッケ
ージ１１に実装される。
【００１１】このように本実施例のパッケージ構造にお
いては、パッケージ１１の実装部１２に形成された突起
７の先端部に半導体チップ１５が載置されるとともに、
その実装部１２に塗布された接着剤１８によって半導体
チップ１５が接合される。したがって、基準面１１ａか
ら各突起１７までの高ささえ一定に形成されていれば、
半導体チップ１５が傾いて実装されることはない。さら
に、半導体チップ１５の実装時には、実装部１２に塗布
された接着剤１８が半導体チップ１５の裏面側に確保さ
れる空間にスムースに流れ広がるため、接着剤１８の粘
度や塗布ムラによって半導体チップ１５が傾くこともな
い。以上のことから、半導体チップ１５はパッケージ１
１の実装部１２に精度良く実装されるようになる。
【００１２】なお、本実施例のパッケージ構造では、半
導体チップ１５が９個の突起１７で支持されるようにな
っているが、実装部１２に形成される突起１７の構成と
しては、例えば図２においてハッチングが描かれた４個
の突起１７だけで半導体チップ１５の外周部の４隅を支
持するものであってもよい。つまり、突起１７の構成と
しては、半導体チップ１５を安定且つ確実に支持できる
ものであればよく、そのための条件としては、少なくと
も突起１７が半導体チップ１５の外周部を支持すること
が挙げられる。
【００１３】よって、本発明に係わるパッケージ構造と
しては、突起１７の形状や数に限定されないことは言う
までもなく、その他の実施例としては、例えば図３に示
すように、パッケージ１１の実装部１２に細長半円状の
突起１７、１７・・を形成するとともに、これらの突起
１７で半導体チップ１５の外周部を支持するようにした
ものなど、種々の態様が考えられる。
【００１４】
【発明の効果】以上、説明したように本発明によれば、
半導体チップがパッケージに精度良く実装されるように
なるため、固体撮像装置を光学系に組み込んだ後に位置
的な精度補正を行う必要がなくなる。よって、そのため
の時間と手間が取り除かれるとともに、その補正作業用
に設けられる機構も不要となってトータル的な部品点数
の削減が可能となる。また、より高い実装精度を得るた
めに研磨加工を行う場合でも、突起の先端部を研磨する
だけで済むようになるため、精度的にも、またそれに費
やされる手間や時間の面でも非常に有利である。
【図面の簡単な説明】
【図１】本発明の一実施例を示す側断面図である。
【図２】図１の部分平面図である。
【図３】他の実施例を説明する図である。
【図４】従来例を示す側断面図である。
【符号の説明】
１０ 固体撮像装置 １１ パ
ッケージ １２ 実装部 １３ リ
ード片 １５ 半導体チップ １７ 突
起

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 上面に撮像面が形成された半導体チップ
    と、この半導体チップを実装するための実装部が設けら
    れたパッケージと、このパッケージの両側に配置された
    リード片とを有する固体撮像装置において、 前記パッケージの実装部に所定高さの突起が形成され、
    且つ前記突起は少なくとも前記半導体チップの外周部を
    支持する状態に配置されたことを特徴とする固体撮像装
    置のパッケージ構造。
JP4176085A 1992-06-09 1992-06-09 固体撮像装置のパッケージ構造 Pending JPH05343658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4176085A JPH05343658A (ja) 1992-06-09 1992-06-09 固体撮像装置のパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4176085A JPH05343658A (ja) 1992-06-09 1992-06-09 固体撮像装置のパッケージ構造

Publications (1)

Publication Number Publication Date
JPH05343658A true JPH05343658A (ja) 1993-12-24

Family

ID=16007459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4176085A Pending JPH05343658A (ja) 1992-06-09 1992-06-09 固体撮像装置のパッケージ構造

Country Status (1)

Country Link
JP (1) JPH05343658A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773323A (en) * 1995-04-27 1998-06-30 Lg Semicon Co., Ltd. Package for solid state image sensing device and method for manufacturing thereof
WO2001059828A2 (de) * 2000-02-14 2001-08-16 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
WO2002091474A1 (en) * 2001-05-09 2002-11-14 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
JP2006332686A (ja) * 2006-07-03 2006-12-07 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ
JP2008205057A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US7586529B2 (en) 2003-10-23 2009-09-08 Panasonic Corporation Solid-state imaging device
JP2013240043A (ja) * 2012-05-14 2013-11-28 Samsung Electro-Mechanics Co Ltd カメラモジュールの製造装置及び方法
JP2017011217A (ja) * 2015-06-25 2017-01-12 シャープ株式会社 固体撮像装置及びカメラモジュール

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773323A (en) * 1995-04-27 1998-06-30 Lg Semicon Co., Ltd. Package for solid state image sensing device and method for manufacturing thereof
WO2001059828A2 (de) * 2000-02-14 2001-08-16 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
WO2001059828A3 (de) * 2000-02-14 2002-02-28 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
WO2002091474A1 (en) * 2001-05-09 2002-11-14 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
US7125754B2 (en) 2001-05-09 2006-10-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
US7719585B2 (en) 2003-10-23 2010-05-18 Panasonic Corporation Solid-state imaging device
US7586529B2 (en) 2003-10-23 2009-09-08 Panasonic Corporation Solid-state imaging device
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ
JP2006332686A (ja) * 2006-07-03 2006-12-07 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2008205057A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2013240043A (ja) * 2012-05-14 2013-11-28 Samsung Electro-Mechanics Co Ltd カメラモジュールの製造装置及び方法
CN103428413A (zh) * 2012-05-14 2013-12-04 三星电机株式会社 用于制造相机模块的设备和方法
JP2017011217A (ja) * 2015-06-25 2017-01-12 シャープ株式会社 固体撮像装置及びカメラモジュール

Similar Documents

Publication Publication Date Title
CN100561280C (zh) 相机模组及其制造方法
US20050285265A1 (en) Frame scale package using contact lines through the elements
US20080012082A1 (en) Large area flat image sensor assembly
JPH05343658A (ja) 固体撮像装置のパッケージ構造
JP4521272B2 (ja) カメラモジュール、カメラモジュール中で使用されるホルダ、カメラシステム及びカメラモジュールの製造方法
JP4302279B2 (ja) 固体撮像装置及びその製造方法
JPH0341767A (ja) 固体撮像装置及びその組立方法
JP4178890B2 (ja) 固体撮像装置
JP2000241696A (ja) 光学センサーパッケージの保持・取付け方法
KR100473464B1 (ko) 반도체장치
JPH11103040A (ja) 画像センサ組立体及びその組み付け方法、並びに光学系
US20070138585A1 (en) Image sensor package
JPH1041492A (ja) 固体撮像装置
JP2005079400A (ja) 半導体装置及びこれを含む撮像装置
JPH09199701A (ja) 固体撮像装置
JPH0758134A (ja) 半導体装置及びその実装装置及びその実装方法
JPH08139298A (ja) 固体撮像素子の実装装置及びその実装方法
JPH07297226A (ja) 半導体装置
JP2682830B2 (ja) 固体撮像装置
JP2620685B2 (ja) 固体撮像素子の製造方法
JPH10321825A (ja) 固体撮像装置の組立方法
JP2007019116A (ja) 固体撮像装置とその製造方法
JPH01228178A (ja) 固体撮像装置
JP4264620B2 (ja) 固体撮像装置及び固体撮像装置を基板上に実装する実装方法
JPH03142880A (ja) 半導体装置とそれを用いたイメージセンサ及びイメージセンサユニット