JP2008205057A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008205057A JP2008205057A JP2007037257A JP2007037257A JP2008205057A JP 2008205057 A JP2008205057 A JP 2008205057A JP 2007037257 A JP2007037257 A JP 2007037257A JP 2007037257 A JP2007037257 A JP 2007037257A JP 2008205057 A JP2008205057 A JP 2008205057A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- semiconductor device
- sealing resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Die Bonding (AREA)
Abstract
【課題】製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることを目的とする。
【解決手段】基板と半導体チップの間のペースト材または封止樹脂が注入される領域に、ペースト材または封止樹脂の広がりを抑制する堤防としての機能を有する基板配線２１１を設けることにより、ペースト材または封止樹脂の広がる領域を制御し、ワイヤーボンディングの接続端子２１３がペースト材または封止樹脂に覆われないようにすることで、ワイヤーボンディングの接続端子２１３を半導体チップ近傍に寄せることが可能となり、製造工程の増大を招くことなく、結果としてパッケージサイズの縮小及びワイヤー長の短縮を図ることができる。
【選択図】図２
【解決手段】基板と半導体チップの間のペースト材または封止樹脂が注入される領域に、ペースト材または封止樹脂の広がりを抑制する堤防としての機能を有する基板配線２１１を設けることにより、ペースト材または封止樹脂の広がる領域を制御し、ワイヤーボンディングの接続端子２１３がペースト材または封止樹脂に覆われないようにすることで、ワイヤーボンディングの接続端子２１３を半導体チップ近傍に寄せることが可能となり、製造工程の増大を招くことなく、結果としてパッケージサイズの縮小及びワイヤー長の短縮を図ることができる。
【選択図】図２
Description
本発明は、ペースト材または封止樹脂が基板と半導体チップとの間に注入された半導体装置および半導体装置の製造方法に関するものである。
携帯電話やデジタルカメラ等の各種電子機器の小型化、高機能化の要請に伴い、半導体装置のパッケージサイズ縮小、高速化、または複数の半導体チップの積層等、高度なパッケージ技術が要求されてきている。この要望をかなえるための一例としてワイヤーボンディングのワイヤー長を短縮し、よりチップに近いところにワイヤーを打つことが考えられる。しかし、半導体チップと基板を接続する上で接着用のペースト材や、フリップチップ実装するときなどの封止樹脂が半導体チップからはみ出してワイヤーボンディング用の接続端子を覆ってしまい、その後に行うワイヤーボンディングにて不具合を伴うため、一定の距離を取らなければならない問題がある。
この問題を解決するために、従来から、チップ外側に別途凸状のダムを作成することにより封止樹脂がはみ出さないように対策していた（例えば、特許文献１参照）。
特開２００４−１９３１７４号公報
上記特許文献１の例では、凸状のダムが封止樹脂の外側にあるため、ダム作成の領域分だけ外側にワイヤーを打つ必要があり、ダム自身がサイズ縮小化の妨げになる問題がある。また、凸状のダムの上部にスペースがあるため、封止樹脂がダムを越えてはみ出してしまう問題があり、凸状のダムを高くする場合、ダムを生成する専用の工程を別途追加する必要があり、既存の工程をそのまま使用することは難しくなる。
本発明は、このような問題点を解決するためになされたものであり、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることを目的とする。
上述したような目的を達成するために、本発明の請求項１記載の半導体装置は、基板に複数の端子を備える半導体チップを搭載してなる半導体装置であって、前記基板に設けられる複数の接続端子と、前記端子と対応する前記接続端子とを接続するボンディングワイヤーと、前記半導体チップを前記基板に接着するペースト材または封止樹脂と、前記ペースト材または封止樹脂の広がりを制御して前記接続端子を覆うことを防止する堤防用基板配線とを有することを特徴とする。
請求項２記載の半導体装置は、基板に複数の半導体チップを積層してなる半導体装置であって、前記基板にフリップチップ実装される第１の半導体チップと、前記第１の半導体チップに積層される１または複数の第２の半導体チップと、前記第２の半導体チップの少なくとも１つに設けられる複数の端子と、前記基板に設けられた複数の接続端子と、前記端子と対応する前記接続端子とを接続するボンディングワイヤーと、前記第１の半導体チップを前記基板に接着するペースト材または封止樹脂と、前記ペースト材または封止樹脂の広がりを制御して前記接続端子を覆うことを防止する堤防用基板配線とを有することを特徴とする。
請求項３記載の半導体装置は、基板に複数の半導体チップを積層してなる半導体装置であって、前記基板に実装される第１の半導体チップと、前記第１の半導体チップに積層される第２の半導体チップと、前記第２の半導体チップに設けられる複数の突起電極と、前記基板に設けられて対応する前記突起電極と接続する複数の接続端子と、前記第１の半導体チップを前記基板に接着するペースト材または封止樹脂と、前記ペースト材または封止樹脂の広がりを制御して前記接続端子を覆うことを防止する堤防用基板配線とを有することを特徴とする。
請求項４記載の半導体装置は、請求項１〜請求項３のいずれかに記載の半導体装置において、前記堤防用基板配線が前記第１の半導体チップの各辺に沿って形成され、４本の基板配線が隣接する基板配線と前記互いに隙間を備えて設けられる形状であることを特徴とする。
請求項５記載の半導体装置は、請求項１〜請求項３のいずれかに記載の半導体装置において、前記堤防用基板配線が、前記第１の半導体チップの各辺に沿って形成された３本の基板配線が接続されたコの字形状であることを特徴とする。
請求項６記載の半導体装置は、請求項１〜請求項３のいずれかに記載の半導体装置において、前記ペースト材または封止樹脂を注入する場所と向きを制御するように堤防用基板配線を設けることを特徴とする。
請求項７記載の半導体装置は、請求項４記載の半導体装置において、前記堤防用基板配線を分断して隙間を形成し、前記基板上の配線引き回し用基板配線を分断された前記隙間に設けることを特徴とする。
請求項８記載の半導体装置は、請求項４または請求項７のいずれかに記載の半導体装置において、前記堤防用基板配線を任意の部分で折り曲げて角度を持たせ、前記基板上の配線引き回し用基板配線を前記堤防用基板配線の位置に合わせて外側と内側に配置することを特徴とする。
請求項９記載の半導体装置は、請求項１〜請求項３のいずれかに記載の半導体装置において、前記基板上に形成された配線引き回し用基板配線の空き領域に堤防用基板配線を設けることを特徴とする。
請求項１０記載の半導体装置は、請求項９記載の半導体装置において、前記堤防用基板配線を任意の部分で折り曲げて角度を持たせることを特徴とする。
請求項１１記載の半導体装置は、請求項４記載の半導体装置において、前記半導体チップが光学系センサーを搭載し、前記基板に光を通す穴が開けられており、前記光を通す穴への前記ペースト材または前記封止樹脂の進入を防止するために、前記光を通す穴の周辺を覆う堤防用基板配線をさらに設けることを特徴とする。
請求項１１記載の半導体装置は、請求項４記載の半導体装置において、前記半導体チップが光学系センサーを搭載し、前記基板に光を通す穴が開けられており、前記光を通す穴への前記ペースト材または前記封止樹脂の進入を防止するために、前記光を通す穴の周辺を覆う堤防用基板配線をさらに設けることを特徴とする。
請求項１２記載の半導体装置は、請求項１〜請求項３のいずれかに記載の半導体装置において、前記基板上の配線引き回し用基板配線を前記半導体チップ４隅のコーナー部の領域を除いて形成し、前記半導体チップの外周部の領域と前記半導体チップ４隅のコーナー部の領域を比較して、前記半導体チップ４隅のコーナー部の領域での占有面積を他の領域より３０％以上少なくすることで４隅のコーナー部へ樹脂が流れるように、前記封止樹脂の流れを前記堤防用基板配線の占有面積で制御することを特徴とする。
請求項１３記載の半導体装置は、請求項９記載の半導体装置において、前記堤防用基板配線を電源で作成し、前記半導体チップと前記基板表面の電気特性的干渉をシールドさせる機能を追加させることを特徴とする。
請求項１４記載の半導体装置は、請求項１〜請求項１３のいずれかに記載の半導体装置において、前記堤防用基板配線に隣接して溝を設けることを特徴とする。
請求項１５記載の半導体装置は、請求項１〜請求項１３のいずれかに記載の半導体装置において、前記堤防用基板配線に隣接して、基板を貫通させ穴を設けることを特徴とする。
請求項１５記載の半導体装置は、請求項１〜請求項１３のいずれかに記載の半導体装置において、前記堤防用基板配線に隣接して、基板を貫通させ穴を設けることを特徴とする。
請求項１６記載の半導体装置の製造方法は、基板にペースト材または封止樹脂を用いて１または積層された複数の半導体チップを接着して請求項１〜請求項６の半導体装置を製造するに際し、前記半導体チップと前記堤防用基板配線との間に前記ペースト材または前記封止樹脂を注入後、前記ペースト材または前記封止樹脂が流動している状態で前記堤防用基板配線付近にて、前記ペースト材または前記封止樹脂の流れが遅くなる部分の硬化を促進するような温度変化を持たせて、樹脂流動の速度差を利用した硬化速度の違いによる制御を行い、前記ペースト材または前記封止樹脂が前記基板表面上の前記接続端子を覆うことを防止することを特徴とする。
以上により、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
基板と半導体チップの間のペースト材または封止樹脂が注入される領域に、ペースト材または封止樹脂の広がりを抑制する堤防としての機能を有する基板配線を設けることにより、ペースト材または封止樹脂の広がる領域を制御し、ワイヤーボンディングの接続端子がペースト材または封止樹脂に覆われないようにすることで、ワイヤーボンディングの接続端子を半導体チップ近傍に寄せることが可能となり、製造工程の増大を招くことなく、結果としてパッケージサイズの縮小及びワイヤー長の短縮を図ることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、同一要素には同一符号を付しており、説明を省略する場合がある。また、各図面においては、それぞれの厚みや長さ等は図面の作成上、実際の形状とは異なる。さらに、半導体チップの接続用電極、基板の接続端子や配線パターン、ビア等については省略または図示しやすい個数や形状としている。
（第１の実施の形態）
本発明の第１の実施の形態における半導体装置について図１、図２を用いて説明する。
図１は第１の実施の形態にかかる半導体装置を側面から見た簡略図であり、本発明の第１の実施の形態にかかる半導体チップ及び基板の構成を側面から見た簡易図である。図２は第１の実施の形態にかかる半導体装置を上面から見た簡略図である。
本発明の第１の実施の形態における半導体装置について図１、図２を用いて説明する。
図１は第１の実施の形態にかかる半導体装置を側面から見た簡略図であり、本発明の第１の実施の形態にかかる半導体チップ及び基板の構成を側面から見た簡易図である。図２は第１の実施の形態にかかる半導体装置を上面から見た簡略図である。
図１、図２において、１０１はパッケージ全体を覆う封止樹脂、１０２はボンディングワイヤー、１０３は半導体チップ、１１０は基板、１０５は半導体チップ１０３と基板１１０を接着するためのペースト材、１１１、２１１は半導体チップ１０３からはみ出すペースト材１０５を抑制する基板配線、１１３、２１３はボンディングワイヤー１０２により半導体チップ１０３の対応する端子と接続される接続端子を示す。２０５ａは基板配線２１１による制御が行われない場合にはみ出すと想定されるペースト材、２０５ｂは基板配線２１１により制御が行われた場合にはみ出すペースト材を示す。なお、第１の実施の形態および以下の実施の形態では各部品の材質は特に指定はしない。
次に本発明の第１の実施の形態の内容を説明する。
図１で示される半導体チップ１０３を基板１１０に接着したあと封止樹脂１０１で覆う一般的なパッケージ構成の場合、半導体チップ１０３の下面にペースト材１０５が十分に充填されないと、封止樹脂１０１で覆ったときに半導体チップ１０３の下面に樹脂の未充填領域が発生し、リフロー実装時の高温環境下でポップコーン現象引き起こす一つの要因となる。逆に、半導体チップ１０３を基板１１０に接着したあとに行うワイヤーボンディングにおいて、ペースト材１０５が接続端子１１３にかかる程はみ出しているとワイヤーボンディングを行うことができない。このため、ペースト材１０５は半導体チップ１０３からはみ出して、図２のペースト材２０５ａのような形状となり、接続端子２１３はペースト材２０５ａの樹脂のはみ出し量を考慮して半導体チップ１０３から一定の距離をとる必要が出てくる。本発明では、図１、図２で示される基板配線１１１、２１１を半導体チップ１０３の４辺に沿って配置しており、ペースト材１０５を逃がすための隙間を４隅コーナー部に設けている。さらに、基板配線１１１、２１１は半導体チップ１０３とペースト材１０５を挟み込む形で樹脂の流れを制御できるようにしているが、樹脂の流れを完全に閉じた場合は、板配線１１１、２１１で作成している堤防の外側に樹脂が流れなくなり、半導体チップ１０３の下面に未充填領域ができるため、１０μｍ程度の隙間が空くように設定している。また、基板配線１１１、２１１の付近にペースト材１０５の気泡（ボイド）がたまるため、ボイドがたまらないように隙間の距離を各部品の材質、形状等の条件に合わせて最適化する必要がある。この結果、樹脂のはみ出しを４隅のコーナー部に追い込むことで、ペースト材２０５ｂに示されるような樹脂のはみ出し形状を実現し、はみ出したペースト材２０５ｂがペースト材２０５ａのように外に広がらず半導体チップ１０３に沿った形状になり、接続端子２１３とはみ出したペースト材２０５ｂの間にスペースを確保することができるため、このスペースの分だけ、接続端子２１３を半導体チップ１０３の近くに配置することが可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
図１で示される半導体チップ１０３を基板１１０に接着したあと封止樹脂１０１で覆う一般的なパッケージ構成の場合、半導体チップ１０３の下面にペースト材１０５が十分に充填されないと、封止樹脂１０１で覆ったときに半導体チップ１０３の下面に樹脂の未充填領域が発生し、リフロー実装時の高温環境下でポップコーン現象引き起こす一つの要因となる。逆に、半導体チップ１０３を基板１１０に接着したあとに行うワイヤーボンディングにおいて、ペースト材１０５が接続端子１１３にかかる程はみ出しているとワイヤーボンディングを行うことができない。このため、ペースト材１０５は半導体チップ１０３からはみ出して、図２のペースト材２０５ａのような形状となり、接続端子２１３はペースト材２０５ａの樹脂のはみ出し量を考慮して半導体チップ１０３から一定の距離をとる必要が出てくる。本発明では、図１、図２で示される基板配線１１１、２１１を半導体チップ１０３の４辺に沿って配置しており、ペースト材１０５を逃がすための隙間を４隅コーナー部に設けている。さらに、基板配線１１１、２１１は半導体チップ１０３とペースト材１０５を挟み込む形で樹脂の流れを制御できるようにしているが、樹脂の流れを完全に閉じた場合は、板配線１１１、２１１で作成している堤防の外側に樹脂が流れなくなり、半導体チップ１０３の下面に未充填領域ができるため、１０μｍ程度の隙間が空くように設定している。また、基板配線１１１、２１１の付近にペースト材１０５の気泡（ボイド）がたまるため、ボイドがたまらないように隙間の距離を各部品の材質、形状等の条件に合わせて最適化する必要がある。この結果、樹脂のはみ出しを４隅のコーナー部に追い込むことで、ペースト材２０５ｂに示されるような樹脂のはみ出し形状を実現し、はみ出したペースト材２０５ｂがペースト材２０５ａのように外に広がらず半導体チップ１０３に沿った形状になり、接続端子２１３とはみ出したペースト材２０５ｂの間にスペースを確保することができるため、このスペースの分だけ、接続端子２１３を半導体チップ１０３の近くに配置することが可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第２の実施の形態）
本発明の第２の実施の形態は第１の実施の形態とパッケージの構成がことなり、２種類の半導体チップが積層して搭載され、そのうち下の半導体チップがフリップチップ方式で実装されたものである。
本発明の第２の実施の形態は第１の実施の形態とパッケージの構成がことなり、２種類の半導体チップが積層して搭載され、そのうち下の半導体チップがフリップチップ方式で実装されたものである。
本発明の第２の実施の形態における半導体装置について図３を用いて説明する。
図３は第２の実施の形態にかかる半導体装置を示す図であり、図３（ａ）は半導体装置を側面から見た簡略図、図３（ｂ）は半導体装置を上面から見た簡略図である。
図３は第２の実施の形態にかかる半導体装置を示す図であり、図３（ａ）は半導体装置を側面から見た簡略図、図３（ｂ）は半導体装置を上面から見た簡略図である。
図３において、３０３はワイヤーボンディング方式で上側に積層されている半導体チップ、３０４はフリップチップ方式で下側に搭載されている半導体チップ、３０５は半導体チップ３０４と基板の隙間を埋めるための封止樹脂、３０６は半導体チップ３０４と基板を電気的に接続する導電性電極の突起電極、３１２は突起電極３０６を電気的に接続する接続端子、３１１は封止樹脂３０５のはみ出しを制御する基板配線を示す。
なお、封止樹脂３０５は基板と半導体チップ３０４を接着する樹脂シートであり、半導体チップまたは基板に樹脂シートを貼り付けた後、半導体チップを上方から貼り付ける構成であっても問題ない。また、フリップチップ方式の上に積層される半導体チップが複数で、その中のどれか１つ以上がワイヤーボンディング方式で接続されている構成であっても問題ない。
次に本発明の第２の実施の形態の内容を説明する。
図３では半導体チップ３０４が基板に搭載されたあと、封止樹脂３０５が半導体チップ３０４と基板の隙間を埋めるために注入されたものである。注入される辺には注入を妨げないように基板配線３１１は存在せず、第１の実施形態で示した基板配線２１１と異なり、コの字型の３辺だけの形状にしている。また、本発明の第２の実施の形態では接続端子３１２を基板下まで配線する基板配線があり、堤防の役割をする基板配線３１１と直交する形となるため、交差しないように半導体チップ外側に放射状に引き回す必要がある。
図３では半導体チップ３０４が基板に搭載されたあと、封止樹脂３０５が半導体チップ３０４と基板の隙間を埋めるために注入されたものである。注入される辺には注入を妨げないように基板配線３１１は存在せず、第１の実施形態で示した基板配線２１１と異なり、コの字型の３辺だけの形状にしている。また、本発明の第２の実施の形態では接続端子３１２を基板下まで配線する基板配線があり、堤防の役割をする基板配線３１１と直交する形となるため、交差しないように半導体チップ外側に放射状に引き回す必要がある。
次に、封止樹脂３０５を半導体チップ３０４と基板の隙間を埋めるために注入した後、フリップチップ方式により封止樹脂のはみ出しを抑えた状態で基板に搭載され、その上に半導体チップ３０３が搭載されて、封止樹脂３０５で覆われていない接続端子にボンディングワイヤーが張られることになる。この結果、ボンディングワイヤーが張られる接続端子を半導体チップの近くに配置することが可能となりパッケージの小型化、信号の高速化対応が可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
第１の実施の形態および第２の実施の形態において、別の形状の基板配線について説明したが、第１の実施の形態および第２の実施の形態において、いずれの形状の配線基板を用いることもできる。
（第３の実施の形態）
本発明の第３の実施の形態は第１の実施の形態とパッケージの構成がことなり、個別にパッケージされた２種類の半導体装置が積層され、そのうち下の半導体装置に上の半導体装置の突起電極と電気的に接続される接続端子が存在するものである。
本発明の第３の実施の形態は第１の実施の形態とパッケージの構成がことなり、個別にパッケージされた２種類の半導体装置が積層され、そのうち下の半導体装置に上の半導体装置の突起電極と電気的に接続される接続端子が存在するものである。
本発明の第３の実施の形態における半導体装置について図４を用いて説明する。
図４は第３の実施の形態にかかる半導体装置を側面から見た簡略図である。
図４において、４０４は下側の半導体装置にパッケージされている半導体チップ、４０５は下側の半導体装置の半導体チップと基板の隙間を埋める封止樹脂、４５０は上側の半導体装置、４５１は半導体装置４５０の下に接続されている突起電極、４５２は突起電極４５１を電気的に接続する接続端子を示す。
図４は第３の実施の形態にかかる半導体装置を側面から見た簡略図である。
図４において、４０４は下側の半導体装置にパッケージされている半導体チップ、４０５は下側の半導体装置の半導体チップと基板の隙間を埋める封止樹脂、４５０は上側の半導体装置、４５１は半導体装置４５０の下に接続されている突起電極、４５２は突起電極４５１を電気的に接続する接続端子を示す。
なお、下側の半導体装置は、第１の実施形態に示すようなワイヤーボンディング方式であっても問題ない。
次に本発明の第３の実施の形態の内容を説明する。
次に本発明の第３の実施の形態の内容を説明する。
図４に示すように、下側の半導体装置の封止樹脂４０５は信頼性上の問題もあり、半導体チップ４０４と基板の隙間を完全に埋めるようにする必要がある。その結果、半導体チップから大きくはみ出すことなり、上側の半導体装置と接続する接続端子４５２を覆わないようにそれに合わせた半導体チップしか搭載することができない。当然、個別にパッケージされた半導体装置は上下に積層される場合、それぞれを電気的に接続する突起電極４５１と接続端子４５２の位置は規定しておく必要があり、下側の半導体チップが大きい場合、下側の半導体装置のサイズだけでなく、上側の半導体装置も大きくしなければならない問題が発生する。本発明では、第１の実施形態で示した基板配線１１１や第２の実施形態で示した基板配線３１１を設けることにより、封止樹脂のはみ出しを抑えることで、より大きい半導体チップを搭載することが可能であり、パッケージサイズを決める境界付近の半導体チップサイズにおいて絶大な効果を発揮する。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第４の実施の形態）
本発明の第４の実施の形態は第１〜３の実施の形態から封止樹脂を注入する場所と方向、および堤防となる基板配線を組み合わせて、封止樹脂のはみ出しをボンディングワイヤー位置に合わせて最適にしたものであり、第１〜３の実施の形態のようなより四角形に近い形のはみ出しとは異なり、非対称なはみ出し形状としたものである。
本発明の第４の実施の形態は第１〜３の実施の形態から封止樹脂を注入する場所と方向、および堤防となる基板配線を組み合わせて、封止樹脂のはみ出しをボンディングワイヤー位置に合わせて最適にしたものであり、第１〜３の実施の形態のようなより四角形に近い形のはみ出しとは異なり、非対称なはみ出し形状としたものである。
本発明の第４の実施の形態における半導体装置について図５を用いて説明する。
図５は第４の実施の形態にかかる半導体装置を上面から見た簡略図である。
図５において、５１１は堤防の役目をする基板配線、５２０は封止樹脂を注入する方向、場所を示したものである。
図５は第４の実施の形態にかかる半導体装置を上面から見た簡略図である。
図５において、５１１は堤防の役目をする基板配線、５２０は封止樹脂を注入する方向、場所を示したものである。
次に本発明の第４の実施の形態の内容を説明する。
本発明の第１〜３の実施の形態では基板配線の引き回しに関係なく、半導体チップに沿った、より四角形に近い形に制御するものであるが、制御には限界があり、はみ出し量を一定以上抑えることができない。そこで、本発明の第４の実施の形態では製品ごとに異なる基板配線の引き回し形状とボンディングワイヤー位置に合わせて、封止樹脂を注入する場所と方向、および堤防となる基板配線を調整したものである。以降、図５の右下の堤防の役目をしている基板配線を例に詳細を説明する。まず、図５では半導体チップ領域内に信号を配線するための基板配線が引き回されており、堤防の役目をする基板配線は位置、角度、長さ等の制限を受ける。右下の堤防の役目をしている基板配線は長さを優先して配置されており、位置、角度を変更する余地がない状況となっている。ここで、封止樹脂を上側から垂直縦に注入すると右下の堤防用の基板配線と樹脂の流れがほぼ直交し、樹脂の流れをそのまま受け止める形となり、堤防による樹脂流出を一定以上抑えることができない。図５の封止樹脂を注入する方向、場所を示す方向５２０は封止樹脂を右上から中心方向に注入するため、堤防用の基板配線と樹脂の流れが約４５度の傾きを持ち、樹脂が流出しても問題ない方向へ逃がすことが可能となる。この結果、必要な場所へのはみ出し量を第２の実施の形態よりも抑えることが可能となり、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。このとき、実際に使用する上で、すべての堤防に対して最適な角度を付けることが困難な場合には、総合的に判断して封止樹脂注入場所と方向を決定する。
本発明の第１〜３の実施の形態では基板配線の引き回しに関係なく、半導体チップに沿った、より四角形に近い形に制御するものであるが、制御には限界があり、はみ出し量を一定以上抑えることができない。そこで、本発明の第４の実施の形態では製品ごとに異なる基板配線の引き回し形状とボンディングワイヤー位置に合わせて、封止樹脂を注入する場所と方向、および堤防となる基板配線を調整したものである。以降、図５の右下の堤防の役目をしている基板配線を例に詳細を説明する。まず、図５では半導体チップ領域内に信号を配線するための基板配線が引き回されており、堤防の役目をする基板配線は位置、角度、長さ等の制限を受ける。右下の堤防の役目をしている基板配線は長さを優先して配置されており、位置、角度を変更する余地がない状況となっている。ここで、封止樹脂を上側から垂直縦に注入すると右下の堤防用の基板配線と樹脂の流れがほぼ直交し、樹脂の流れをそのまま受け止める形となり、堤防による樹脂流出を一定以上抑えることができない。図５の封止樹脂を注入する方向、場所を示す方向５２０は封止樹脂を右上から中心方向に注入するため、堤防用の基板配線と樹脂の流れが約４５度の傾きを持ち、樹脂が流出しても問題ない方向へ逃がすことが可能となる。この結果、必要な場所へのはみ出し量を第２の実施の形態よりも抑えることが可能となり、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。このとき、実際に使用する上で、すべての堤防に対して最適な角度を付けることが困難な場合には、総合的に判断して封止樹脂注入場所と方向を決定する。
（第５の実施の形態）
本発明の第５の実施の形態は製造方法に関するものであり、製造方法における封止樹脂のはみ出し量を抑制したものである。
本発明の第５の実施の形態は製造方法に関するものであり、製造方法における封止樹脂のはみ出し量を抑制したものである。
一般的な製造方法では、封止樹脂を注入した後に別の装置に移して熱硬化させたり、熱を加えて流動化させたものを注入した後に放置または冷却することで硬化させたりする。
この場合、封止樹脂の流動速度は０であり、流れのない状態で硬化させることになる。
この場合、封止樹脂の流動速度は０であり、流れのない状態で硬化させることになる。
本発明の第５の実施の形態では封止樹脂の流動速度がある状態で硬化させるものであり、当然、流れの速い部分では硬化しにくく、流れの遅い部分では硬化しやすい状態が発生する。第５の実施の形態は注入と硬化を同一装置で行う製造方法であり、封止樹脂が流動している状態で、注入装置の上方、下方からの熱風または冷風、半導体装置に触れる部分から伝導される熱、冷気により硬化させる方法である。
例えば、第１〜３の実施の形態では、堤防となる基板配線が存在するため、樹脂の流れは堤防により妨げられ、堤防を越えていく部分の樹脂の流れは遅くなる。逆に、堤防に沿って樹脂が逃げていく方向は、速度を落とさず流れていくことになる。この状態で、樹脂の流れが遅くなる部分に硬化を促進する温度を印加して温度差異による硬化を実施した場合、流れの遅くなる堤防を越えていく部分は早く硬化し、堤防に沿って樹脂を逃がす部分は遅く硬化するため、樹脂のはみ出し量を抑制しやすくなる効果が得られる。
このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第６の実施の形態）
本発明の第６の実施の形態は、第１〜３の実施の形態における４本の基板配線に対して基板配線を必要に合わせて分断したものであり、本来の半導体チップの信号を配線している基板配線引き回しに影響を与えないようにしたものである。
本発明の第６の実施の形態は、第１〜３の実施の形態における４本の基板配線に対して基板配線を必要に合わせて分断したものであり、本来の半導体チップの信号を配線している基板配線引き回しに影響を与えないようにしたものである。
本発明の第６の実施の形態における半導体装置について図６を用いて説明する。
図６は第６の実施の形態にかかる半導体装置を上面から見た簡略図である。
図６において、６１４は基板下層に接続するための導電体、６１２は半導体チップと基板を電気的に接続するための接続端子、６１１は封止樹脂の流れを制御する基板配線、６１５、６１６は各信号を必要な場所に配線するための基板配線を示す。
図６は第６の実施の形態にかかる半導体装置を上面から見た簡略図である。
図６において、６１４は基板下層に接続するための導電体、６１２は半導体チップと基板を電気的に接続するための接続端子、６１１は封止樹脂の流れを制御する基板配線、６１５、６１６は各信号を必要な場所に配線するための基板配線を示す。
次に本発明の第６の実施の形態の内容を説明する。
封止樹脂の流れを制御し、堤防の役割を果たす基板配線６１１は半導体チップのできるだけ外側に配置したいが、半導体チップからの信号を必要な場所に引き回す本来の基板配線６１５とぶつかるため、接続端子６１２より内側に配置する必要がある。しかし、必要に応じて基板配線６１６のように堤防の役割をする基板配線６１１より内側へ配線を引き回したい場合、配線が交差する問題が発生する。本発明の第６の実施の形態は基板配線６１１を封止樹脂がはみ出しても影響がでない領域を選択して分断させたものであり、分断させた領域に基板配線６１６を通した構成を示している。この結果、半導体チップの信号を配線している本来の基板配線引き回しに大きな影響を与えず、基板設計効率を損ねない効果がある。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第７の実施の形態）
本発明の第７の実施の形態は第１〜３の実施の形態から半導体チップの信号を配線している本来の基板配線の引き回しと樹脂の流れを制御する基板配線の形状に合わせて半導体チップの端子配列を前後に移動させたものである。
封止樹脂の流れを制御し、堤防の役割を果たす基板配線６１１は半導体チップのできるだけ外側に配置したいが、半導体チップからの信号を必要な場所に引き回す本来の基板配線６１５とぶつかるため、接続端子６１２より内側に配置する必要がある。しかし、必要に応じて基板配線６１６のように堤防の役割をする基板配線６１１より内側へ配線を引き回したい場合、配線が交差する問題が発生する。本発明の第６の実施の形態は基板配線６１１を封止樹脂がはみ出しても影響がでない領域を選択して分断させたものであり、分断させた領域に基板配線６１６を通した構成を示している。この結果、半導体チップの信号を配線している本来の基板配線引き回しに大きな影響を与えず、基板設計効率を損ねない効果がある。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第７の実施の形態）
本発明の第７の実施の形態は第１〜３の実施の形態から半導体チップの信号を配線している本来の基板配線の引き回しと樹脂の流れを制御する基板配線の形状に合わせて半導体チップの端子配列を前後に移動させたものである。
本発明の第７の実施の形態における半導体装置について図７を用いて説明する。
図７は第７および第８の実施の形態にかかる半導体装置を上面から見た簡略図である。
図７において、７１１ａ、７１１ｂは封止樹脂の流れを制御する基板配線、７１２は半導体チップと基板を電気的に接続するための接続端子、７１３はボンディングワイヤーが接続される接続端子を示す。
図７は第７および第８の実施の形態にかかる半導体装置を上面から見た簡略図である。
図７において、７１１ａ、７１１ｂは封止樹脂の流れを制御する基板配線、７１２は半導体チップと基板を電気的に接続するための接続端子、７１３はボンディングワイヤーが接続される接続端子を示す。
次に本発明の第７の実施の形態の内容を説明する。
半導体チップの信号を配線している本来の基板配線の引き回しは第２の実施の形態と異なり外側に向かうものと内側に向かうものの２種類が存在する。また、封止樹脂の流れを制御する基板配線７１１ａは若干の角度を持たせている。第１〜３の実施の形態では信号を配線している本来の基板配線はすべて外側に向かっているため、封止樹脂の流れを制御している基板配線と交差する問題が発生しないが、内側に配線を引き回す場合は問題がある。内側に配線する本数が少ない場合は、第６の実施の形態で回避できるが、本数が多い場合は対応できない。第７の実施の形態では外側に引き回す配線と内側に引き回す配線の間に封止樹脂を制御する基板配線を配置し、配線が交差することを防ぐ構成になっている。さらに、封止樹脂を制御する基板配線７１１ａを任意の部分で折り曲げて角度を持たせて樹脂の流れを制御しやすくさせている。
半導体チップの信号を配線している本来の基板配線の引き回しは第２の実施の形態と異なり外側に向かうものと内側に向かうものの２種類が存在する。また、封止樹脂の流れを制御する基板配線７１１ａは若干の角度を持たせている。第１〜３の実施の形態では信号を配線している本来の基板配線はすべて外側に向かっているため、封止樹脂の流れを制御している基板配線と交差する問題が発生しないが、内側に配線を引き回す場合は問題がある。内側に配線する本数が少ない場合は、第６の実施の形態で回避できるが、本数が多い場合は対応できない。第７の実施の形態では外側に引き回す配線と内側に引き回す配線の間に封止樹脂を制御する基板配線を配置し、配線が交差することを防ぐ構成になっている。さらに、封止樹脂を制御する基板配線７１１ａを任意の部分で折り曲げて角度を持たせて樹脂の流れを制御しやすくさせている。
この結果、基板設計効率を損ねない効果と堤防の役割をする基板配線の制御能力向上の２つの効果を兼ね備えることが可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第８の実施の形態）
本発明の第８の実施の形態は第７の実施の形態から樹脂の流れを制御する基板配線を分断させ、分割した部分から樹脂の逃げ道を作成させることで、堤防となる基板配線付近の気泡（ボイド）の発生を抑えたものである。
（第８の実施の形態）
本発明の第８の実施の形態は第７の実施の形態から樹脂の流れを制御する基板配線を分断させ、分割した部分から樹脂の逃げ道を作成させることで、堤防となる基板配線付近の気泡（ボイド）の発生を抑えたものである。
本発明の第８の実施の形態における半導体装置について図７を用いて説明する。
第２の実施の形態では封止樹脂の材質、工法等の関係より堤防となる基板配線付近に気泡（ボイド）がたまり、それがリフロー実装時の高温環境下などで剥離を引き起こす可能性がある。この問題を解決したものが第７の実施の形態の構成であり、７１１ｂは分割することで封止樹脂の逃げ場を作成し、さらに封止樹脂の流れを直角にせき止めないように任意の部分で折り曲げて角度を持たせている。当然、封止樹脂を逃がした場所ははみ出し量が多くなるため、接続端子７１３ははみ出した樹脂を避ける方向に移動させる必要がある。その結果、接続端子７１３の個数が少ない場合には、気泡（ボイド）による剥離の問題が容易に解決し、有効な効果を示す。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
第２の実施の形態では封止樹脂の材質、工法等の関係より堤防となる基板配線付近に気泡（ボイド）がたまり、それがリフロー実装時の高温環境下などで剥離を引き起こす可能性がある。この問題を解決したものが第７の実施の形態の構成であり、７１１ｂは分割することで封止樹脂の逃げ場を作成し、さらに封止樹脂の流れを直角にせき止めないように任意の部分で折り曲げて角度を持たせている。当然、封止樹脂を逃がした場所ははみ出し量が多くなるため、接続端子７１３ははみ出した樹脂を避ける方向に移動させる必要がある。その結果、接続端子７１３の個数が少ない場合には、気泡（ボイド）による剥離の問題が容易に解決し、有効な効果を示す。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第９の実施の形態）
本発明の第９の実施の形態は第６の実施の形態及び第７の実施の形態から考え方を変えて、本来の半導体チップの信号を配線している基板配線引き回しを完了した後の空きスペースを利用して、封止樹脂の流れを制御する基板配線を配置したものである。
本発明の第９の実施の形態は第６の実施の形態及び第７の実施の形態から考え方を変えて、本来の半導体チップの信号を配線している基板配線引き回しを完了した後の空きスペースを利用して、封止樹脂の流れを制御する基板配線を配置したものである。
本発明の第９の実施の形態における半導体装置について図８を用いて説明する。
図８は第９の実施の形態にかかる半導体装置を上面から見た簡略図である。
図８において、８１１は封止樹脂の流れを制御する基板配線、８１６は本来の半導体チップの信号を配線している基板配線を示す。
図８は第９の実施の形態にかかる半導体装置を上面から見た簡略図である。
図８において、８１１は封止樹脂の流れを制御する基板配線、８１６は本来の半導体チップの信号を配線している基板配線を示す。
第９の実施の形態では、まず従来の基板配線の設計どおりに、半導体チップからの信号を所定の場所に引き回して基板設計を完了させる。その後、空いているスペースに既に配線している基板配線８１６の形状を考慮して、効率の良い最適な封止樹脂の流れを制御する基板配線８１１を追加する。また、基板配線８１１は第６および第７の実施の形態に示す基板配線のように任意の部分で折り曲げて角度を持たせることも可能である。これにより、基板設計効率をまったく損ねないで封止樹脂を制御することが可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第１０の実施の形態）
本発明の第１０の実施の形態は第１〜３、第６、第７、第８の実施の形態と第９の実施の形態を組み合わせたものであり、複数の堤防を基板配線で作り出し、封止樹脂の流れを制御する能力を向上させたものである。
本発明の第１０の実施の形態は第１〜３、第６、第７、第８の実施の形態と第９の実施の形態を組み合わせたものであり、複数の堤防を基板配線で作り出し、封止樹脂の流れを制御する能力を向上させたものである。
本発明の第１０の実施の形態における半導体装置について図９を用いて説明する。
図９は第１０の実施の形態にかかる半導体装置を上面から見た簡略図である。
図９において、９１１ａは第９の実施の形態で示した封止樹脂の流れを制御する基板配線、９１１ｂは第１の実施の形態で示した封止樹脂の流れを制御する基板配線を示す。
図９は第１０の実施の形態にかかる半導体装置を上面から見た簡略図である。
図９において、９１１ａは第９の実施の形態で示した封止樹脂の流れを制御する基板配線、９１１ｂは第１の実施の形態で示した封止樹脂の流れを制御する基板配線を示す。
封止樹脂の流れを制御する基板配線９１１ｂは、本来の信号配線の引き回しの関係上、スペースが確保できず、直線にしなければいけない場合がある。この場合、封止樹脂の流れを制御する能力が低く、また、第８の実施の形態で示したように気泡（ボイド）が発生しやすくなる。この問題を解決するために、封止樹脂の流れを制御する基板配線９１１ａを組み合わせて、複数の堤防で少しずつ制御してやることで、より４隅コーナー部へ樹脂が流れるようにしたものである。また、さらに、第６や第７の実施形態で示す配線基板を加えて組み合わせることもできる。
その結果、各実施の形態の問題点を別の実施の形態で補う形で複数の堤防を築くことにより、封止樹脂の制御能力を高めることが可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第１１の実施の形態）
本発明の第１１の実施の形態は第１〜３の実施の形態と異なり、基板中央部に穴が開いている光学センサーなどが搭載されているパッケージに対して、中央部に堤防を作成したものである。
本発明の第１１の実施の形態は第１〜３の実施の形態と異なり、基板中央部に穴が開いている光学センサーなどが搭載されているパッケージに対して、中央部に堤防を作成したものである。
図１０は第１１の実施の形態にかかる半導体装置を上面から見た簡略図である。
本発明の第１１の実施の形態における半導体装置について図１０を用いて説明する。
図１０において、本実施の形態は、第１〜３の実施の形態の半導体装置に加えて、さらに中央の穴に封止樹脂が流れ込まないように制御する堤防用の配線基板を付加したものであり、１０１１は付加した基板配線を示す。第１１の実施の形態における半導体装置は、基板への半導体チップの貼り付けの際に、ドーナツ状の封止樹脂を半導体チップ裏面に貼り付けて基板との接着させた構成を取っており、半導体チップを上方から押し付けることで接着用の封止樹脂を広げ、基板と半導体チップの接着強度を確保している。さらに、基板中央の穴から光を取り込む光学センサー１０１２が半導体チップ裏面の中央部に設置されている。半導体チップの貼り付けの際に、半導体チップに搭載されている光学センサーおよび基板中心の穴が封止樹脂で覆われないように制御する必要があり、基板中央部に封止樹脂が流れ込まないように、ドーナツ状の基板配線１０１１の堤防が配置されている。また、第１の実施の形態と比較し、中央の穴に対する封止樹脂のはみ出しマージンは少ない傾向にあり、堤防と基板配線の隙間を極力狭めて封止樹脂のはみ出しを抑えつつ、中央の穴のある方向と逆の外周部に逃すことが望ましい。第１１の実施の形態は半導体チップを上方から押し付けるときに基板下の抑えの形状を若干凸形に設定して、中央の隙間を狭く、外周部の隙間を広くするように設定している。また、堤防は１重ではなく２重、３重に配置し、制御効果を高めても問題ない。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
本発明の第１１の実施の形態における半導体装置について図１０を用いて説明する。
図１０において、本実施の形態は、第１〜３の実施の形態の半導体装置に加えて、さらに中央の穴に封止樹脂が流れ込まないように制御する堤防用の配線基板を付加したものであり、１０１１は付加した基板配線を示す。第１１の実施の形態における半導体装置は、基板への半導体チップの貼り付けの際に、ドーナツ状の封止樹脂を半導体チップ裏面に貼り付けて基板との接着させた構成を取っており、半導体チップを上方から押し付けることで接着用の封止樹脂を広げ、基板と半導体チップの接着強度を確保している。さらに、基板中央の穴から光を取り込む光学センサー１０１２が半導体チップ裏面の中央部に設置されている。半導体チップの貼り付けの際に、半導体チップに搭載されている光学センサーおよび基板中心の穴が封止樹脂で覆われないように制御する必要があり、基板中央部に封止樹脂が流れ込まないように、ドーナツ状の基板配線１０１１の堤防が配置されている。また、第１の実施の形態と比較し、中央の穴に対する封止樹脂のはみ出しマージンは少ない傾向にあり、堤防と基板配線の隙間を極力狭めて封止樹脂のはみ出しを抑えつつ、中央の穴のある方向と逆の外周部に逃すことが望ましい。第１１の実施の形態は半導体チップを上方から押し付けるときに基板下の抑えの形状を若干凸形に設定して、中央の隙間を狭く、外周部の隙間を広くするように設定している。また、堤防は１重ではなく２重、３重に配置し、制御効果を高めても問題ない。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第１２の実施の形態）
本発明の第１２の実施の形態は第９の実施の形態を若干改良し、４隅コーナー部に本来の半導体チップの信号を配線している基板配線が引き回されないように設計し、その後、残りの基板配線引き回しが完了した後に、封止樹脂のはみ出しを押さえたい部分の基板配線の占有面積を上げたものであり、基板配線の占有面積率に変化をもたせることで封止樹脂の流れを制御したものである。
本発明の第１２の実施の形態は第９の実施の形態を若干改良し、４隅コーナー部に本来の半導体チップの信号を配線している基板配線が引き回されないように設計し、その後、残りの基板配線引き回しが完了した後に、封止樹脂のはみ出しを押さえたい部分の基板配線の占有面積を上げたものであり、基板配線の占有面積率に変化をもたせることで封止樹脂の流れを制御したものである。
本発明の第１２の実施の形態における半導体装置について図１１、図１２を用いて説明する。
図１１は第１２の実施の形態にかかる半導体装置を上面から見た簡略図であり、図１２は第１２の実施の形態にかかる半導体装置の配線占有率領域を示す簡略図である。
図１１は第１２の実施の形態にかかる半導体装置を上面から見た簡略図であり、図１２は第１２の実施の形態にかかる半導体装置の配線占有率領域を示す簡略図である。
図１１において、１１１１は配線の基板占有率を上げるための基板配線を示す。
図１２において１２０４は半導体チップ、１２３０は半導体チップ１２０４に対する対角線、１２３２は半導体チップ４隅の封止樹脂を逃がすための領域であり、半導体チップ１２０４の長辺方向に対して半導体チップ中心から外周までの距離を３分割し、３分割した距離を１として、対角線１２３０に沿って縦０．３、横２の長さの長方形で表される領域、１２３１は封止樹脂のはみ出しを抑える領域であり、半導体チップ中心から外周までの距離を３分割し、３分割した距離を１として半導体チップの外周から１の距離をとり、さらに４隅の領域１２３２を差し引いた領域を示す。
図１２において１２０４は半導体チップ、１２３０は半導体チップ１２０４に対する対角線、１２３２は半導体チップ４隅の封止樹脂を逃がすための領域であり、半導体チップ１２０４の長辺方向に対して半導体チップ中心から外周までの距離を３分割し、３分割した距離を１として、対角線１２３０に沿って縦０．３、横２の長さの長方形で表される領域、１２３１は封止樹脂のはみ出しを抑える領域であり、半導体チップ中心から外周までの距離を３分割し、３分割した距離を１として半導体チップの外周から１の距離をとり、さらに４隅の領域１２３２を差し引いた領域を示す。
通常、各信号配線を引き回す場合、４隅コーナー部は例えば上辺と右辺といった２辺の信号がぶつかる部分であり、他の領域に比べて一般的な基板配線の占有面積が高くなる傾向がある。また、一般的な基板配線では配線と配線間距離の関係は、１：１であり、密な配線引き回しであっても、特別な太い配線を多用しない限り、配線占有率が５０％を超えることはほとんどない。通常、配線引き回しには余裕があり、配線のない面積の方が大きく、配線占有率は３０％以下にとどまる。
第１２の実施の形態は４隅の領域１２３２の配線占有面積が１０％以下になるように４隅の領域を避けて一般的な基板配線を引き回したものであり、さらに外周領域１２３１の配線占有面積を４０％以上になるように堤防用の基板配線を追加したものである。この結果、封止樹脂を逃がす部分とはみ出し量を抑える部分で配線占有面積率の差を３０％以上確保することで、川の堤防のような封止樹脂が流れる道筋を作り出し、不要な樹脂のはみ出しを別の部分に逃がしてやることが可能となる。
当然、配線占有面積率の差を大きくすればするほど効果は大きくなるが、実際の配線引き回しや製造上の問題により、第１２の実施の形態は配線占有面積率の差を３０％に設定している。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第１３の実施の形態）
本発明の第１３の実施の形態は第９の実施の形態の制御機能を高め、電源配線に封止樹脂の流れを制御する機能を持たせたものであり、さらに、電気的なシールド機能も追加させたものである。
本発明の第１３の実施の形態は第９の実施の形態の制御機能を高め、電源配線に封止樹脂の流れを制御する機能を持たせたものであり、さらに、電気的なシールド機能も追加させたものである。
本発明の第１３の実施の形態における半導体装置について図１３を用いて説明する。
図１３は第１３の実施の形態にかかる半導体装置を上面から見た簡略図である。
図１３において、１３１１は封止樹脂の流れを制御する基板配線を示し、ここでは電源配線であるとする。通常、電源配線は信号配線と異なり、反射を抑えるためにインピーダンスを均一にする必要があまりない。この結果、配線幅、形状を自由に変えることが可能であり、また、電源配線は同電位のものが複数存在するため、各電源を接続することができ、第９の実施の形態のように信号配線付近で分断していた基板配線を同一電源間でつなぎ、分断することでできる隙間をなくすことが可能となる。さらに、電源配線の面積を増やすことで、半導体チップと基板配線の電気的な干渉を抑える機能を追加することが可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
図１３は第１３の実施の形態にかかる半導体装置を上面から見た簡略図である。
図１３において、１３１１は封止樹脂の流れを制御する基板配線を示し、ここでは電源配線であるとする。通常、電源配線は信号配線と異なり、反射を抑えるためにインピーダンスを均一にする必要があまりない。この結果、配線幅、形状を自由に変えることが可能であり、また、電源配線は同電位のものが複数存在するため、各電源を接続することができ、第９の実施の形態のように信号配線付近で分断していた基板配線を同一電源間でつなぎ、分断することでできる隙間をなくすことが可能となる。さらに、電源配線の面積を増やすことで、半導体チップと基板配線の電気的な干渉を抑える機能を追加することが可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第１４の実施の形態）
本発明の第１４の実施の形態は以上で説明した各実施の形態の制御機能を高めるため、堤防となる基板配線に隣接して封止樹脂を逃がすための溝を作成したものである。
本発明の第１４の実施の形態は以上で説明した各実施の形態の制御機能を高めるため、堤防となる基板配線に隣接して封止樹脂を逃がすための溝を作成したものである。
本発明の第１４の実施の形態における半導体装置について図１４を用いて説明する。
図１４は第１４の実施の形態にかかる半導体装置を側面から見た簡略図である。
図１４において、１４６０は封止樹脂を逃がすために基板に作成した溝を示す。第１４の実施の形態では、堤防となる基板配線の高さに溝の深さが追加され、封止樹脂の流れを制御する機能が向上される。さらに、溝を通して堤防中央のはみ出しを抑制したい部分から堤防端まで封止樹脂を逃がすことができるため、第８の実施の形態で問題となっている気泡（ボイド）の発生を抑えることも可能となる。また、溝の作成は、基板配線に沿って全て掘る必要はなく、必要な部分だけ作成する方が基板の反り等を含めて効率的である。なお、基板の溝の作成に関してはレーザー方式やエッチング方式など特に規定しない。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
図１４は第１４の実施の形態にかかる半導体装置を側面から見た簡略図である。
図１４において、１４６０は封止樹脂を逃がすために基板に作成した溝を示す。第１４の実施の形態では、堤防となる基板配線の高さに溝の深さが追加され、封止樹脂の流れを制御する機能が向上される。さらに、溝を通して堤防中央のはみ出しを抑制したい部分から堤防端まで封止樹脂を逃がすことができるため、第８の実施の形態で問題となっている気泡（ボイド）の発生を抑えることも可能となる。また、溝の作成は、基板配線に沿って全て掘る必要はなく、必要な部分だけ作成する方が基板の反り等を含めて効率的である。なお、基板の溝の作成に関してはレーザー方式やエッチング方式など特に規定しない。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
（第１５の実施の形態）
本発明の第１５の実施の形態は第１４の実施の形態の封止樹脂の制御機能を高めたものである。
本発明の第１５の実施の形態は第１４の実施の形態の封止樹脂の制御機能を高めたものである。
本発明の第１５の実施の形態における半導体装置について図１５、図１６を用いて説明する。
図１５は第１５の実施の形態にかかる半導体装置を側面から見た簡略図であり、図１６は第１５の実施の形態にかかる半導体装置の基板を各層ごとに分解して見た簡易拡大図である。
図１５は第１５の実施の形態にかかる半導体装置を側面から見た簡略図であり、図１６は第１５の実施の形態にかかる半導体装置の基板を各層ごとに分解して見た簡易拡大図である。
図１５において、１５７０は封止樹脂を基板下面に引き抜くために基板を貫通させた穴を示す。
図１６において、（ａ）は積層構造の基板における上から１層目の基板の状態を示した簡易図であり、（ｂ）は２層目、（ｃ）は３層目、（ｄ）は４層目をそれぞれ示した簡易図である。１６７０は封止樹脂を基板下面に引き抜くために基板を貫通させた穴、１６７１は基板１層目と２層目を電気的につなぐ電導体、１６７２は基板２層目と３層目を電気的につなぐ電導体、１６７３は基板３層目と４層目を電気的につなぐ電導体、１６７５は基板２層目の基板配線を示す。
図１６において、（ａ）は積層構造の基板における上から１層目の基板の状態を示した簡易図であり、（ｂ）は２層目、（ｃ）は３層目、（ｄ）は４層目をそれぞれ示した簡易図である。１６７０は封止樹脂を基板下面に引き抜くために基板を貫通させた穴、１６７１は基板１層目と２層目を電気的につなぐ電導体、１６７２は基板２層目と３層目を電気的につなぐ電導体、１６７３は基板３層目と４層目を電気的につなぐ電導体、１６７５は基板２層目の基板配線を示す。
第１５の実施の形態では、レーザーにより基板を貫通させた穴１５７０を開け、基板下から封止樹脂を引き抜く量を制御しながら封止樹脂を注入する構成をとる。この結果、基板下から引き抜く制御により、封止樹脂のはみ出し量を効果的に調整することが可能となり、さらに、第８の実施の形態で問題となっている気泡（ボイド）による剥離の問題も解決できる。また、基板配線１６７５の引き回しを妨げないように、第１４の実施の形態のような溝の形状ではなく、穴と穴の間隔を配線が通るように設定している。また、基板下から封止樹脂の量を制御しているため、封止樹脂が不足した場合でも、基板下から封止樹脂を補充することも可能となる。このことにより、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができる。
以上の各実施の形態での説明では、ペースト材および封止樹脂のいずれかを使う構成について説明したが、状況に応じていずれも用いることができ、任意に選択可能である。
本発明は、製造工程の増大を招くことなく、ワイヤー長の短縮およびチップサイズの縮小化を図ることができ、ペースト材または封止樹脂が基板と半導体チップとの間に注入された半導体装置および半導体装置の製造方法等に有用である。
１０１、３０５ 封止樹脂
１０２ ボンディングワイヤー
１０３、３０３、３０４、４０４、１２０４ 半導体チップ
１０５、２０５ａ、２０５ｂ、４０５ ペースト材
１１０ 基板
１１１、２１１、３１１、５１１、６１１、６１５、６１６、７１１ａ、７１１ｂ、８１１、８１６、９１１ａ、９１１ｂ、１０１１、１１１１、１３１１、１６７５ 基板配線
１１３、２１３、３１２、４５２、６１２、７１２、７１３ 接続端子
３０６、４５１ 突起電極
４５０ 半導体装置
５２０ 封止樹脂注入方向
６１４、１６７１、１６７２、１６７３ 導電体
１０１２ 光学センサー
１２３０ 半導体チップの対角線
１２３１ 領域
１２３２ 領域
１４６０ 基板上の溝
１５７０、１６７０ 穴
１０２ ボンディングワイヤー
１０３、３０３、３０４、４０４、１２０４ 半導体チップ
１０５、２０５ａ、２０５ｂ、４０５ ペースト材
１１０ 基板
１１１、２１１、３１１、５１１、６１１、６１５、６１６、７１１ａ、７１１ｂ、８１１、８１６、９１１ａ、９１１ｂ、１０１１、１１１１、１３１１、１６７５ 基板配線
１１３、２１３、３１２、４５２、６１２、７１２、７１３ 接続端子
３０６、４５１ 突起電極
４５０ 半導体装置
５２０ 封止樹脂注入方向
６１４、１６７１、１６７２、１６７３ 導電体
１０１２ 光学センサー
１２３０ 半導体チップの対角線
１２３１ 領域
１２３２ 領域
１４６０ 基板上の溝
１５７０、１６７０ 穴
Claims (16)
- 基板に複数の端子を備える半導体チップを搭載してなる半導体装置であって、
前記基板に設けられる複数の接続端子と、
前記端子と対応する前記接続端子とを接続するボンディングワイヤーと、
前記半導体チップを前記基板に接着するペースト材または封止樹脂と、
前記ペースト材または封止樹脂の広がりを制御して前記接続端子を覆うことを防止する堤防用基板配線と
を有することを特徴とする半導体装置。 - 基板に複数の半導体チップを積層してなる半導体装置であって、
前記基板にフリップチップ実装される第１の半導体チップと、
前記第１の半導体チップに積層される１または複数の第２の半導体チップと、
前記第２の半導体チップの少なくとも１つに設けられる複数の端子と、
前記基板に設けられた複数の接続端子と、
前記端子と対応する前記接続端子とを接続するボンディングワイヤーと、
前記第１の半導体チップを前記基板に接着するペースト材または封止樹脂と、
前記ペースト材または封止樹脂の広がりを制御して前記接続端子を覆うことを防止する堤防用基板配線と
を有することを特徴とする半導体装置。 - 基板に複数の半導体チップを積層してなる半導体装置であって、
前記基板に実装される第１の半導体チップと、
前記第１の半導体チップに積層される第２の半導体チップと、
前記第２の半導体チップに設けられる複数の突起電極と、
前記基板に設けられて対応する前記突起電極と接続する複数の接続端子と、
前記第１の半導体チップを前記基板に接着するペースト材または封止樹脂と、
前記ペースト材または封止樹脂の広がりを制御して前記接続端子を覆うことを防止する堤防用基板配線と
を有することを特徴とする半導体装置。 - 前記堤防用基板配線が前記第１の半導体チップの各辺に沿って形成され、４本の基板配線が隣接する基板配線と前記互いに隙間を備えて設けられる形状であることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
- 前記堤防用基板配線が、前記第１の半導体チップの各辺に沿って形成された３本の基板配線が接続されたコの字形状であることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
- 前記ペースト材または封止樹脂を注入する場所と向きを制御するように堤防用基板配線を設けることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
- 前記堤防用基板配線を分断して隙間を形成し、前記基板上の配線引き回し用基板配線を分断された前記隙間に設けることを特徴とする請求項４記載の半導体装置。
- 前記堤防用基板配線を任意の部分で折り曲げて角度を持たせ、前記基板上の配線引き回し用基板配線を前記堤防用基板配線の位置に合わせて外側と内側に配置することを特徴とする請求項４または請求項７のいずれかに記載の半導体装置。
- 前記基板上に形成された配線引き回し用基板配線の空き領域に堤防用基板配線を設けることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
- 前記堤防用基板配線を任意の部分で折り曲げて角度を持たせることを特徴とする請求項９記載の半導体装置。
- 前記半導体チップが光学系センサーを搭載し、前記基板に光を通す穴が開けられており、前記光を通す穴への前記ペースト材または前記封止樹脂の進入を防止するために、前記光を通す穴の周辺を覆う堤防用基板配線をさらに設けることを特徴とする請求項４記載の半導体装置。
- 前記基板上の配線引き回し用基板配線を前記半導体チップ４隅のコーナー部の領域を除いて形成し、前記半導体チップの外周部の領域と前記半導体チップ４隅のコーナー部の領域を比較して、前記半導体チップ４隅のコーナー部の領域での占有面積を他の領域より３０％以上少なくすることで４隅のコーナー部へ樹脂が流れるように、前記封止樹脂の流れを前記堤防用基板配線の占有面積で制御することを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
- 前記堤防用基板配線を電源で作成し、前記半導体チップと前記基板表面の電気特性的干渉をシールドさせる機能を追加させることを特徴とする請求項９記載の半導体装置。
- 前記堤防用基板配線に隣接して溝を設けることを特徴とする請求項１〜請求項１３のいずれかに記載の半導体装置。
- 前記堤防用基板配線に隣接して、基板を貫通させ穴を設けることを特徴とする請求項１〜請求項１３のいずれかに記載の半導体装置。
- 基板にペースト材または封止樹脂を用いて１または積層された複数の半導体チップを接着して請求項１〜請求項６の半導体装置を製造するに際し、
前記半導体チップと前記堤防用基板配線との間に前記ペースト材または前記封止樹脂を注入後、前記ペースト材または前記封止樹脂が流動している状態で前記堤防用基板配線付近にて、前記ペースト材または前記封止樹脂の流れが遅くなる部分の硬化を促進するような温度変化を持たせて、樹脂流動の速度差を利用した硬化速度の違いによる制御を行い、前記ペースト材または前記封止樹脂が前記基板表面上の前記接続端子を覆うことを防止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007037257A JP2008205057A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007037257A JP2008205057A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205057A true JP2008205057A (ja) | 2008-09-04 |
Family
ID=39782279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007037257A Pending JP2008205057A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008205057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11101243B2 (en) | 2019-05-03 | 2021-08-24 | Samsung Electronics Co., Ltd. | Semiconductor package |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226385A (ja) * | 1992-02-17 | 1993-09-03 | Toshiba Corp | 半導体装置の実装方法 |
| JPH05343658A (ja) * | 1992-06-09 | 1993-12-24 | Sony Corp | 固体撮像装置のパッケージ構造 |
| JPH09162238A (ja) * | 1995-12-08 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 回路基板上の端子電極とその形成方法および回路基板ならびにそれらを用いた半導体装置の実装体 |
| JP2002134559A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装体 |
| JP2003141496A (ja) * | 2002-07-10 | 2003-05-16 | Hitachi Chem Co Ltd | Ｉｃカード |
| JP2003142523A (ja) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | 電子部品装置およびその製造方法 |
| JP2004063791A (ja) * | 2002-07-29 | 2004-02-26 | Sharp Corp | 小型固体撮像装置 |
| JP2004193174A (ja) * | 2002-12-06 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005079400A (ja) * | 2003-09-01 | 2005-03-24 | Seiko Precision Inc | 半導体装置及びこれを含む撮像装置 |
| JP2006049477A (ja) * | 2004-08-03 | 2006-02-16 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2007
- 2007-02-19 JP JP2007037257A patent/JP2008205057A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226385A (ja) * | 1992-02-17 | 1993-09-03 | Toshiba Corp | 半導体装置の実装方法 |
| JPH05343658A (ja) * | 1992-06-09 | 1993-12-24 | Sony Corp | 固体撮像装置のパッケージ構造 |
| JPH09162238A (ja) * | 1995-12-08 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 回路基板上の端子電極とその形成方法および回路基板ならびにそれらを用いた半導体装置の実装体 |
| JP2002134559A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装体 |
| JP2003142523A (ja) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | 電子部品装置およびその製造方法 |
| JP2003141496A (ja) * | 2002-07-10 | 2003-05-16 | Hitachi Chem Co Ltd | Ｉｃカード |
| JP2004063791A (ja) * | 2002-07-29 | 2004-02-26 | Sharp Corp | 小型固体撮像装置 |
| JP2004193174A (ja) * | 2002-12-06 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005079400A (ja) * | 2003-09-01 | 2005-03-24 | Seiko Precision Inc | 半導体装置及びこれを含む撮像装置 |
| JP2006049477A (ja) * | 2004-08-03 | 2006-02-16 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11101243B2 (en) | 2019-05-03 | 2021-08-24 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US11742329B2 (en) | 2019-05-03 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100452903B1 (ko) | 칩 온 필름용 테이프와 이것을 이용하는 반도체 | |
| KR100885924B1 (ko) | 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법 | |
| US6445594B1 (en) | Semiconductor device having stacked semiconductor elements | |
| CN100521184C (zh) | 半导体器件封装基板和半导体器件封装结构 | |
| US8946909B2 (en) | Semiconductor package having gap-filler injection-friendly structure | |
| CN102548214B (zh) | 电路装置及其制造方法 | |
| JP2007059596A (ja) | 半導体装置 | |
| JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
| CN103811428A (zh) | 用于具有保护环的倒装芯片衬底的方法和装置 | |
| CN109216294A (zh) | 半导体封装 | |
| CN103137571A (zh) | 半导体封装构造及其制造方法 | |
| CN110190002A (zh) | 一种半导体组件及其制造方法 | |
| KR102432860B1 (ko) | 반도체 패키지 | |
| JP5457762B2 (ja) | 回路装置及びその製造方法 | |
| JP4685601B2 (ja) | 実装基板および半導体装置 | |
| JP2008205057A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010073949A (ja) | 半導体装置及びその製造方法 | |
| JP7147205B2 (ja) | 実装基板および実装構造 | |
| JP2020188174A (ja) | 配線基板、電子機器及び配線基板の設計方法 | |
| JP5536975B2 (ja) | 回路装置およびその製造方法 | |
| JP2011096865A (ja) | 基板部材、モジュール、電気機器、およびモジュールの製造方法 | |
| JP2012212832A (ja) | 複合配線基板の製造方法 | |
| JP2010161295A (ja) | プリント基板およびこれを備えた半導体装置 | |
| KR20080059524A (ko) | 실장기판 및 전자장치 | |
| JP2005150680A (ja) | 集積回路モジュールの構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110712 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20111108 Free format text: JAPANESE INTERMEDIATE CODE: A02 |