Nothing Special   »   [go: up one dir, main page]

JPH0449778B2 - - Google Patents

Info

Publication number
JPH0449778B2
JPH0449778B2 JP55049250A JP4925080A JPH0449778B2 JP H0449778 B2 JPH0449778 B2 JP H0449778B2 JP 55049250 A JP55049250 A JP 55049250A JP 4925080 A JP4925080 A JP 4925080A JP H0449778 B2 JPH0449778 B2 JP H0449778B2
Authority
JP
Japan
Prior art keywords
transistor
point
capacitor
charge
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55049250A
Other languages
English (en)
Other versions
JPS55141756A (en
Inventor
Herumanusu Maria Fuan Roerumundo Aasaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS55141756A publication Critical patent/JPS55141756A/ja
Publication of JPH0449778B2 publication Critical patent/JPH0449778B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 本発明は初期の基準電荷レベルを有する第1の
コンデンサから第1の点へ、少なくとも第1の転
送中は、第1のしきい値レベルを呈するトランジ
スタ回路を経て信号電荷を転送する方法に関する
ものである。
このような電荷転送方法は就中所謂バケツリレ
ーメモリ(BBD)で利用されている〔例えばア
イ・イー・イー・イーインタナシヨナルソリツド
ステートコンフアレンス、1979年2月19日論文集
第7475および185頁参照〕。しかしこの既知の方法
は特定の一極性の電荷パケツトしか転送できない
という制約を蒙つている。
もう一つの電荷転送が利用される分野は集積回
路化されたフイルタで使用される所謂スイツチト
キヤパシタンス積分器である〔これについては例
えばアイ・イー・イーイージエイ・エス・エス・
シー(IEEE J.S.S.C.)第SC−13巻第6号1978年
12月号第906〜909頁〕。このようなスイツチトキ
ヤパシタンス積分器では先ず電荷パケツトがコン
デンサ上に形成され、次にこの電荷パケツトが演
算増幅器の両端に接続されているコンデンサに移
され、負帰還に役立てられる。しかしこのような
スイツチトキヤパシタンス積分器は就中1段当り
1個の演算増幅器を必要とし、この演算増幅器
が、絶えずエネルギーを放散し、雑音を発生し、
集積回路の中で相当に広いスペースを占めるとい
う欠点を抱えている。
冒頭に記載した電荷転送方法を利用する第3の
場合は就中電荷結合装置(CCD)の非破壊読み
出しに使われる電荷読み出し増幅器(センスアン
プ)である〔これについては就中アイ・イー・イ
ー・イー・トランザクシヨンズオンエレクトロニ
ツクデバイシーズ(IEEE Transactions on
electronic devices)第ED−23巻第2巻第2号
1976年2月号第133−142頁参照〕。この電荷読み
出し増幅器では入力容量の電荷に対して鏡像関係
にある電荷が演算増幅器の両端に接続されている
コンデンサに流れて負帰還に使われ、その後でこ
のコンデンサを短絡させることによりこの負帰還
コンデンサ上の電荷を元に戻している。しかしこ
の既知の応用も就中前述したスイツチトキヤパシ
タ積分器と同じ欠点を抱えている。
本発明の目的はいずれの極性の電荷パケツトも
転送できて種々の電荷転送装置で利用できる冒頭
に記載したタイプの新規な電荷転送方法を提供す
るにある。
この目的を達成するため、本発明によれば、信
号電荷を前記基準電荷レベルに関して正または負
とし、第1段階では、前記第1の点から第1のコ
ンデンサが少なくとも前記しきい値レベルになる
まで充電されるように第1の点から第1のコンデ
ンサに電荷を転送するように前記トランジスタ回
路をバイアスし、第2段階では、前記第1のコン
デンサが前記第1の点に向かつて前記しきい値レ
ベルになるまで放電されるように前記トランジス
タ回路をバイアスすることを特徴とする。
このような本発明は第1の点から第1に述べた
第1のコンデンサを充電し、次にこの第1のコン
デンサを障壁レベルで決まるレベルまで放電すれ
ばいずれの極性の電荷パケツトも転送できること
を確認し、この認識に基づいてなされたものであ
る。このような本発明電荷転送方法が1サイクル
完了する度に第1のコンデンサは再度前記しきい
値レベルに充電されるからこの1サイクル中に
(第1のコンデンサから第1の点へ)転送される
正味の電荷量はもう1サイクル前に第1のコンデ
ンサに付加されまたは第1のコンデンサで減つた
電荷量に等しい。これは正の電荷パケツトも負の
電荷パケツトもいずれも転送でき且つ第1のコン
デンサの電荷状態は自動的に元に戻ることを意味
する。これに加えて本発明方法によれば電荷転送
が終了した時トランジスタ回路は導通しておら
ず、また演算増幅器を使用する場合と同じくバイ
アス電流が不要であるから熱放散が小さいという
付加的な利点がある。また本発明方法によれば第
2段での放電は前記しきい値レベルを越えて熱平
衡に達するまで行なわれるから電荷転送に伴なう
雑音が演算増幅器を使用する既知の方法に比較し
て非常に小さいという利点が得られる。
本発明はまた前記電荷転送方法を実施する電荷
転送装置に関するもので第1のコンデンサと、第
1の点と、この第1のコンデンサと第1の点との
間に接続されしきい値レベルを有するトランジス
タ回路と、第1の段階では上記第1の点から上記
第1のコンデンサへ電荷転送が行なわれるように
上記トランジスタ回路をバイアスし、第2段階で
は上記第1のコンデンサが上記第1の点に向つて
この第2段階において上記トランジスタ回路で決
まるしきい値レベルになるまで放電するように上
記トランジスタ回路をバイアスするクロツク信号
手段とを具えることを特徴とする。
トランジスタ回路のバイアスの点で本発明電荷
転送装置は前記トランジスタ回路に第1の主電極
および第2の主電極並びに制御電極を有する第1
のトランジスタを設け、この第1の主電極を第1
のコンデンサに接続し、第2の主電極を前記第1
の点に接続し、制御電極を少なくとも前記第2段
階において第1の電圧源に接続して前記しきい値
レベルをとれるようにし、前記クロツク信号手段
にスイツチング電圧源を設け、このスイツチング
電圧源を前記第1の点に接続し、この第1の点を
前記第1段階ではこの第1の点から前記第1のコ
ンデンサに電荷転送が行なわれるような電圧にバ
イアスし、前記第2段階では上記第1のコンデン
サから前記しきい値レベルを越えて上記第1の点
へ電荷転送が行なわれるようにバイアスすること
を特徴とする。
もう一つの実施例は前記トランジスタ回路に第
1および第2の主電極並びに制御電極を具える第
1のトランジスタを設け、この第1の主電極を第
1のコンデンサを介して第2の点に接続し、第2
の主電極を第1の点に接続し、制御電極を第3の
点に接続し、さらに第1のスイツチング電圧源を
具えるクロツク信号手段を設け、この第1のスイ
ツチング電圧源を上記第2の点および第3の点に
接続し、この第2と第3の点の電位を第1の段階
では第1の点から第1のコンデンサへ電荷転送が
行なわれるようなレベルにスイツチし、第2の段
階では第1のコンデンサから第1の点へ電荷転送
が行なわれるようなレベルにスイツチし、前記し
きい値レベルを第2段階における第3の点の電位
で決めるように構成したことを特徴とする。
本発明装置で第1のトランジスタの制御電極に
信号を印加し、本発明電荷転送方法を実施した後
前記第1のコンデンサをこの信号で決まるレベル
まで充電するようにすることもできる。このよう
な電荷転送装置は例えば本発明電荷転送方法に従
つてコンデンサに転送されてきた電荷をサンプリ
ングするためのサンプリング回路として用いるこ
とができる。それ故本発明電荷装置の一実施例は
サンプリング回路に制御電極並びに第1および第
2の主電極を有する第2のトランジスタを設け、
制御電極をサンプリング回路の入力端子に接続
し、第1の主電極を出力端子および第5のコンデ
ンサに接続し、第2の主電極をスイツチング点に
接続し、このスイツチング点をクロツク信号装置
に接続し、第3段階でこのスイツチング点の電位
をこのスイツチング点から第5のコンデンサへの
第1の電荷転送が可能なようにスイツチングし、
次にこのスイツチング点に接続されている第5の
コンデンサを入力側の電位で決まるレベルまで放
電できる。
就中CCDの読み出しの点で本発明装置は前記
第1のコンデンサを第1のトランジスタに面する
側で第3のトランジスタを介して信号入力端子に
接続し、第3のトランジスタの制御電極を固定電
位点に接続し、第3のコンデンサを信号入力端子
に接続し、上記固定電位を第1段階では上記第3
のコンデンサが第1の点から電荷を受け取り、第
2段階ではこの第3のコンデンサが第1の点に向
つて固定電位により決まるレベルまで放電するよ
うに選んだことを特徴とする。
この時上記第3のコンデンサを上記CCDの一
部とすることができる。
このような装置は特定の一極性の鏡像電荷を検
出する。他方の極性の鏡像電荷を検出する装置は
前記第1の点を第3のトランジスタを介してこの
第3のトランジスタが導通状態にある時第1と第
2のコンデンサがその電位まで充電される電位の
点に接続し、第3のトランジスタの制御電極をク
ロツク信号手段に接続して第1段階に先立つ段階
でトランジスタをターンオンするように構成した
ことを特徴とする。
いずれの極性の鏡像電荷でも検出できる本発明
装置は前記第1の点を第3のトランジスタを介し
て第4の点に接続し、第3のトランジスタの制御
電極をクロツク信号手段に接続して第1および第
2段階で第3のトランジスタをターンオフし、上
記第4の点に第4のコンデンサを接続し、この第
4の点を第4のトランジスタを介して第5の点に
接続し、上記第4のトランジスタの制御電極をク
ロツク信号手段に接続して第1および第2段階で
この第4のトランジスタをターンオフし、第1段
階に先立つ段階でこの第4のトランジスタをター
ンオンし、前記第5の点に第1、第2および第3
のコンデンサが第1、第3および第4のトランジ
スタにより与えられるしきい値を越えた前記電位
まで充電されるような電位を与え、その後でこの
第5の点の電位を第1のコンデンサがこの第5の
点に向つて第1のトランジスタで決まるしきい値
レベルまで放電し、第2のコンデンサが第3のト
ランジスタで決まるレベルまで放電し、第3のコ
ンデンサが第4のトランジスタで決まるレベルま
で放電するようにスイツチするように構成したこ
とを特徴とする。
2個の電荷の差を検出できる本発明電荷転送装
置は第1段階に先立つ第3の段階で信号電荷を第
1の入力端子から第1のコンデンサへ送る第1の
手段と、第2のコンデンサと、第3段階で信号電
荷を第2の入力端子から第2のコンデンサへ送る
第2の手段と、第3段階と第1段階との間にある
第4の段階で第1のコンデンサと第2のコンデン
サとを直列に接続するスイツチング手段と、第1
および第2段階で第2のコンデンサを第1の点に
接続するスイツチング手段とを設けたことを特徴
とする。
この本発明電荷転送装置のもう一つの実施例は
第1段階に先立つ第3の段階で信号電荷を第1の
入力端子から第1のコンデンサへ送る第1の手段
と、第2のコンデンサと、第3段階で信号電荷を
第2の入力端子から第2のコンデンサへ送る第2
の手段と、第1段階と第3段階との間にある第4
の段階で第1のコンデンサと第2のコンデンサと
を並列に接続する第1のスイツチング手段と、第
1及び第2段階で第2のコンデンサを第1の点に
接続する第2のスイツチング手段とを設けたこと
を特徴とする。
前の装置に比較してこの装置は第1のコンデン
サと第2のコンデンサの容量値が等しくなくても
2個の電荷の差を検出できるという利点をもつて
いる。
このように2個の電荷の差を検出できる本発明
装置の非常に簡単な一実施例は第1のコンデンサ
と第1のトランジスタとの間の第4の点に接続さ
れた第1の信号入力端子と、第5の点に接続され
た第2の信号入力端子と、第5の点と固定電位の
第2の点との間の第3のコンデンサと、上記の固
定電位の第2の点と第4の点との間に接続された
第1のコンデンサと、第1のトランジスタの制御
電極に接続された第5の点とを設けたことを特徴
とする。
正の電荷も負の電荷も検出できる本発明装置の
非常に簡単な一実施例は第1のトランジスタと第
1の点との間に第2のトランジスタを接続し、第
1と第2のトランジスタの接続点と第3の点との
間に第3のトランジスタを設け、上記第3の点を
第3のコンデンサを介して第2の点に接続し、第
1の点と第5の点との間に第2のコンデンサを接
続し、入力端子と第4の点との間に第1のコンデ
ンサを接続し、第3のトランジスタの制御電極を
クロツク信号手段に接続して第3の段階において
この第3のトランジスタをターンオンするように
構成したことを特徴とする。
このような本発明装置を簡単に造るには差動電
荷増幅器の形態とする。この目的で上述したタイ
プの第1と第2の装置の第2の点を第4の点に接
続し、第4の点を上記第1のスイツチング電圧源
に接続し、前記の第1と第2の電荷転送装置を設
け、このうち第1の電荷転送装置の第1のコンデ
ンサを第2の電荷転送装置の第3のコンデンサと
同一とし、第1の電荷転送装置の第3のコンデン
サを第2の電荷転送装置の第1のコンデンサと同
一とし、第1の電荷転送装置の第2のトランジス
タの制御電極を第2の電荷転送装置の第3のトラ
ンジスタの制御電極に接続し、第1の電荷転送装
置の第3のトランジスタの制御電極を第2の電荷
転送装置の第2のトランジスタの制御電極に接続
したことを特徴とする。
本発明電荷転送方法は遅延線、バケツリレーメ
モリ(BBDメモリ)又は電荷結合装置で利用す
ることもできる。このような装置は複数個の類似
の装置と組んで電荷転送装置が直列接続を構成
し、各装置の第1の点を次の装置の第1のコンデ
ンサと接続し、これらの装置を交互に第1と第2
の群に帰属させ、群毎に当該群のクロツク信号手
段に接続し、第1の群の第1段階を第2の群の第
2段階に続かせ、第2の群の第1段階を第1の群
の第2段階に続かせることを特徴とする。
以上の説明で充電とか放電とか云うような用語
を用いたがこれは電極キヤリヤの型を制約するも
のではなく、多数キヤリヤでも少数キヤリヤでも
よい。またこれらの電荷に対応する電圧の極性を
制約するものでもない。
図面につき本発明を詳細に説明する。
第1図は既知のスイツチトキヤパシタ積分回路
であり、11は入力端子、12は出力端子であ
る。入力端子11はトランジスタスイツチT11
を介してコンデンサC11に接続する。トランジ
スタスイツチT11の制御電極はスイツチング入
力端子15に接続し、このスイツチング入力端子
15にクロツク信号φ15を印加する。上記コン
デンサC11をトランジスタスイツチT12を介
して演算増幅器Aの反転入力端子(−)に接続す
る。トランジスタスイツチT12の制御電極はス
イツチング入力端子16に接続し、このスイツチ
ング入力端子16にクロツク信号φ16を印加す
る。演算増幅器Aの出力端子は出力端子12に接
続する。この演算増幅器Aの出力端子と反転入力
端子(−)との間にコンデンサC12を接続して
負帰還をかける。演算増幅器Aの非反転入力端子
(+)は基準電位点(本例ではアース)に接続す
る。
第2図は第1図のスイツチトキヤパシタ積分回
路に印加するクロツク信号φ15とφ16を示し
たものである。瞬時t1でクロツク信号φ15が
低レベルになるとトランジスタT11が導通し、
コンデンサC11が入力端子11の電位迄充電さ
れる。次に瞬時t2においてトランジスタT11
がカツトオフとなり、コンデンサC11は入力電
圧とコンデンサC11の容量とに比例する量の電
荷を蓄わえる。瞬時t3においてトランジスタT
12が導通すると、コンデンサC11は演算増幅
器Aの負帰還のため非反転入力端子(+)側の基
準電位迄放電し、コンデンサC11の電荷がコン
デンサC12に移る。このサイクルが繰り返され
る度毎に入力電圧に比例する量の電荷がコンデン
サC12に既に存在する電荷に加算され、出力端
子12の電位は入力端子11の信号を積分したも
のになる。
第3図は既知の電荷読み出し増幅器(センス増
幅器)であり、21は入力端子、22は出力端子
である。入力端子21はコンデンサC21を介し
て演算増幅器Aの反転入力端子(−)に接続す
る。この演算増幅器Aの出力端子は出力端子22
に接続すると共にコンデンサC22を介して反転
入力端子(−)に負帰還がかかるように接続す
る。演算増幅器Aの非反転入力端子(+)は基準
電位点に接続する。
入力端子21の信号電圧V1、例えば電荷結合
装置(CCD)のチヤネルタツプの電圧はこの
CCDの一部を形成するコンデンサC21にq=
V1・C21という電荷qを供給する。演算増幅
器Aの負帰還のためコンデンサC22には鏡像電
荷(mirror charge)が流れ、その結果出力電圧
V22はV2=−V1・C21/C22となる。トラン ジスタT25によりコンデンサC22を短絡すれ
ば回路はリセツトされる。
第4図は既知の電荷転送装置(これはまた
BBDメモリとも呼ばれる)を示す。これは一群
のトランジスタを直列に接続したものを具える
が、図にはその内の3個だけを符号T31,T3
2及びT33を付して示した。各トランジスタの
制御電極と、このトランジスタと次のトランジス
タとの間の接続点との間にコンデンサ(夫々C3
1,C32及びC33とする)を接続する。各ト
ランジスタの制御電極に順次に関連トランジスタ
を導通させる極性のパルスを印加し、コンデンサ
の電荷を次のコンデンサに移す。これを第5図に
示した。
第5図は第4図の電荷転送装置においてどのよ
うにして電荷が転送されるのかを略式図示するも
のである。図a,b及びcは電荷転送の順次の相
を示すもので、各図を通して左側の横線は特定の
コンデンサ、例えばC31が蓄わえる電荷量を表
わし、中央の横線はこのコンデンサの後段にある
トランジスタ、例えばT32により形成される電
位障壁を表わし、右側の横線は次のコンデンサ、
例えばC32が蓄わえる電荷量を表わす。信号が
何もない場合には全てのコンデンサが基準レベル
VL迄充電されている。第5a図ではこの上にコ
ンデンサC31が信号電荷パケツトqを蓄わえて
いる。ここで第5b図に示すようにトランジスタ
T32の制御電極の電位を電圧VL迄下げ(便宜
上トランジスタT32他全てのトランジスタのし
きい値電圧はOVと仮定する)、コンデンサC3
2を介してトランジスタT32とトランジスタT
33との間の接続点の電位も等しい量だけ下げる
と信号電荷パケツトqはコンデンサC32に流れ
込む。ここでトランジスタT32の制御電極の電
位を再度高くすると回路は元のような状態になる
(第5c図)。この後トランジスタT33の制御電
極にパルスをかければ信号電荷パケツトqは更に
コンデンサC33に移る。
第6図は本発明電荷転送方法を用いる回路配置
の基本構成を示す図である。この回路は点41と
トランジスタT40との間にコンデンサC41を
接続し、このコンデンサC41と点42との間に
上記トランジスタT40を接続した形になつてい
る。トランジスタT40の制御電極を点43に接
続する。場合によつては点42と点44との間に
コンデンサC42を加える。
次に第7図につき本発明電荷転送方法を説明す
る。第7a図は初期状態を示す。この初期状態に
おいてはコンデンサC41は基準電荷Q0を有
し、その上に正の信号電荷+q(基準電荷Q0に
対する過剰な電荷分)を有するか又は負の信号電
荷−q(基準電荷Q0に対する不足な電荷分)を
有する。トランジスタT40はコンデンサC41
とコンデンサC42との間に障壁VLを形成する
が、これはトランジスタT40自体のしきい値電
圧Vthを無視すれば制御電極端子43にVLに等
しい電圧をかけるか又は第7a図に示す状態にな
る直前に端子43の電位を値VHから値VLに切
替えた場合に得られる。コンデンサC42は別の
基準電荷Q1を有している。
第7a図に示す状態では正の信号電荷+qがあ
る場合は直ちに障壁VLを越えてコンデンサC4
2に電荷が流れ込み、第5b図に示すような状態
となる。しかし負の信号電荷−qの方はコンデン
サC41内にとどまる。負の信号電荷を転送させ
るためには点44に正の電圧パルスを印加する。
これはコンデンサC42を介して点42に伝わ
る。すると第7b図に示すような状態が得られ
る。この状態ではコンデンサC42もコンデンサ
C41も障壁VLの上迄電荷が満ちている。続い
て点44の電位を元のレベル迄下げると第7c図
の状態が得られる。この時コンデンサC41は
VLという障壁の高さ迄電荷を失なう。従つて −コンデンサC41は基準電荷Q0に対応する基
準レベルVL迄電荷が下がる。
−正の信号電荷+qも負の信号電荷−qもコンデ
ンサC41からコンデンサC42に移る。
第7a,7b及び7c図に示した電荷転送プロ
セスが完了した後点43の電位が上がるようなク
ロツク信号をトランジスタT40の制御電極に印
加するとコンデンサC41とC42の間が第7c
図に点線で示すように分離される。この後で点4
4の電位を電位差VL−VRLだけ高くすると(但
し電圧VRLは第7a図の状態でコンデンサC4
2が基準電荷Q1を有する時の点42の電位であ
る)、第7d図に示す状態が得られる。ここでは
コンデンサC42の電荷レベルが、第7a図の状
態でコンデンサC41が有していた電荷レベルに
相当している。この際所望とあらばコンデンサC
42の容量値をコンデンサC41の容量値よりも
小さく選ぶことにより電圧増幅を得ることもでき
る。蓋し、容量値C1のコンデンサC41から容
量値C2のコンデンサC42に信号電荷qを転送
することは信号電圧がC1/C2倍増幅されるこ
とを意味するからである。
第6図の回路をコンデンサC41内の基準電荷
Q0の再生(restore)に使用するだけであるな
らばコンデンサC42を省き、その代りに点42
にレベルVRLとVRHとの間で切替わるスイツチ
ング電圧を印加すればよい。この場合電荷転送プ
ロセスが終了した時の状態は第7e図に示す通り
であり、コンデンサC41の基準電荷Q0が再生
され、信号電荷がなくなつている(これは点42
のスイツチング電圧源に排出される)。
第7図に示す電位変化は互に関連させて理解す
べきである。点42又は44の電位を脈動させる
代りにこれらの点42又は44は固定電位に保
ち、点41及び点43の電位を一時下げることに
よつても第7図に大体を示した電荷転送プロセス
が得られる。
第8図は本発明原理の第1の応用例であつて第
1図に示した既知の積分回路と類似の機能を有す
る回路配置である。この第8図に示す回路配置は
入力端子51とコンデンサC51とを具え、この
入力端子とコンデンサとの間に制御電極端子55
を具えるスイツチングトランジスタT51を具備
する。このトランジスタT51は第1図のトラン
ジスタT11と類似の機能を有し、制御電極端子
55にクロツク信号φ55の指令が与えられた時
入力端子51の信号電圧により決まる電荷パケツ
トをコンデンサC51に与える。制御電極端子5
6を具えるトランジスタT52と、制御電極を固
定電位点、本例ではアースに接続したトランジス
タT50とを介してコンデンサC51を出力端子
52に接続する。出力端子52とスイツチング点
54との間にコンデンサC52を接続する。
第8図の回路でトランジスタT52は第1図の
回路のトランジスタT12と同一の機能を有し、
コンデンサC51が蓄わえている電荷をコンデン
サC52に転送する。また第7図につき述べたよ
うなスイツチング機能を有し、電荷転送プロセス
が終了した時コンデンサC51とC52とを分離
する。トランジスタT50は第6図の回路のトラ
ンジスタT40と同一の機能を果たし、(トラン
ジスタT52が導通した時)コンデンサC51と
コンデンサC52との間に障壁VLを形成する。
但しここでしきい値電圧VLはトランジスタT5
0の制御電極を接地(OV)した場合のトランジ
スタT50のしきい値電圧Vthに対応する。
第9図は夫々スイツチング点55,56及び5
4のクロツク信号φ55,φ56及びφ54を示
す。瞬時t1においてトランジスタT51がター
ンオンすると、コンデンサC51が放電又は充電
して入力端子51の電圧と等しくなる。瞬時t2
においてトランジスタT51がカツトオフし、ト
ランジスタT52がターンオンし、その後で第6
及び7図につき述べたような電荷転送プロセスが
起こる。この目的でこの瞬時に点54の電位をク
ロツク信号φ54により高くする。この瞬時は臨
界的なものではなく、早く行なうこともあれば遅
く行なうこともある。この結果電荷が障壁VLを
越えてコンデンサC52からコンデンサC51に
転送され、負の信号電荷−q(もしあらば)を充
たし、第7b図に示す状況と対応する状況が現わ
れる。瞬時t3において点54の電位を再度下げ
るとコンデンサC51がしきい値レベルVLにな
る迄放電する。この後の状況は第7c図に示す状
況に対応する。瞬時t3後コンデンサC51がレ
ベルVL迄完全に放電しきるに十分な時間が経つ
た後の瞬時t4においてトランジスタT52がク
ロツク信号φ56でターンオフする。この瞬時t
4において瞬時t2の時コンデンサC51にあつ
た正又は負の信号電荷が既にコンデンサC52に
ある電荷に加えられ、コンデンサC51の電荷が
基準レベルQ0迄再生される。斯くして第8図の
回路の働らきは完全に第1図の回路の働らきに対
応する。それでいて第8図の場合は演算増幅器A
が省けるが、それによる利点は下記の通りであ
る。
−熱損失が小さい −必要とする部品数が少ない −雑音が少ない。
トランジスタT52が導通していない期間にお
いてはクロツク信号φ54がトランジスタT50
及びT52をターンオンさせない限りクロツク信
号φ54は第9図に示したのと異なるレベルをと
るようにしてもよい。例えばこれらの期間でクロ
ツク信号φ54をクロツク信号φ54′として図
示したように「高」レベルにするようにしてもよ
い。これはこれらの期間において出力端子52の
電位が「高」レベルとなるため出力端子52上の
信号をサンプリングしたり、場合によつては信号
電荷を更に転送する上で有利となる。トランジス
タT50及びT52がターンオンするのを防止す
るためこの時電圧パルスをトランジスタT50の
制御電極に印加することができる。この場合トラ
ンジスタT50とT52とがターンオンするのを
防止するためトランジスタT50の制御電極に電
圧パルスを印加してもよい。もう一つの方法はこ
れらの期間においてクロツク信号のレベルを第7
図に示したレベルVL近傍の出力電圧に対応する
基準レベルにすることである。こうすると瞬時t
4後の読み出し期間の終りにおいて第7d図に示
す状況が生まれる。このような第9図に示すクロ
ツク信号φ54″は入力端子51の基準レベルと
出力端子52の基準レベルとが同一であるという
利点を有する。
積分器の場合複数個の信号を一緒に積分するこ
とが望ましいことがある。第8図の回路では入力
端子61、トランジスタT61及びT62並びに
コンデンサC61を具える図示した回路のような
入力回路を複数個トランジスタT52とトランジ
スタT50との間の接続点Cに接続することによ
りこれを達成している。コンデンサC51上に信
号電荷もコンデンサC61上の信号電荷もトラン
ジスタT52とT62とをターンオンし点54に
パルスを印加すればコンデンサC52に転送する
ことができる。
第10図は第8図の回路の変形例を示す。ここ
ではトランジスタT52とT50とを一つのトラ
ンジスタT70で置き換えている。この回路は第
8図の回路と類似の方法で動作する。但し、障壁
VLは第8図ではトランジスタ50のしきい値レ
ベルで形成しているが、第10図の回路の場合は
トランジスタT70の制御電極に印加されるクロ
ツク信号の「低」レベルにより形成される。
本発明回路配置では電荷結合装置(CCD)で
知られている技術、即ち1本のチヤネル上に複数
個の制御電極を配設し、斯くして種々のトランジ
スタ及びコンデンサ(チヤネル/制御電極容
量!)を配設したものを形成する。第11図は第
8図の回路をこのようにして作つたものを示す
が、ここでは入力端子51と出力端子52との間
の1本のチヤネル上に5本の制御電極が配設され
てコンデンサC51及びC52並びにトランジス
タT51,T52及びT50が形成されている。
こうしておいてコンデンサC51の制御電極を負
電圧(−)に接続し、コンデンサC51に負の信
号電荷を蓄わえさせる。これは本例のチヤネルは
P形であるためである。また例えば第8図の回路
のトランジスタT50とT52とは1チヤネル上
に2個の制御電極を設けた単一のトランジスタに
より置き換えることもできる。
第12図は第8図の回路の変形例を示す。ここ
ではコンデンサC82の代りにコンデンサC81
にパルスを与える。この回路は第8図の回路と同
一である。但し、コンデンサC81は接地せずに
トランジスタT82の制御電極に接続し、コンデ
ンサC82を出力端子82と固定電位点、例えば
大地との間に接続し、トランジスタT80の制御
電極をスイツチング点83に接続する。
第12図の回路の動作を説明するため第13図
に夫々点85,86及び83のクロツク信号φ8
5,φ86及びφ83間の時間関係を示し、第1
4図に夫々瞬時t2,t3,t4及びt5後の電
荷状態を示す。瞬時t1とt2の間においてトラ
ンジスタT81が導通し、正(+q)又は負(−
q)の信号電荷をコンデンサC81に与える(第
14a図)。瞬時t3において点86の電位と点
83の電位とを下げ、トランジスタT82とT8
0の障壁をコンデンサC82の電荷レベル以下に
下げ、左方への電荷転送ができるようにする(第
14b図)。しかしこの左方への電荷転送はコン
デンサC81がコンデンサC82上の電荷より多
量の正の信号電荷を蓄わえている場合は実際には
起こらない。瞬時t4において点86の電位を上
げるとクロツク信号φ86が「高」レベルの場合
コンデンサC81がトランジスタT82で形成さ
れる障壁を越えて電荷を排出し、コンデンサC8
1が蓄わえる量が基準電荷に戻り、信号電荷がコ
ンデンサC82に流れ去る(第14c図)。瞬時
t4においてトランジスタT82をターンオフ
し、コンデンサC81とC82とを分離する(第
14d図)。
第8図の回路と同様にして第12図の回路にも
種々の変形を加えることができる。就中クロツク
信号等の点において変形を加えることができる。
第15図はこのような変形例の一つを示したも
ので、第12図と比較するとトランジスタT80
とT82とが個のトランジスタT90に組み合わ
され、コンデンサC91がも早やトランジスタT
90の制御電極に接続されず、別個のスイツチン
グ点96に接続されている。
第15図の回路の動作を説明するため第16図
に夫々点95,96及び93のクロツク信号φ9
5,φ96及びφ93を示し、第17図に夫々瞬
時t2,t3,t5及びt6後の電荷状態を示
す。瞬時t1とt2の間においてトランジスタT
91が導通し、信号電荷がコンデンサC91に与
えられる(第17a図)。瞬時t3においてトラ
ンジスタT90の制御電極の電位が下がり、コン
デンサC92からコンデンサC91に電荷が流れ
る(第17b図)。瞬時t4においてトランジス
タT90の制御電圧93の電位を上げ、その後t
5でクロツク信号φ96により点96の電位を上
げるとコンデンサC91がクロツク信号φ93の
「高」レベルに対応するトランジスタT90の障
壁を越える分を放電し、基準レベルになり、信号
電荷はC92に転送される(第17c図)。瞬時
t5は瞬時t4と一致させることもできる。瞬時
t6において点96の電位を下げるとコンデンサ
C91は元のレベルに戻り、コンデンサC92か
ら分離される(第17d図)。
第18図は本発明回路の出力信号をサンプリン
グする方法を示すものである。入力端子101と
出力端子102との間の回路はトランジスタT1
00の制御電極がスイツチング点103に接続さ
れている点を除き第8図の回路と全く同じであ
る。出力端子102はトランジスタT103の制
御電極に接続する。このトランジスタT103の
ソース電極回路に抵抗Rを入れる。このトランジ
スタT103のソース電極をサンプリングトラン
ジスタT104を介して第2の出力端子107に
接続する。サンプリングトランジスタT104の
制御電極をスイツチング点108に接続する。
第18図に係るサンプリング方法を説明するた
め第19図に夫々点105,106,103,1
04及び108のクロツク信号φ105,φ10
6,φ103,φ104及びφ108を示す。瞬
時t0とt1の間では点104の電位が高い。こ
れは出力端子102のレベルがシフトすることを
意味する。なおこの際トランジスタT100の制
御電極103の電位も高くして電荷が左方へ転送
されないようにする。この瞬時t0とt1の間で
はトランジスタT104も導通させる。このため
出力端子102の信号電圧は第2の出力端子10
7から取り出せる。またこのサンプリング期間t
0〜t1は新しい信号電荷をコンデンサC101
に与えるのにも利用する。この目的で瞬時t0と
t1の間でトランジスタT101を導通させる。
瞬時t1の後前述したようにしてコンデンサC1
01からコンデンサC102へ信号電荷を転送す
る。即ち瞬時t1でトランジスタT101の制御
電極の電位を上げて障壁VLを形成すると共にト
ランジスタT102をターンオンし且つ点103
の電位を下げ、右方への電荷転送に備える。瞬時
t2で点104の電位を下げ、障壁VLを越えて
コンデンサC101を放電させ、瞬時t3でトラ
ンジスタT102をターンオフし、その後で新規
のサンプリングを行なう。
上述したソース抵抗Rつきの第18図のスタテ
イツクなサンプリングは第20図のダイナミツク
サンプリングで置き換えることができる。
第20図の回路では例えば第8図に係る電荷転
送装置の出力端子112をトランジスタT113
の制御電極に接続する。トランジスタT113の
一方の主電極は端子119に接続し、他方の主電
極はコンデンサC113を介して基準電位点(ア
ース)へ接続する。この他方の主電極はまた制御
電極端子118を具えるサンプリングトランジス
タT114を介して出力端子117にも接続す
る。なお第20図には電荷転送回路の一部である
トランジスタT110と出力容量C112とだけ
を示した。
読み出しトランジスタT113は第6及び7図
につき概略を説明した原理に則して動作する。但
し、容量C113は容量C41に対応し、端子1
19は端子42に対応し、端子112は端子43
に対応する。斯くして第20図の回路で容量C1
13は点119に1個パルスが印加される度毎に
しきい値レベル迄放電する。このしきい値レベル
はトランジスタT113自体のしきい値電圧Vth
を無視すれば出力端子112の信号に対応する。
これを夫々点113,114,119及び11
8のクロツク信号φ113,φ114,φ119
及びφ118を示す第21図と4個の電荷状態を
示す第22図とにつき説明する。瞬時t0で点1
13の電位が高くなるとトランジスタT110は
カツトオフする。同時に点114の電位を高くし
て出力端子112の信号レベルをシフトさせる。
するとコンデンサ113の電荷レベルが点112
のレベルを越える場合第22a図に示すようにな
る筈であるが点112の電位(これによりトラン
ジスタT113の障壁レベルが決まる)も上がる
ため実際には第22b図に示すようになる。この
同一瞬時t0において(又は場合によつては後
刻)点119の電位を上げ、コンデンサC113
をこの点119の電位迄充電する(第22c図)。
瞬時t1において点119の電位を下げ、コンデ
ンサC113を点112の電位で決まるレベル迄
放電させる(第22d図)。斯くして瞬時t1以
後コンデンサC113は端子112の電位(から
トランジスタT113のしきい値電圧Vthを引い
たもの)迄充電されていることになる。この後瞬
時t2で点113の電位を下げ、新しい信号をコ
ンデンサC112に与え得るようにするが、点1
14の電位は高く保つたままであるからコンデン
サC112から左方へしか電荷は転送されない。
瞬時t4で点114の電位を下げると新しい信号
電荷はコンデンサC112に流れ込む。瞬時t2
以後例えば瞬時t3とt5との間でトランジスタ
T114をターンオンし、コンデンサC113か
ら出力端子117に信号を転送する。
第23図は電荷を読み出すと共に再生できる回
路を示すが、これは例えば電荷結合増幅器の非破
壊読み出しに使える。この回路は機能の点では第
3図の回路に対応する。
この回路の入力端子121には電荷+qを印加
し、この後に電荷−qを印加する。従つて1サイ
クル中にこの入力端子121に接続されている電
源から取り出される電荷はない。この入力端子1
21はコンデンサC121を介してトランジスタ
T120に接続する。トランジスタT120の制
御電極は一定電圧VLの点に接続する。他方では
トランジスタT120を点Dに接続し、点Dをコ
ンデンサC122を介して一定電位点(アース)
に接続する。また点DをトランジスタT125を
介してスイツチング点122に接続する。トラン
ジスタT125の制御電極をスイツチング点12
6に接続する。
第24図は入力端子121の信号VAと点Bの
電位VB及び点126及び122に印加するクロ
ツク信号を示す。第25図は夫々瞬時t1並びに
瞬時t1,t2,t3,t4及びt5以後の電荷
状態を示す。瞬時t1において回路は初期状態に
あり、コンデンサC121のトランジスタT12
0に接続されている側の電極はトランジスタT1
20のしきい値電圧Vth自体を無視すれば電位
VLに対応する基準レベルにあり、コンデンサC
122はクロツク信号φ126が低レベルにある
時トランジスタT125が形成する障壁に対応す
る基準レベルV1にある(第25a図)。瞬時t
1で入力端子121に電荷+qを印加する(第2
5b図)。するとトランジスタT120により形
成された障壁を越えてコンデンサC122に対応
する鏡像電荷が流れる。瞬時t2で入力端子12
1の電位VAを元のレベルに戻す。これによりコ
ンデンサC121が放電し終つた時点Bの電位は
VLである筈であるがトランジスタT120がこ
の時カツトオフ状態にあるため電荷−qは逃げる
ことができず、このため点Bの電位はこの電位−
qに対応する電位に下がる。この時の電荷状態は
第25c図に示す通りである。瞬時t3でトラン
ジスタT125をターンオンし、コンデンサC1
22と点122の間の障壁をV1とする。この時
点122には正の電圧パルスを印加する。状態は
第25d図に示した通りとなる。この時コンデン
サC121とC122とは点122の高いレベル
迄充電されている。瞬時t4で点122の電位を
下げる。するとコンデンサ121と122とは
夫々障壁VL及びV1の高さ迄放電する(第25
e図)。この時コンデンサC121に転送される
正味の電荷はqであり、このqに等しい電荷が入
力端子121に戻る。瞬時t5でトランジスタT
125をターンオフすると最初の状態に戻る(第
25f図)。このようにして入力端子121に接
続されている電源から電荷を取り出すことなく回
路の電荷状態が再生される。この間瞬時t2とt
3の間において正の信号電荷をサンプリングでき
る。この目的でトランジスタT123によるソー
スホロワ回路とソース抵抗Rとを点Dに接続す
る。この時瞬時t2とt3の間で例えば第18図
の回路で行なわれたのと類似の方法で点127の
ソース信号をサンプリングできる。この第23図
のサンプリング回路の代りに第20図のダイナミ
ツクサンプリング回路を使用することもできる。
第23図の回路で例えば複数個の入力端子を
夫々コンデンサを介してコンデンサ121とトラ
ンジスタT120の間の点Bに接続することによ
り複数個の電源からの電荷を加算することもでき
る。
第23図の回路では正の信号電荷+qを検出で
きるが、第26図の回路は類似のものでありなが
ら負の信号電荷を検出するものである。第23図
の回路と比較すると第26図の回路ではコンデン
サC132がスイツチング点134に接続され、
点132が基準電圧V2点に接続されている点が
異なる。
第27図は入力信号VAと点134及び136
に印加するクロツク信号φ134及びφ136を
示す。
第28図は夫々瞬時t1、瞬時t3、瞬時t4
以前、瞬時t4以後及び瞬時t5以後の電荷状態
を表わす。瞬時t1においてコンデンサC131
とC132とは夫々基準レベルVL及びV2に充
電され、トランジスタT135は導通する(第2
8a図)。この瞬時t1と瞬時t2との間で印加
される正の信号はトランジスタT130で形成さ
れる障壁VLを越えてそのまま点132に流れて
しまう。瞬時t2以後瞬時t3でトランジスタT
135をターンオフする(第28b図)。瞬時t
2(又はその後でも瞬時t4以前なら可)におい
て負の信号電荷−qをコンデンサC131に加え
る(第28c図)。瞬時t4で点134に正の電
圧パルスを印加し、コンデンサC132を充電し
コンデンサC131迄あふれさせる(第28d
図)。瞬時t5で点134の電位を下げ、コンデ
ンサC131をレベルVL迄放電する。すると負
の信号電荷−qはコンデンサC132に移つてい
る(第28e図)。瞬時t6でトランジスタT1
35を再度ターンオンし、コンデンサC132を
レベルV2迄充電すると回路は元の状態に戻る
(第28a図)。点Eの負の信号電荷を検出するに
は瞬時t5とt6の間で第23図の回路と同様に
して行なうことができる。
第29図は第23図の回路と第26図の回路と
を組み合わせたもので、正の信号電荷+qも負の
信号電荷−qも検出できるものである。この回路
は入力端子141とトランジスタT140との間
にコンデンサC141を具える。またトランジス
タT140は点Eに接続し、この点Eをコンデン
サ142を介してスイツチング点145に接続す
る。トランジスタT140の制御電極を定電位
VLの点143に接続する。点Eをトランジスタ
T145を介して点Dに接続し、トランジスタT
145の制御電極をスイツチング点145に接続
する。点DをコンデンサC143を介して基準電
位点(アース)に接続すると共にトランジスタT
146を介してスイツチング点142に接続す
る。トランジスタT146の制御電極はスイツチ
ング点146に接続する。
第30図は入力端子141の入力信号VA並び
にスイツチング点145,146及び142のク
ロツク信号φ145,φ146及びφ142を示
したものであり、第31図は瞬時t1後、瞬時t
3、瞬時t3以後、瞬時t4以後、瞬時t5以後
及び瞬時t6以後の電荷状態を示したものであ
る。この回路は瞬時t1において点142に正の
電圧パルスを印加し、トランジスタT145とT
146とを導通状態にすることによりリセツトす
る(第31a図)。瞬時t2において、点142
の電位を下げ、コンデンサC141をトランジス
タT140により決まるレベルVL迄放電させ、
クロツク信号φ145を「低」レベルにしてコン
デンサC142をトランジスタT145で決まる
レベルV2迄放電させ、クロツク信号φ146を
「低」レベルにしてコンデンサC143をトラン
ジスタT146で決まるレベルV1迄放電させ、
その後で瞬時t3においてトランジスタT146
をターンオフする(第31b図)。瞬時t3以後
コンデンサC141に正の信号電荷+qを印加す
る。するとトランジスタT140とトランジスタ
T145を介してコンデンサC143に対応する
鏡像電荷が流れる(第31c図)。瞬時t4以後
コンデンサC141に負の信号電荷−qを印加す
る(第31d図)。瞬時t5において点145の
電位を上げ、コンデンサC141を充電する(第
31e図)。瞬時t6において点145の電位を
再び下げ、コンデンサC141の負の信号電荷を
コンデンサC142に転送する(第31f図)。
こうして瞬時t6以後はコンデンサC143に正
の信号電荷が現われ、コンデンサC142に負の
信号電荷が現われ、これ以後これらの2個の信号
をサンプリングできる。次にトランジスタT14
6をターンオンし、点142に正の電圧パルスを
印加することにより電荷状態を再生できる。
第32図は2個の正信号電荷q1とq2の間の
差を検出するための差動電荷増幅器
(differential charge amplifier)を示す。本質
的にはこの回路は第23図の回路を2個組み合わ
せたもので、この第32図の回路の一方は入力端
子151a、コンデンサC151a、点153、
トランジスタT150a、コンデンサC152
a、トランジスタT155a、点153a及び点
152が夫々並びに他方は入力端子151b、コ
ンデンサC151b、点153、トランジスタT
150b、コンデンサC152b、トランジスタ
T155b、点153b及び点152が夫々第2
3図の回路の入力端子121、コンデンサC12
1、点123、トランジスタT120、コンデン
サC122、トランジスタT125及び点122
に対応する。しかし、コンデンサC152aとC
152bは点Bで接続し、この点Bをトランジス
タT156を介して点152に接続し、トランジ
スタT156の制御電極を点156に接続し、こ
の点156にクロツク信号φ156を印加する点
が異なる。
第33図は夫々点156、153b,153a
及び152に印加するクロツク信号φ156,φ
153b,φ153a及びφ152を示す。瞬時
t0においてこの回路はその初期状態にある。こ
の時点152の電位は低レベルにあり、トランジ
スタT155aとT155bはカツトオフ状態に
あり、トランジスタT156は導通状態にある。
なおこの瞬時t0に先立つ復元期間においてトラ
ンジスタ156を介して点Bを点156の低レベ
ル迄放電させてある(但し、トランジスタT1
5。のしきい値電圧Vthを無視する)。その結果
トランジスタT156は(導通状態にあるもの
の)電流は流れていない。瞬時t0後において入
力端子151aと151bに夫々正の信号電荷q
1又はq2を印加すると第23〜25図につき前
述したようにしてコンデンサC152a又はC1
52bに夫々の対応する鏡像電荷が流れ込み、
夫々のコンデンサC152a及びC152bの両
端に信号電圧V1及びV2が現われる。この際信
号電流はトランジスタT156を経て点152に
流れる。続いて現われる負の信号電荷は夫々コン
デンサC151a及びC151bにかかるままと
なる。瞬時t1においてトランジスタT155b
をターンオンし、トランジスタT156をターン
オフする。その結果トランジスタT150bとト
ランジスタT155bの間の点は点153bの低
電位となる(但し、T155bのしきい値電圧
Vthは無視する)。そして点Bの電位はV2だけ下
がる。この時トランジスタT156はターンオフ
されているから点153bと、トランジスタT1
50aとトランジスタT155aの間の点Dとの
間にコンデンサC152aとC152bとが直列
に接続されることになる。従つてこの瞬時t1に
おいて点Dの信号電圧はV1−V2となる。この
信号電圧は第18図又は第20図につき前述した
ようにしてサンプリングできる。瞬時t2におい
てトランジスタT155aとトランジスタT15
6とをターンオンし、トランジスタT155bは
導通状態に保つ。この瞬時t2において点152
の電位を上げ、瞬時t3で再び下げ、第22〜2
4図につき前述したようにしてコンデンサC15
1a,C151b,C152a及びC152bを
基準レベルに再生する。この時点Bもトランジス
タT156を介して復元される。瞬時t4におい
てトランジスタT155aとT155bとを再度
ターンオフする。こうなると新たな検出が行なえ
るようになる。点Dと、トランジスタT150b
とT155bの間の点もクロツク信号φ152の
低レベルにある点152の電位迄復元される。読
み出しの際にはトランジスタT155bをターン
オンし、点Dと点152の間にコンデンサC15
2aとC152bとを直列接続したものが入るよ
うにすることができる。加えて電圧Vもスイツチ
ング電圧とすることができる。これは例えば第2
3〜34図、40及び41図の実施例にも等しく
あてはまる。
第34図は第32図の差動電荷増幅器の変形例
を示す。入力端子161a及び161bを夫々コ
ンデンサC161aとトランジスタT160a及
びコンデンサC161bとトランジスタT160
bを介して点Ea及びEbに接続する。トランジス
タT160aとT160bの制御電極を定電圧
VLがかかつている点163に接続する。点Eaと
Ebとは夫々コンデンサT162a並びにコンデ
ンサC162b及びトランジスタT165を介し
てスイツチング点164に接続する。トランジス
タT165の制御電極はスイツチング点165に
接続する。点EaとEbをトランジスタT167を
介して相互に接続する。トランジスタT167の
制御電極をスイツチング点167に接続する。ま
た点EaをトランジスタT166を介してスイツ
チング点164に接続する。トランジスタT16
6の制御電極をスイツチング点166に接続す
る。
第35図は夫々点165,167,166及び
164に印加するクロツク信号φ165,φ16
7,φ166及びφ164を示す。瞬時t0でコ
ンデンサは全て基準レベルにある。この時トラン
ジスタT166とT167とはカツトオフ状態に
あり、トランジスタT165は導通状態にあり、
点164は低電位にある。入力端子161aと1
61bに夫々信号電荷q1及びq2を与えるとこれ
に対応する鏡像電荷が夫々コンデンサC161a
及びトランジスタT160a並びにコンデンサC
161b及びトランジスタT160bを介して
夫々コンデンサC162a及びC162bに流
れ、コンデンサC161a及びC161bの両端
に信号電圧V1及びV2がかかる。次に第23〜
25図につき前述したところに従つてこれらのコ
ンデンサC161a及びC161bから負の信号
電荷をとり出す。瞬時t1においてトランジスタ
T165をターンオフし、トランジスタT16を
7ターンオンし、点164と点Dの間にコンデン
サC162aとC162bが直列に入るようにす
る。この時点Dの信号電圧はV1−V2に等しく
なり、前述したようにしてこれをサンプリングで
きる。次いでトランジスタT155とT166と
をターンオンする。トランジスタT167は既に
導通状態にある。コンデンサC162aとC16
2bは短絡され、基準レベル迄放電する。この時
同時に正の電圧パルスを点164に印加すること
によりコンデンサC161aとC161bを基準
レベル迄再充電する。
これらの第32図と第34図の回路はコンデン
サC152aとC152b及びコンデンサC16
2aとC162bを高度に同一ならしめる必要が
あるという欠点を抱えている。蓋し、信号電圧V
1及びV2はこれらの容量値により決まるからで
ある。事実一方の信号電荷q1により信号電圧
V1=q1/C1が発生し、他方の信号電荷q2により
信号電圧V2=q2/C2が発生するから V1−V2=q1/C1−q2/C2 となる。これはC1=C2=C0であれば 1/C0(q1−q2) となる。
第36図の回路は入力端子171a及び171
bを具え、これらの入力端子171a及び171
bは夫々コンデンサC171a及びトランジスタ
T170a並びにコンデンサC171b及びトラ
ンジスタT170bを介して夫々点Ea及びEbに
接続する。トランジスタT170a及びT170
bの制御電極は定電圧VLの点173に接続する。
点EaはコンデンサC172aとトランジスタT
175の直列枝路を介してスイツチング点174
に接続する。トランジスタT175の制御電極は
スイツチング点175に接続する。他方点Ebは
コンデンサC172bを介してスイツチング点1
74に接続する。点EaをトランジスタT177
aを介してスイツチング点174に接続し、点
EbをトランジスタT177bを介してコンデン
サC172aとトランジスタT175の間の点に
接続する。トランジスタT177a及びT177
bの制御電極をスイツチング点177に接続す
る。
第37図は第36図の回路の動作を説明するた
め夫々点175,177及び174のクロツク信
号φ175,φ177及びφ174を示したもの
である。瞬時t0でコンデンサC171a及びC
171b並びにC172a及びC172bは基準
レベルに充電されているものとする。この時トラ
ンジスタT175は導通状態にあり、トランジス
タT177aとT177bはカツトオフ状態にあ
る。入力端子171aと171bに正の信号電荷
を与えると前に図面につき説明したように夫々コ
ンデンサC172aとC172bに(鏡像)電荷
が流れる。次にコンデンサC171a及びC17
1bから夫々負の信号電荷−q1又は−q2を取り
出す。瞬時t1でトランジスタT175をターン
オフし、トランジスタT177aとT177bを
ターンオンし、コンデンサC172aとC172
bが互に逆方向に並列接続されるようにする。こ
うするとこれらのコンデンサC172a及びC1
72bの信号電荷q1とq2とは組み合わされて上
記逆方向並列接続枝路にq2−q1に等しい信号電
荷を与えることになり、この信号電荷(q2−q1)
により点Ebに1/cp(q2−q1)(但しcpはコンデン サC172aとC172bとを並列接続したもの
の容量値)に等しい信号電圧を発生する。この信
号電圧は前述したようにしてサンプリングするこ
とができる。瞬時t2においてトランジスタT1
75をターンオンし、コンデンサC172aとC
172bを短絡する。同時に又は遅れて点174
に正の電圧パルスを与えることにより前に図面に
つき説明したようにしてコンデンサC171a及
びC171bの電荷を再生する。瞬時t3でトラ
ンジスタT177a及びT177bをカツトオフ
すると回路は次の電荷検出ができるようになる。
第38図は第32図、34及び36図の差動電
荷増幅器の代りとなるもので、ここではコンデン
サが直列や並列に接続されてはいない。差動電荷
増幅器の用途を説明するためにこの第38図には
2個の電荷転送装置BBD1及びBBD2、本例で
はバケツリレー素子(BBD)メモリを示してあ
る。周知のようにこれらのBBDメモリは各々複
数個のトランジスタを直列接続し、各トランジス
タの制御電極とドレイン電極の間にコンデンサを
接続したものである。これらのBBDの各々で一
つのコンデンサC181a又はC181bは関連
トランジスタの制御電極に接続せず、差動電荷増
幅器の一部に使用する。このようなことは第3
2,34及び36図の差動電荷増幅器でも可能で
あり、第23,26及び29図の回路で1個の
BBDを非破壊読み出しするのにも使用できる。
第38図の差動電荷増幅器ではコンデンサC1
81a及びC181bを夫々トランジスタT18
0a及びT180bを介して点Ea及びEbに接続
する。トランジスタT180a及びT180bの
制御電極はスイツチング点183に接続する。点
Ea及びEbを夫々コンデンサC182a及びC1
82bを介して固定電位点(アース)に接続す
る。トランジスタT185を介して点Eaを出力
点182に接続する。出力点182をコンデンサ
C183を介してスイツチング点184に接続す
る。トランジスタT185の制御電極を点Ebに
接続する。
この第38図の回路の動作を説明するため第3
9図に夫々点181a及び181bの位置での
BBD1の電荷q1又はBBD2の電荷q2の電荷転送
の一局面を表わす信号q並びに夫々スイツチング
点183及び184に印加するクロツク信号φ1
83及びφ184を示す。瞬時t1で(pチヤネ
ル型)BBD1及びBBD2の夫々の電荷+q1及び
+q2を夫々点181a及び181bに接続され
ているコンデンサC181a及びC181bに転
送する。するとトランジスタT180a及びT1
80bの制御電極に「低」レベルのクロツク信号
がかかつているため夫々トランジスタT180a
及びT180bを介してコンデンサC182a及
びC182bに鏡像電荷q1及びq2が流れる。瞬
時t2で夫々点181a及び181bにあるこの
電流q1又はq2が更に夫々BBD1及びBBD2によ
り転送されようとしてもこれは不可能となろう。
蓋し、コンデンサC181a又はC181bの
夫々トランジスタT180a及びT180bに面
する側はこの時不導通状態にあるトランジスタT
180a又はT180bに接続されるためこれら
の極板の電位は上記負の信号電荷に対応する値だ
け低下するからである。瞬時t2でトランジスタT
180a及びT180bはカツトオフにするが、
これは早まつてコンデンサC181a及びC18
1bの電荷が再生されないようにするためであ
る。この瞬時t2において点184に正のパルス
を印加する。この結果コンデンサC182aは更
に充電される。瞬時t3で点184の電位が再度
下がるとコンデンサC182aはコンデンサC1
82b上の電荷で決まるレベル迄放電する。コン
デンサC182aとC182bを同一にしておく
とコンデンサC183に転送される正味の電荷は
q1−q2に等しい。瞬時t4で点183の電位を
再度VL迄下げる。例えば後に第42図の回路に
つき詳述する次の再生段階ではBBDが電荷q1及
びq2を再度転送し、対応する鏡像電荷がコンデ
ンサC181a及びC181bに流れる。第40
図は第29図の回路に代わるもので、コンデンサ
C191の電荷が正であつても負であつてもその
鏡像電荷を蓄わえうるものである。このコンデン
サC191をトランジスタT190を介して点A
に接続する。トランジスタT190の制御電極は
固定電位VLにある点193に接続する。この点
AをトランジスタT195を介して点Eaに接続
し、点EaをコンデンサC192を介して点19
4に接続する。トランジスタT195の制御電極
はスイツチング点195に接続し、こゝにクロツ
ク信号φ195を与える。また点Aをトランジス
タT196を介して点Ebに接続し、点Ebをコン
デンサC193を介してスイツチング点197
(こゝにはクロツク信号φ193を与える)に接
続する。トランジスタT196の制御電極をスイ
ツチング点196に接続し、こゝにクロツク信号
φ196を与える。
コンデンサC191に正の電荷+qを与え、ト
ランジスタT195をターンオンするとこの電荷
+qはコンデンサC192に流れる。点194は
固定電位点に接続することができる。次にコンデ
ンサC191に現われる電荷−qはトランジスタ
T195をターンオフし、代りにトランジスタT
196をターンオンさせ点197に正の電圧パル
スを印加することによりコンデンサC193に転
送することができる。トランジスタT195とT
196とが同時に導通することがないから点19
7と194を交換してもよい。
以上の説明では最初に正の電荷が登場し、次に
負の電荷が現われるものと仮定したが、その順序
が不明の時はトランジスタT195がターンオン
されている時点194にも正の電圧パルスを印加
するようにする。
第40図の回路並びに例えば第8図の回路に対
し種々の変形を加えることも可能である。例えば
スレツシユホールドトランジスタT190を省
き、代りに点195及び196のクロツク信号の
低レベルをスレツシユホールドとして用いること
もできる。しかしこの場合はトランジスタT19
5とT196のしきい値電圧Vthの違いによる悪
影響が大きくなる。またスレツシユホールドトラ
ンジシスタT190をコンデンサC191と点A
との間に入れる代りに点AとトランジスタT19
5及びT196の間に入れることもできる。この
ような点AとトランジスタT195及びT196
の間に入れられるスレツシユホールドトランジス
タはトランジスタT195及びT196のチヤネ
ル上にもう一本付加的な制御電極を設けるだけで
簡単に形成することができる。
第41図は第40図の回路の原理を用いて造つ
た差動電荷増幅器を示す。この差動電荷増幅器は
第40図の回路を2個具える形をしており、共通
接続コンデンサC202及びC203を含み、ト
ランジスタT205aとT205b及びトランジ
スタT206aとT206bを夫々クロツク信号
φ205及びφ206により連動してスイツチン
グする。コンデンサC201a及びC201bに
印加された電荷q1及びq2に夫々対応する鏡像電
荷(極性は考えない)がトランジスタT205a
及びT205bをターンオンし、点204に正の
電圧パルスを印加することにより夫々コンデンサ
C202及びC203に転送される。次の相補的
な鏡像電荷−q1及び−q2はトランジスタT20
6a及びT206bをターンオンし点204に正
の電圧パルスを印加することにより夫々コンデン
サC203とC202に転送する。この結果コン
デンサC202に転送された正味の電荷はq1−
q2となり、コンデンサC203に転送された正
味の電荷はq2−q1となる。
第42図は第38,40及び41図の回路配置
で電荷状態を再生する回路の一例を示す。この目
的で一方では点EaをトランジスタT217(こ
の制御電極はスイツチング点217に接続する)
を介して点212に接続し、点Ebをトランジス
タT218(この制御電極はスイツチング点21
7に接続する)を介して点212に接続する。正
のパルスを点212に印加し、点217の電位を
レベルV1(但し、トランジスタT217及びT2
18のしきい値電圧を無視する。またV1はトラ
ンジスタT180a,T180b,T190,T
200a及びT200bの制御電極の電位であつ
て、このレベルV1はレベルVL以下とする)迄下
げることによりスイツチングトランジスタT18
0a,T180b,T195,T196,T20
5a,T205b,T206a,T206bを導
通させる時点Ea及びEbに接続されているコンデ
ンサ(C182a,C182b,C192,C1
93,C202及び203)の電荷がレベルV1
に回復でき、関連入力コンデンサ(C181a,
C181b,C191,C201a及び201
b)の電荷もレベルV1迄回復する可能性がある。
第40図及び第41図の回路で2個の鏡像電荷
(+q及び−q)が転送され終つた時入力コンデ
ンサC191,C201a及びC201bの電荷
が読み出しプロセスの終りで既に回復されてい
る。但し漏洩による放電は無視する。この場合コ
ンデンサC192,C193,C202及びC2
03の電荷を再生すれば足りる。これは記載した
種々の方法で達成できる。例えば電圧V1を点2
12に印加し、トランジスタT217及びT21
8を一寸ターンオンすればできる。
第40図と第41図の回路でコンデンサC19
2とC202の信号電荷は夫々コンデンサC19
3とC203の信号電荷に対して相補的になつて
いる。これらの回路で一方のコンデンサの電荷は
他方のコンデンサの電荷により再生できる。この
目的で点EaとEbをトランジスタT219を介し
て短絡することができる。しかし漏洩し去つた電
荷を再生するためにはトランジスタT217及び
T218を介して同時に双方を再生する方が好適
である。
本発明の原理は正の信号電荷も負の信号電荷も
転送できるバケツリレー装置(BBD)又は電荷
結合装置(CCD)を造る上で利用できる。この
目的を達成するには単に第6図に示す装置を複数
個順次に接続するだけでは足りない。蓋し、第6
図の回路で出力端子の基準レベル(Q1)は入力
端子の基準レベル(Q0)よりも低いからである
(第7a図参照)。点44に印加するクロツク信号
が3レベル信号で「低」及び「高」レベルの他に
中間レベルを有し、出力端子42の基準レベルが
入力端子の基準レベルに対応する場合は(第7d
図の電荷状態参照)これは簡単に可能となる。第
43図はこのような可能性を示す。
第43図は本発明の原理に従う4段の遅延線を
示したものでは各段は夫々トランジスタT22
1,T222,T223及びT224を具え、こ
れらのトランジスタの制御電極は夫々点221,
223,225及び227に接続してある。各2
個のトランジスタ間の接続点にコンデンサC22
0,C221,C222,C223…を接続す
る。そしてこれらのコンデンサの他端を夫々スイ
ツチング点220,222,224及び226に
接続する。
第44図は種々のスイツチング点220〜22
7に印加するクロツク信号φ1,φ2,φ3及び
φ4を示すもので、クロツク信号φ1はトランジ
スタT221の制御電極に接続されているスイツ
チング点221及び以后の2段目毎のトランジス
タの制御電極に接続されているスイツチング点に
印加し、クロツク信号φ2はコンデンサC221
に接続されているスイツチング点222及び以后
の2段目毎のコンデンサに接続されているスイツ
チング点に印加し、クロツク信号φ3はトランジ
スタT222の制御電極に接続されているスイツ
チング点223及び以后の2段目毎のトランジス
タの制御電極に接続されているスイツチング点に
印加し、クロツク信号φ4はコンデンサC222
に接続されているスイツチング点224及び以后
の2段目毎のコンデンサに接続されているスイツ
チング点に印加する。
第45図は第44図のクロツク信号の時間線図
中に記載されている瞬時t0,t1,t2及びt
3における電荷状態を示したものである。瞬時t
0においてクロツク信号φ1は「高」レベルにあ
り、クロツク信号φ3は「低」レベルにある。従
つてトランジスタT221,T223…等は全て
カツトオフ状態にあり、トランジスタT220,
T222,T224等は導通状態にある。この瞬
時においてクロツク信号φ2は中間レベルV0に
あり、クロツク信号φ4は低レベルにあり、全て
のコンデンサが基準電荷Q0を有するが、コンデ
ンサC221,C223等はレベルVLに充電さ
れ、その他のコンデンサは低レベルにある。第4
3図の回路の動作を説明するためコンデンサC2
20は正の信号電荷+qを蓄わえ、コンデンサC
222は負の信号電荷−qを蓄わえているものと
仮定する。この状態を示したのが第45a図であ
る。瞬時t1でトランジスタT221及びトラン
ジスタT223(及び以后第2段目毎のトランジ
スタ)をターンオンして障壁の高さをVLにする。
トランジスタT220,T222,T224等は
ターンオフする。同時に(クロツク信号φ2が高
レベルになり)点222及び226の電位が高く
なる。点220,224等は基準レベルV0にな
る。このためコンデンサC220はコンデンサC
221からあふれた電荷を受けとり、コンデンサ
C222はコンデンサC223からあふれた電荷
を受け取る(第45b図)。瞬時t2において点
222及び226の電位を下げ、コンデンサC2
21とC223を夫々レベルVL以下に下げ、コ
ンデンサC220とC222を夫々レベルVL迄
放電させる。これにより電荷q1とq2は夫々コン
デンサC221及びC223に移る(第45c
図)。その後で瞬時t4においてトランジスタT
221とT223を再度ターンオンする。この瞬
時t4において点222と226の電位は基準レ
ベルV0に戻る(第45d図)。こゝで電荷状態は
再度第45a図に示すようになるが、信号電荷は
全て隣のコンデンサに転送済みになつている。同
時に次の相が開始し、同じサイクルが繰り返さ
れ、1段だけ進む。
第43図に示す回路は3個のレベルを有するク
ロツク信号(φ2及びφ4)が必要であるという
欠点を抱えている。第46図は2個のレベルだけ
で済むクロツク信号を用いる変形例を示す。この
回路は第43図の回路と同一であるが、点23
1,235及び以后のこれに対応する点にはクロ
ツク信号を印加せず、その代りにトランジスタT
232,T234等の制御電極に印加されるクロ
ツク信号φ1の低レベルVLより高く、高レベル
より低い定電圧VRを印加する。
第47図は夫々第46図の回路の点233,2
37等、点230,234,238等及び点23
2,236等に印加するクロツク信号φ1,φ2
及びφ3を示す。また第48図は瞬時t0,t
1,t2,t3,t4及びt5における電荷状態
を示す。最初の瞬時t0ではトランジスタT23
2及びT234がカツトオフで、点230,23
4及び238の電位が高レベルで、点232及び
236の電位が低レベルである。この瞬時t0に
おいてコンデンサC230に正の信号電荷+q1
があり、コンデンサC232に負の信号電荷−
q2があると仮定する(第48a図)。この時正の
信号電荷+q1は直ちに障壁VRを越えてコンデン
サC231に流れ去る。瞬時t1において点23
2,236の電位が上昇し、コンデンサC231
及びC233が障壁VR以上に充電される(第4
8b図)。瞬時t2において点232及び236
の電位が再度下がり、コンデンサC230,C2
32及びC234が基準レベルVR迄放電する。
この時信号電荷+q1及び−q2は夫々隣のコンデ
ンサC231及びC233に移つてしまつている
(第48c図)。瞬時t3においてトランジスタT
230,T232及びT234がターンオンし、
障壁の高さが障壁VRよりも十分低いVLになる。
すると電荷はコンデンサC230,C232及び
C234から夫々前段のコンデンサC229,C
231及びC233に流れる(第48d図)。瞬
時t4において点230,234及び238の電
位が下がるとコンデンサC229,C231及び
C233が基準レベルVL迄放電し、信号電荷+
q1及び−q2は夫々コンデンサC232及びC2
34に転送される(第48e図)。瞬時t5にお
いてトランジスタT230,T232及びT23
4並びにそれ以后の対応するトランジスタが再度
ターンオフし、コンデンサC230,C232及
びC234の電位が再度上昇する(第48f図)。
こうして電荷状態は再度第48a図に示すように
なるが、信号電荷は2段先に移つている。そして
種々のコンデンサ上の基準電荷はこの転送中に
夫々レベルVL及びVRに戻つている。
本発明は以上図示した実施例に限定されるもの
ではない。種々の変形を加えることができる。ま
たPチヤネルFETの代りにnチヤネルFETを使
うこともできる。Pチヤネルトランジスタとnチ
ヤネルトランジスタとを組み合せることもでき
る。殊に前述した差動電荷増幅器の場合において
そうである。FETの代りに本発明の原理をバイ
ポーラトランジスタと組み合せることができる。
絶縁ゲート型電界効果トランジスタを用いる場合
は電荷結合装置(CCD)で知られている技術、
例えば1本のチヤネルに複数本の絶縁電極を設け
ることにより多数のトランジスタと多数のコンデ
ンサを形成する技術も使用できる。また各実施例
で例示したクロツク信号も異なる形にすることが
できる。
【図面の簡単な説明】
第1図は既知のスイツチトキヤパシタ積分器の
回路図、第2図は第1図の回路で使用するクロツ
ク信号の波形図、第3図は既知の電荷増幅器の回
路図、第4図は既知のバケツリレー装置メモリの
回路図、第5図は第4図の回路でどのようにして
電荷転送が行なわれるのかを示す説明図、第6図
は本発明電荷転送装置の基本回路図、第7図は第
6図の回路でどのようにして電荷転送が行なわれ
るかを示す説明図、第8図は本発明の原理を用い
る積分回路の回路図、第9図は第8図の回路で使
用するクロツク信号の波形図、第10図は第8図
の積分回路の第1の変形例の回路図、第11図は
第8図の積分回路をFETで構成する場合の説明
図、第12図は第8図の積分回路の第2の変形例
の回路図、第13図は第12図の回路で用いるク
ロツク信号の波形図、第14図は第12図の回路
でどのようにして電荷転送が行なわれるかを示す
説明図、第15図は第8図の積分回路の第3の変
形例を示す説明図、第16図は第15図の回路で
使用するクロツク信号の波形図、第17図は第1
5図の回路でどのようにして電荷転送が行なわれ
るかを示す説明図、第18図は読み出し回路を付
した第8図の積分回路の回路図、第19図は第1
8図の回路で用いるクロツク信号の波形図、第2
0図は本発明の原理を用いるダイナミツクサンプ
リング回路の回路図、第21図は第20図のダイ
ナミツクサンプリング回路で用いるクロツク信号
の波形図、第22図は第20図のダイナミツクサ
ンプリング回路でどのようにして電荷転送が行な
われるかを示す説明図、第23図は本発明の原理
を用いる電荷増幅器の回路図、第24図は第23
図の電荷増幅器で用いるクロツク信号の波形図、
第25図は第23図の電荷増幅器でどのようにし
て電荷転送が行なわれるのかを示す説明図、第2
6図は第23図の電荷増幅器の第1の変形例の回
路図、第27図は第26図の回路で用いるクロツ
ク信号の波形図、第28図は第26図の回路でど
のようにして電荷転送が行なわれるのかを示す説
明図、第29図は第23図の回路の第2の変形例
の回路図、第30図は第29図の回路で用いるク
ロツク信号の波形図、第31図は第29図の回路
でどのようにして電荷転送が行なわれるかを示す
説明図、第32図は本発明の原理を用いる第1の
タイプの差動電荷増幅器の回路図、第33図は第
32図の回路で用いるクロツク信号の波形図、第
34図は第32図の差動電荷増幅器の第1の変形
例の回路図、第35図は第34図の回路で用いる
クロツク信号の波形図、第36図は第32図の差
動電荷増幅器の第2の実施例の回路図、第37図
は第36図の回路で用いるクロツク信号の波形
図、第38図は本発明の原理を用いる第2のタイ
プの差動電荷増幅器の回路図、第39図は第38
図の回路で用いるクロツク信号の波形図、第40
図は本発明の原理を用いる読み出し回路の回路
図、第41図は差動電荷増幅器に第40図の読み
出し回路を接続したところを示す回路図、第42
図は第38,40又は41図の回路で使用する再
生回路の回路図、第43図は本発明の原理を用い
るバケツリレー素子メモリの回路図、第44図は
第43図の回路で用いるクロツク信号の波形図、
第45図は第43図のバケツ素子メモリ回路でど
のようにして電荷転送が行なわれるかを示す説明
図、第46図は第43図の回路の一変形例の回路
図、第47図は第46図の回路で用いるクロツク
信号の波形図、第48図は第46図の回路でどの
ようにして電荷転送が行なわれるかを示す説明図
である。 C11〜C234……コンデンサ、T11〜T
234……トランジスタ、11〜238……点、
φ……クロツク信号、VL……しきい値レベル。

Claims (1)

  1. 【特許請求の範囲】 1 初期の基準電荷レベルを有する第1のコンデ
    ンサから第1の点へ、少なくとも第1の転送中
    は、第1のしきい値レベルを呈するトランジスタ
    回路を経て信号電荷を転送する方法において、 前記信号電荷は前記基準電荷レベルに関して正
    または負であり、第1段階では、前記第1の点か
    ら第1のコンデンサが少なくとも前記しきい値レ
    ベルになるまで充電されるように第1の点から第
    1のコンデンサに電荷を転送するように前記トラ
    ンジスタ回路をバイアスし、第2段階では、前記
    第1のコンデンサが前記第1の点に向かつて前記
    しきい値レベルになるまで放電されるように前記
    トランジスタ回路をバイアスすることを特徴とす
    る電荷転送方法。 2 第1のコンデンサと、第1の点と、この第1
    のコンデンサと第1の点との間に接続され、しき
    い値レベルを有するトランジスタ回路と、第1の
    段階では上記第1の点から上記第1のコンデンサ
    へ電荷転送が行われるように上記トランジスタ回
    路をバイアスし、第2段階では上記第1のコンデ
    ンサが上記第1の点に向かつてこの第2段階にお
    いて上記トランジスタ回路で決まるしきい値レベ
    ルになるまで放電するように上記トランジスタ回
    路をバイアスするクロツク信号手段とを具えるこ
    とを特徴とする電荷転送装置。 3 前記トランジスタ回路に第1の主電極および
    第2の主電極並びに制御電極を有する第1のトラ
    ンジスタを設け、この第1の主電極を第1のコン
    デンサに接続し、第2の主電極を前記第1の点に
    接続し、制御電極を少なくとも前記第2段階にお
    いて第1の電圧源に接続して前記しきい値レベル
    をとれるようにし、前記クロツク信号手段にスイ
    ツチング電圧源を設け、このスイツチング電圧源
    を前記第1の点に接続し、この第1の点を前記第
    1段階ではこの第1の点から前記第1のコンデン
    サに電荷転送が行われるような電圧にバイアス
    し、前記第2段階では上記第1のコンデンサから
    前記しきい値レベルを超えて上記第1の点へ電荷
    転送が行われるようにバイアスするように構成し
    たことを特徴とする特許請求の範囲第2項記載の
    電荷転送装置。 4 前記第1の点と前記スイツチング電圧源との
    間に第2コンデンサを接続したことを特徴とする
    特許請求の範囲第3項記載の電荷転送装置。 5 前記クロツク信号手段に第2のスイツチング
    電圧源を設け、この第2のスイツチング電圧源を
    前記第1のトランジスタの制御電極に接続し、こ
    の第1のトランジスタを第2段階においては前記
    しきい値レベルにスイツチングし、第1段階に先
    立つ第3段階ではターンオフするように構成した
    ことを特徴とする特許請求の範囲第3項または第
    4項記載の電荷転送装置。 6 前記第1のコンデンサと第1の点との間に前
    記第1のトランジスタと直列になるように第2の
    トランジスタを接続し、前記クロツク信号手段に
    第2のスイツチング電圧源を設け、この第2のス
    イツチング電圧源を上記第2のトランジスタの制
    御電極に接続し、第1および第2段階ではこの第
    2のトランジスタをターンオンし、第1段階に先
    立つ第3段階ではこの第2のトランジスタをター
    ンオフするように構成したことを特徴とする特許
    請求の範囲第3項または第4項記載の電荷転送装
    置。 7 前記トランジスタ回路に第1および第2の主
    電極並びに制御電極を具える第1のトランジスタ
    を設け、この第1の主電極を第1のコンデンサを
    介して第2の点に接続し、第2の主電極を第1の
    点に接続し、制御電極を第3の点に接続し、さら
    に第1のスイツチング電圧源を具えるロツク信号
    手段を設け、この第1のスイツチング電圧源を上
    記第2の点および第3の点に接続し、この第2と
    第3の点の電位を第1の段階では第1の点から第
    1のコンデンサへ電荷転送が行われるようなレベ
    ルにスイツチし、第2の段階では第1のコンデン
    サから第1の点へ電荷転送が行われるようなレベ
    ルにスイツチし、前記しきい値レベルを第2段階
    における第3の点の電位で決めるように構成した
    ことを特徴とする特許請求の範囲第2項記載の電
    荷転送装置。 8 前記第1の点を第2のコンデンサを介して固
    定電位点44に接続したことを特徴とする特許請
    求の範囲第7項記載の電荷転送装置。 9 前記クロツク信号手段を前記第1および第2
    段階に先立つ第3の段階では前記第1のトランジ
    スタをターンオフするように構成したことを特徴
    とする特許請求の範囲第7項または第8項記載の
    電荷転送装置。 10 前記第1の点と第1のコンデンサの間に第
    1のトランジスタと直列に第2のトランジスタを
    接続し、クロツク信号手段に第2のスイツチング
    電圧源を設け、この第2のスイツチング電圧源を
    上記第2のトランジスタの制御電極56に接続
    し、第1と第2の段階ではこの第2のトランジス
    タをターンオンし、第2段階に続く第3の段階で
    はこの第2のトランジスタをターンオフするよう
    に構成したことを特徴とする特許請求の範囲第7
    項または第8項記載の電荷転送装置。 11 前記第1のコンデンサの、前記トランジス
    タ回路に接続した側の電極を信号電荷入力端子に
    も接続したことを特徴とする特許請求の範囲第2
    項乃至第10項のいずれかに記載の電荷転送装
    置。 12 前記第1のコンデンサの、前記トランジス
    タ回路に接続した側とは反対側の電極を信号電荷
    入力端子に接続したことを特徴とする特許請求の
    範囲第2項乃至第10項のいずれかに記載の電荷
    転送装置。 13 前記第1のトランジスタの制御電極を少な
    くとも第2段階では信号電圧出力端子に接続し、
    前記しきい値レベルをこの信号電圧で決まるよう
    に構成したことを特徴とする特許請求の範囲第3
    項乃至第10項のいずれかに記載の電荷転送装
    置。 14 前記第1のトランジスタの制御電極に第3
    のコンデンサを接続し、この第3のコンデンサを
    信号出力端子に接続して信号電荷を受け取るよう
    に構成したことを特徴とする特許請求の範囲第3
    項乃至第10項のいずれかに記載の電荷転送装
    置。 15 前記信号電荷入力端子と第1のコンデンサ
    の間にトランジスタスイツチを接続し、このトラ
    ンジスタスイツチをクロツク信号手段に接続し、
    第1と第2の段階ではこのトランジスタスイツチ
    が非導通状態となり、第1段階に先立つ第4の段
    階で導通状態になるように構成したことを特徴と
    する特許請求の範囲第11項記載の電荷転送装
    置。 16 前記第1の点をサンプリング回路の入力端
    子に接続したことを特徴とする特許請求の範囲第
    15項記載の電荷転送装置。 17 前記第1の点をクロツク信号手段に結合
    し、第2段階に先立つ第3の段階で第1の点の電
    位のレベルをシフトさせるように構成したことを
    特徴とする特許請求の範囲第16項記載の電荷転
    送装置。 18 前記サンプリング回路に制御電極並びに第
    1および第2の主電極を具える第3のトランジス
    タを設け、制御電極を第1の点に接続し、第1の
    主電極を出力端子と第3のコンデンサに接続し、
    第2の主電極をスイツチング点に接続し、このス
    イツチング点にクロツク信号手段を接続して第2
    段階に続く第3の段階では上記スイツチング点の
    電位をこのスイツチング点から前記第3のコンデ
    ンサへ電荷が転送されるようにスイツチし、次の
    第4の段階では第3のコンデンサが第2のコンデ
    ンサの電荷が決まるレベルまで放電するようにス
    イツチするように構成したことを特徴とする特許
    請求の範囲第16項または第17項記載の電荷転
    送装置。 19 前記第1のコンデンサの、第1のトランジ
    スタに接続した側の電極を第3のトランジスタを
    介して信号入力端子に接続し、第3のトランジス
    タの制御電極を固定電位点に接続し、第3のコン
    デンサを信号入力端子に接続し、上記固定電位
    を、第1段階では上記第3のコンデンサが第1の
    点から電荷を受け取り、第2段階ではこの第3の
    コンデンサが第1の点に向かつて固定電位により
    決まるレベルまで放電するように選んだことを特
    徴とする特許請求の範囲第5項または第6項記載
    の電荷転送装置。 20 前記第1のコンデンサをサンプリング回路
    の入力端子に接続し、第1段階に先立つ第4の段
    階で第1のコンデンサ上の電荷をサンプリングす
    るように構成したことを特徴とする特許請求の範
    囲第19項記載の電荷転送装置。 21 前記サンプリング回路に制御電極ならびに
    第1および第2の主電極を具える第4のトランジ
    スタを設け、制御電極を第1のコンデンサの、第
    1のトランジスタに接続した側の電極に接続し、
    第1の主電極を出力端子と第4のコンデンサに接
    続し、第2の主電極をスイツチング点に接続し、
    このスイツチング点にクロツク信号手段を接続し
    て前記の第1の段階に先立つ第4の段階では上記
    スイツチング点の電位を先ずこのスイツチング点
    から第4のコンデンサへ電荷が転送され、次に第
    4のコンデンサが上記スイツチング点に向かつて
    第1のコンデンサの電荷で決まるレベルまで放電
    するようにスイツチするように構成したことを特
    徴とする特許請求の範囲第20項記載の電荷転送
    装置。 22 前記第1の点を第3のトランジスタを介し
    てこの第3のトランジスタが導通状態にある時に
    第2のコンデンサがその電位まで充電される電位
    の点に接続し、第3のトランジスタの制御電極を
    クロツク信号手段に接続して第1段階に先立つ第
    4の段階で第3のトランジスタをターンオンする
    ように構成したことを特徴とする特許請求の範囲
    第12項記載の電荷転送装置。 23 前記第1の点をサンプリング回路の入力端
    子に接続して第2段階に続く段階では第2のコン
    デンサの電位をサンプリングするように構成した
    ことを特徴とする特許請求の範囲第22項記載の
    電荷転送装置。 24 前記第1の点を第3のトランジスタを介し
    て第4の点に接続し、第3のトランジスタの制御
    電極をクロツク信号手段に接続して第1および第
    2段階で第3のトランジスタをターンオフし、上
    記第4の点に第4のコンデンサを接続し、この第
    4の点を第4のトランジスタを介して第5の点に
    接続し、上記第4のトランジスタの制御電極をク
    ロツク信号手段に接続して第1および第2段階で
    この第4のトランジスタをターンオフし、第1段
    階に先立つ第4の段階でこの第4のトランジスタ
    をターンオンし、前記第5の点に第1、第2およ
    び第3のコンデンサが第1、第3および第4のト
    ランジスタにより与えられるしきい値を超えた前
    記電位まで充電されるような電位を与え、その後
    でこの第5の点の電位を第1のコンデンサがこの
    第5の点に向かつて第1のトランジスタで決まる
    しきい値レベルまで放電し、第2のコンデンサが
    第3のトランジスタで決まるレベルまで放電し、
    第3のコンデンサが第4のトランジスタで決まる
    レベルまで放電するようにスイツチするように構
    成したことを特徴とする特許請求の範囲第12項
    記載の電荷転送装置。 25 前記第3のトランジスタT145の制御電
    極を第2のコンデンサの、第1の点に接続した側
    とは反対側の電極に接続したことを特徴とする特
    許請求の範囲第24項記載の電荷転送装置。 26 前記第1の点を第1のサンプリング回路に
    接続し、第4の点を第2のサンプリング回路に接
    続したことを特徴とする特許請求の範囲第24項
    または第25項記載の電荷転送装置。 27 第1段階に先立つ第3の段階で信号電荷を
    第1の入力端子から第1のコンデンサへ送る第1
    の手段と、第2のコンデンサと、第3段階で信号
    電荷を第2の入力端子から第2のコンデンサへ送
    る第2の手段と、第3段階と第1段階との間にあ
    る第4の段階で第1のコンデンサと第2のコンデ
    ンサとを直列に接続するスイツチング手段と、第
    1および第2段階で第2のコンデンサを第1の点
    に接続するスイツチング手段とを設け、前記第1
    の手段に第2のトランジスタを設け、この第2の
    トランジスタの第1の主電極を第1のコンデンサ
    に接続し、第2の主電極を第3のコンデンサを介
    して第1の信号入力端子に接続し、制御電極を一
    定電位の点に接続し、前記第2の手段に第3のト
    ランジスタを設け、この第3のトランジスタの第
    1の主電極を第2のコンデンサに接続し、第2の
    主電極を第4のコンデンサを介して第2の信号入
    力端子に接続し、制御電極を一定電位の点に接続
    したことを特徴とする特許請求の範囲第2項また
    は第3項記載の電荷転送装置。 28 第1段階に先立つ第3の段階で信号電荷を
    第1の入力端子から第1のコンデンサへ送る第1
    の手段と、第2のコンデンサと、第3段階で信号
    電荷を第2の入力端子から第2のコンデンサへ送
    る第2の手段と、第1段階と第3段階との間にあ
    る第4の段階で第1のコンデンサと第2のコンデ
    ンサとを並列に接続する第1のスイツチング手段
    と、第1および第2段階で第2のコンデンサを第
    1の点に接続する第2のスイツチング手段とを設
    け、前記第1の手段に第2のトランジスタを設
    け、この第2のトランジスタの第1の主電極を第
    1のコンデンサに接続し、第2の主電極を第3の
    コンデンサを介して第1の信号入力端子に接続
    し、制御電極を一定電位の点に接続し、前記第2
    の手段に第3のトランジスタを設け、この第3の
    トランジスタの第1の主電極を第2のコンデンサ
    に接続し、第2の主電極を第4のコンデンサを介
    して第2の信号入力端子に接続し、制御電極を一
    定電位の点に接続したことを特徴とする特許請求
    の範囲第2項または第3項記載の電荷転送装置。 29 第1のトランジスタと第2のトランジスタ
    との間に第1のコンデンサを接続し、第3のトラ
    ンジスタと第1の点との間に第2のコンデンサを
    接続し、第1と第2のスイツチング手段に第4と
    第5のトランジスタを設け、第4と第1と第2の
    段階では第1のコンデンサの極板と第2のコンデ
    ンサの極板とを交さするように接続し、第4段階
    では第1のトランジスタをターンオフさせるよう
    に構成したことを特徴とする特許請求の範囲第2
    7項または第28項に記載の電荷転送装置。 30 第2のコンデンサと第3のトランジスタと
    の間の接続点をサンプリング回路の入力端子に接
    続して第4段階においてこの接続点の電位をサン
    プリングするように構成したことを特徴とする特
    許請求の範囲第29項記載の電荷転送装置。 31 第1と第2のコンデンサの、第2と第3の
    トランジスタに接続した側とは反対側の電極を第
    4のトランジスタを介して第1の点に接続し、こ
    の第4のトランジスタの制御電極を一定電位の点
    に接続し、第1と第2のスイツチング手段を第2
    のコンデンサの、第3のトランジスタに接続した
    側の電極と第1の点との間に接続される第5のト
    ランジスタで構成したことを特徴とする特許請求
    の範囲第27項または第28項記載の電荷転送装
    置。 32 第1のトランジスタと第2のトランジスタ
    との間に第1のコンデンサを接続し、第3のトラ
    ンジスタと第1の点との間に第2のコンデンサを
    接続し、第1のスイツチング手段を第2のトラン
    ジスタの第1の主電極と第3のトランジスタの第
    1の主電極との間に接続された第4のトランジス
    タで構成し、この第4のトランジスタも第1およ
    び第2の段階でターンオンし、第2のスイツチン
    グ手段を第2のコンデンサに並列に接続された第
    5のトランジスタで構成したことを特徴とする特
    許請求の範囲第27項または第28項記載の電荷
    転送装置。 33 第1のトランジスタと第1のコンデンサと
    の間の接続点をサンプリング回路の入力端子に接
    続し、第4段階においてこの接続点の電位をサン
    プリングするように構成したことを特徴とする特
    許請求の範囲第31項または第32項記載の電荷
    転送装置。 34 第1のコンデンサと第1のトランジスタと
    の間の第4の点に接続された第1の信号入力端子
    と、第5の点に接続された第2の信号入力端子
    と、第5の点と固定電位の第2の点との間の第3
    のコンデンサと、上記の固定電位の第2の点と第
    4の点との間に接続された第1のコンデンサと、
    第1のトランジスタの制御電極に接続された第5
    の点とを設け、前記第1の信号入力端子と第4の
    点との間に第4のコンデンサと第3のトランジス
    タとをこの順序で設け、第2の信号入力端子と第
    3の点との間に第5のコンデンサと第4のトラン
    ジスタとをこの順序で設け、第3のトランジスタ
    とをこの順序で設け、第3のトランジスタの制御
    電極と第4のトランジスタの制御電極とをクロツ
    ク信号手段に接続して第1と第2の段階において
    これらの第3と第4のトランジスタをターンオフ
    することを特徴とする特許請求の範囲第4項また
    は第5項記載の電荷転送装置。 35 第1のコンデンサと第1のトランジスタと
    の間の第4の点に接続された第1の信号入力端子
    と、第1のトランジスタの制御電極に接続されて
    いる第3の点に接続された第2の信号入力端子
    と、第1のコンデンサを介して第4の点に接続さ
    れている第2の点と第3の点との間に接続された
    第3のコンデンサとを設け、第2の点を前記第1
    のスイツチング電圧源に接続し、前記第1の信号
    入力端子と第4の点との間に第4のコンデンサと
    第3のトランジスタとをこの順序で設け、第2の
    信号入力端子と第3の点との間に第5のコンデン
    サと第4のトランジスタとをこの順序で設け、第
    3のトランジスタとをこの順序で設け、第3のト
    ランジスタの制御電極と第4のトランジスタの制
    御電極とをクロツク信号手段に接続して第1と第
    2の段階においてこれらの第3と第4のトランジ
    スタをターンオフすることを特徴とする特許請求
    の範囲第8項または第9項のいずれかに記載の電
    荷転送装置。 36 第3の点を第5のトランジスタを介して第
    6の点に接続し、第4の点を第6のトランジスタ
    を介して第5の点に接続し、これらの第6と第5
    のトランジスタの制御電極をクロツク信号手段に
    接続して第2の段階に続く第4の段階でこれらの
    第6と第5のトランジスタをターンオンすること
    を特徴とする特許請求の範囲第34項または第3
    5項記載の電荷転送装置。 37 第1のトランジスタと第1の点との間に第
    2のトランジスタを接続し、第1と第2のトラン
    ジスタの接続点と第4の点との間に第3のトラン
    ジスタを設け、上記第4の点を第3のコンデンサ
    を介して第2の点に接続し、第1の点と第5の点
    との間に第2のコンデンサを接続し、入力端子と
    第6の点との間に第1のコンデンサを接続し、第
    3のトランジスタの制御電極をクロツク信号手段
    に接続して第3の段階においてこの第3のトラン
    ジスタをターンオンするように構成したことを特
    徴とする特許請求の範囲第6項記載の電荷転送装
    置。 38 第2の点を第6の点に接続し、第6の点を
    上記第1のスイツチング電圧源に接続したことを
    特徴とする特許請求の範囲第37項記載の電荷転
    送装置。 39 特許請求の範囲第38項記載の第1と第2
    の電荷転送装置を設け、このうち第1の電荷転送
    装置の第1のコンデンサを第2の電荷転送装置の
    第3のコンデンサと同一とし、第1の電荷転送装
    置の第3のコンデンサを第2の電荷転送装置の第
    1のコンデンサと同一とし、第1の電荷転送装置
    の第2のトランジスタの制御電極を第2の電荷転
    送装置の第3のトランジスタの制御電極に接続
    し、第1の電荷転送装置の第3のトランジスタの
    制御電極を第2の電荷転送装置の第2のトランジ
    スタの制御電極に接続したことを特徴とする特許
    請求の範囲第38項記載の電荷転送装置。 40 入力端子と第4の点との間に第4のトラン
    ジスタを設け、この第4のトランジスタの制御電
    極をクロツク信号手段に接続して第4の段階にお
    いてこの第4のトランジスタをターンオンし、第
    1と第2のコンデンサの電荷を再生することを特
    徴とする特許請求の範囲第37項、第38項また
    は第39項記載の電荷転送装置。 41 入力端子を第5のトランジスタを介して第
    7の点に接続すると共に第4の点を第6のトラン
    ジスタを介して第7の点に接続し、第5と第6の
    トランジスタの制御電極をクロツク信号手段に接
    続して第4の段階において第5と第6のトランジ
    スタをターンオンするように構成したことを特徴
    とする特許請求の範囲第40項記載の電荷転送装
    置。 42 第7の点を一定電位とすることを特徴とす
    る特許請求の範囲第36項または第41項に記載
    の電荷転送装置。 43 第7の点をクロツク信号手段に接続して第
    4の段階において第7の点の電位を脈動させるよ
    うに構成したことを特徴とする特許請求の範囲第
    36項または第41項に記載の電荷転送装置。 44 少なくとも入力端子をサンプリング回路の
    入力端子に接続したことを特徴とする特許請求の
    範囲第37項乃至第43項のいずれかに記載の電
    荷転送装置。 45 第4の点をサンプリング回路の入力端子に
    接続したことを特徴とする特許請求の範囲第44
    項記載の電荷転送装置。 46 サンプリング回路に制御電極並びに第1お
    よび第2の主電極を具える第7のトランジスタを
    設け、制御電極をサンプリング回路の入力端子に
    接続し、第1の主電極を出力端子と第5のコンデ
    ンサとに接続し、第2の主電極をスイツチング点
    に接続し、このスイツチング点にクロツク信号手
    段を接続して第3の段階ではこのスイツチング点
    の電位をこのスイツチング点から第5のコンデン
    サへ電荷が転送され、次に上記スイツチング点の
    第5のコンデンサが入力端子にかかる電圧で決ま
    るレベルまで放電するように構成したことを特徴
    とする特許請求の範囲第30,33,44または
    45項に記載の電荷転送装置。 47 複数個の同一構成の装置を直列接続して構
    成された電荷転送装置において、各装置の第1の
    点を次の装置の第1のコンデンサと接続し、これ
    らの装置を交互に第1と第2の群に帰属させ、群
    毎に当該群のクロツク信号手段に接続し、第2の
    群で前記第2段階を実行した後に第1の群で前記
    第1の段階を実行し、第1の群で第1段階を実行
    した後に第1の群で第2段階を実行するように前
    記クロツク信号手段を構成したことを特徴とする
    特許請求の範囲第2項記載の電荷転送装置。 48 全て第1の群に属し、制御電極が第2の点
    に接続されている複数の第1のトランジスタと、
    全て第2の群に属し、制御電極が第4の点に接続
    されている複数の第2のトランジスタとを設け、
    これらの第1と第2のトランジスタを交互に直列
    に接続し、さらに全て第1の群に属し、第1のト
    ランジスタから第2のトランジスタに続く接続点
    と第3の点とに接続される複数の第1のコンデン
    サと、全て第2の群に属し第2のトランジスタか
    ら第1のトランジスタへ続く接続点と第4の点と
    に接続される複数の第2のコンデンサとを設けた
    ことを特徴とする特許請求の範囲第47項記載の
    電荷転送装置。 49 第2と、第3と、第4と第5の点をクロツ
    ク信号手段に接続して予め定められたしきい値レ
    ベルで第1と第2のトランジスタを交互にターン
    オンし、第1のトランジスタが導通している時は
    第5の点の電位を基準値にし、この基準値に対す
    る第3の点の電位を切替えて先ず第1のコンデン
    サから第1のトランジスタを経て第2のコンデン
    サに電荷を転送し、次に第2のコンデンサから第
    1のトランジスタにより与えられるしきい値を超
    えて第1のコンデンサへ電荷を転送し、第2のト
    ランジスタが導通している時は第3の点の電位を
    上記基準値にし、この基準値に対する第5の点の
    電位を切替えて先ず第2のコンデンサから第2の
    トランジスタを経て第1のコンデンサへ電荷を転
    送し、次に第1のコンデンサから第2のトランジ
    スタにより与えられるしきい値を超えて第2のコ
    ンデンサへ電荷を転送するように構成したことを
    特徴とする特許請求の範囲第48項記載の電荷転
    送装置。 50 第4の点を一定電位の点に接続し、第2
    と、第3と、第5の点をクロツク信号手段に接続
    し、順次に第1のトランジスタを第1の期間では
    導通させて第1のしきい値レベルをとらせ、第2
    の期間ではカツトオフとし、第4の点の電位で形
    成される第2のトランジスタの第2のしきい値レ
    ベルを前記第1のしきい値レベルと第2の期間に
    おいて第1のトランジスタがとるしきい値レベル
    との間にし、第1の期間において第3の点の電位
    を切替えて先ず第1のコンデンサから第1のトラ
    ンジスタを経て第2のコンデンサに電荷を転送
    し、次に第2のコンデンサから第1のトランジス
    タにより与えられる第1のしきい値を超えて第1
    のコンデンサへ電荷を転送し、第2の期間におい
    て第5の点の電位を切替えて先ず第2のコンデン
    サから第2のトランジスタを経て第1のコンデン
    サへ電荷を転送し、次に第1のコンデンサから第
    2のトランジスタにより与えられるしきい値を超
    えて第2のコンデンサへ電荷を転送するように構
    成したことを特徴とする特許請求の範囲第48項
    記載の電荷転送装置。
JP4925080A 1979-04-17 1980-04-16 Charge transfer method and charge transfer device Granted JPS55141756A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7902968A NL7902968A (nl) 1979-04-17 1979-04-17 Werkwijze voor het transporteren van lading en inrich- ting voor het uitvoeren van de werkwijze.

Publications (2)

Publication Number Publication Date
JPS55141756A JPS55141756A (en) 1980-11-05
JPH0449778B2 true JPH0449778B2 (ja) 1992-08-12

Family

ID=19832990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4925080A Granted JPS55141756A (en) 1979-04-17 1980-04-16 Charge transfer method and charge transfer device

Country Status (14)

Country Link
US (1) US4443885A (ja)
JP (1) JPS55141756A (ja)
AU (1) AU537709B2 (ja)
BE (1) BE882796A (ja)
CA (1) CA1147059A (ja)
DE (1) DE3014529A1 (ja)
ES (1) ES8101299A1 (ja)
FR (1) FR2454673A1 (ja)
GB (1) GB2048007B (ja)
HK (1) HK21984A (ja)
IT (1) IT1140857B (ja)
NL (1) NL7902968A (ja)
SE (1) SE446359B (ja)
SG (1) SG85783G (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2508234A1 (fr) * 1981-06-23 1982-12-24 Thomson Csf Ensemble detecteur photonique, lecteur a transfert de charges adapte et cible de prise de vues utilisant un tel ensemble
FR2508709A1 (fr) * 1981-06-30 1982-12-31 Thomson Csf Detecteur photonique a lecture a transfert de charges a l'etat solide, et cible de prise de vues utilisant un tel detecteur
US5134321A (en) * 1991-01-23 1992-07-28 Harris Corporation Power MOSFET AC power switch employing means for preventing conduction of body diode
US5244270A (en) * 1991-12-16 1993-09-14 Parker Michael S Kitchen waste recycling carousel
US20030103155A1 (en) * 2001-11-30 2003-06-05 Eastman Kodak Company Image sensor clock driver having efficient energy consumption

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107025A (ja) * 1975-03-14 1976-09-22 Matsushita Electronics Corp

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1541921B2 (de) * 1967-09-19 1972-01-05 Fernseh Gmbh, 6100 Darmstadt Schaltungsanordnung zum verzoegern von analogsignalen
US3902186A (en) * 1970-10-28 1975-08-26 Gen Electric Surface charge transistor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107025A (ja) * 1975-03-14 1976-09-22 Matsushita Electronics Corp

Also Published As

Publication number Publication date
AU5750380A (en) 1980-10-23
IT1140857B (it) 1986-10-10
ES490570A0 (es) 1980-12-01
DE3014529A1 (de) 1980-10-30
SE446359B (sv) 1986-09-01
GB2048007B (en) 1983-04-20
CA1147059A (en) 1983-05-24
ES8101299A1 (es) 1980-12-01
FR2454673A1 (fr) 1980-11-14
SG85783G (en) 1985-02-15
GB2048007A (en) 1980-12-03
DE3014529C2 (ja) 1990-02-22
US4443885A (en) 1984-04-17
JPS55141756A (en) 1980-11-05
NL7902968A (nl) 1980-10-21
AU537709B2 (en) 1984-07-05
FR2454673B1 (ja) 1983-12-30
BE882796A (fr) 1980-10-15
IT8021363A0 (it) 1980-04-14
SE8002776L (sv) 1980-10-18
HK21984A (en) 1984-03-16

Similar Documents

Publication Publication Date Title
JPS5916350B2 (ja) 2進信号用再生回路
JPS60694A (ja) 半導体メモリ
US7003068B2 (en) Device for subtracting or adding a constant amount of charge in a charge-coupled device at high operating frequencies
US20210326539A1 (en) Single transistor multiplier and method therefor
FR2683371A1 (fr) Memoire-tampon d'entree d'adresse d'un dispositif de memoire a semiconducteurs.
JPH0449778B2 (ja)
JPH02301382A (ja) 相関二重信号サンプリング用センサ回路
JPS6044748B2 (ja) ダイナミツクmos記憶器に対する読出し増幅回路
JPH0377685B2 (ja)
JPS5827917B2 (ja) Mis記憶回路
US4476568A (en) Charge coupled device subtractor
US4039978A (en) Logic controlled charge transfer device transversal filter employing simple weighting
EP0810730B1 (en) Analog FIFO memory
JP2743842B2 (ja) 赤外線検出器
JPH1092189A (ja) アナログメモリ
FR2735921A1 (fr) Circuit generateur de phases pour circuit d'alimentation negative du type pompe de charge
JPS6257262B2 (ja)
JP2553620B2 (ja) Mos型サンプルホールドドライバー装置
JPS5948480B2 (ja) 電荷転送素子の多重化方式
JP3374788B2 (ja) アナログ信号処理装置
JPH10162596A (ja) アナログfifoメモリ及びスイッチング素子
JPH0389610A (ja) オートゼロ機能、サンプルホールド機能付き差動増幅器
JPS58150194A (ja) コンデンサメモリ
JPH029084A (ja) ダイナミックram
JPS6023438B2 (ja) 走査パルス発生回路