JP2553620B2 - Ｍｏｓ型サンプルホールドドライバー装置 - Google Patents
Ｍｏｓ型サンプルホールドドライバー装置Info
- Publication number
- JP2553620B2 JP2553620B2 JP63076780A JP7678088A JP2553620B2 JP 2553620 B2 JP2553620 B2 JP 2553620B2 JP 63076780 A JP63076780 A JP 63076780A JP 7678088 A JP7678088 A JP 7678088A JP 2553620 B2 JP2553620 B2 JP 2553620B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- node
- turned
- period
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、MOS型トランジスタで構成された演算増幅
器（以下オペアンプと記す）を用いたサンプルホールド
ドライバー装置に関するものである。
器（以下オペアンプと記す）を用いたサンプルホールド
ドライバー装置に関するものである。
従来の技術 以下に従来のMOS型サンプルホールドドライバー装置
につて説明する。
につて説明する。
第４図にMOS型トランジスタで構成された演算増幅器
（以下オペアンプと記す）を用いた、MOS型サンプルホ
ールドドライバー装置の回路構成を示す。端子１は正の
電源、端子２にはサンプルホールドする入力電圧、端子
３にはオペアンプの動作点を制御する基準電圧、端子４
にはドライバー動作点を制御する基準電圧を入力する。
ＰチャネルMOS型トランジスタ（以下PchTrと記す）13
は、ソース及び基板が端子１に、ゲート及びドレインが
節点８に接続されている。PchTr14は、ソース及び基板
が端子１、ゲートが節点８、ドレインが節点９に接続さ
れており、両PchTr13,14でカレントミラー回路を構成し
ている。ＮチャネルMOS型トランジスタ（以下NchTrと記
す）15は、ソース及び基板が節点７に、ゲートが節点６
に、ドレインが節点８に、それぞれ、接続されている。
NchTr16は、ソース及び基板が節点７に、ゲートが節点1
0に、ドレインが節点９に、それぞれ、接続されてい
る。NchTr17は、ソース及び基板を接地、ドレインはス
イッチ21を介して節点７に接続されている。またゲート
には端子３から基準電圧が入力され、定電流源を構成し
ている。以上のPchTr13,14、NchTr15,16,17は節点６と
節点10を入力端子とするオペアンプを構成している。ス
イッチ21は前記オペアンプの消費電力を軽減するための
もので、オペアンプを動作させたい時のみオンし、それ
以外はオフしている。NchTr18は、ソース及び基板を節
点10、ゲートを節点９、ドレインを端子１に接続する。
NchTr19は、ソース及び基板を、スイッチ22を介して、
接地、ドレインを節点10に接続する。また、ゲートには
端子４から基準電圧が入力され、定電流源となり、NchT
r18とともに、ドライバー回路を構成している。スイッ
チ22はドライバー回路の消費電力を軽減するためのスイ
ッチであり、ドライバー回路を動作させたい時のみオン
し、それ以外はオフしている。スイッチ23は、ドライバ
ー回路が動作している時にオンし、ドライバー回路の出
力を出力端子５へ出力し、ドライバー回路が動作してい
ない時はオフして出力端子５をハイピークダンス状態と
するために、節点10と出力端子５の間に接続されてい
る。容量11はスイッチ20を介して入力される入力電圧を
サンプルホールドするためのものであり、節点６と接地
との間に接続される。スイッチ20は入力端子２へ入力さ
れる入力電圧をサンプリング期間にのみ、容量11,12へ
加えるためのスイッチである。容量12は、NchTr15のゲ
ートに寄生する容量で、ゲート酸化膜を誘電体としたゲ
ート電極・基板間の容量と、ゲート電極とソース側拡散
層との間の容量がおもなもので、等価的に節点6,7の間
の容量として表わされるものである。容量24は容量12と
同様、NchTr16のゲートに寄生する容量である。
（以下オペアンプと記す）を用いた、MOS型サンプルホ
ールドドライバー装置の回路構成を示す。端子１は正の
電源、端子２にはサンプルホールドする入力電圧、端子
３にはオペアンプの動作点を制御する基準電圧、端子４
にはドライバー動作点を制御する基準電圧を入力する。
ＰチャネルMOS型トランジスタ（以下PchTrと記す）13
は、ソース及び基板が端子１に、ゲート及びドレインが
節点８に接続されている。PchTr14は、ソース及び基板
が端子１、ゲートが節点８、ドレインが節点９に接続さ
れており、両PchTr13,14でカレントミラー回路を構成し
ている。ＮチャネルMOS型トランジスタ（以下NchTrと記
す）15は、ソース及び基板が節点７に、ゲートが節点６
に、ドレインが節点８に、それぞれ、接続されている。
NchTr16は、ソース及び基板が節点７に、ゲートが節点1
0に、ドレインが節点９に、それぞれ、接続されてい
る。NchTr17は、ソース及び基板を接地、ドレインはス
イッチ21を介して節点７に接続されている。またゲート
には端子３から基準電圧が入力され、定電流源を構成し
ている。以上のPchTr13,14、NchTr15,16,17は節点６と
節点10を入力端子とするオペアンプを構成している。ス
イッチ21は前記オペアンプの消費電力を軽減するための
もので、オペアンプを動作させたい時のみオンし、それ
以外はオフしている。NchTr18は、ソース及び基板を節
点10、ゲートを節点９、ドレインを端子１に接続する。
NchTr19は、ソース及び基板を、スイッチ22を介して、
接地、ドレインを節点10に接続する。また、ゲートには
端子４から基準電圧が入力され、定電流源となり、NchT
r18とともに、ドライバー回路を構成している。スイッ
チ22はドライバー回路の消費電力を軽減するためのスイ
ッチであり、ドライバー回路を動作させたい時のみオン
し、それ以外はオフしている。スイッチ23は、ドライバ
ー回路が動作している時にオンし、ドライバー回路の出
力を出力端子５へ出力し、ドライバー回路が動作してい
ない時はオフして出力端子５をハイピークダンス状態と
するために、節点10と出力端子５の間に接続されてい
る。容量11はスイッチ20を介して入力される入力電圧を
サンプルホールドするためのものであり、節点６と接地
との間に接続される。スイッチ20は入力端子２へ入力さ
れる入力電圧をサンプリング期間にのみ、容量11,12へ
加えるためのスイッチである。容量12は、NchTr15のゲ
ートに寄生する容量で、ゲート酸化膜を誘電体としたゲ
ート電極・基板間の容量と、ゲート電極とソース側拡散
層との間の容量がおもなもので、等価的に節点6,7の間
の容量として表わされるものである。容量24は容量12と
同様、NchTr16のゲートに寄生する容量である。
以上のようにMOS型トランジスタで構成されたオペア
ンプを用いたサンプルホールドドライバー装置につい
て、その動作を第５図に示すスイッチ20とスイッチ21,2
2,23の開閉タイミングにそって説明する。
ンプを用いたサンプルホールドドライバー装置につい
て、その動作を第５図に示すスイッチ20とスイッチ21,2
2,23の開閉タイミングにそって説明する。
まずｔ＝０において、各スイッチ20〜23は全てオフし
ており、前記オペアンプと前記ドライバー回路はオフ状
態となっている。ｔ＝１で、スイッチ20がオンし、入力
端子から入力電圧が容量11,12に印加される。ｔ＝２
で、スイッチ20がオフすると、節点６への電荷の入出経
路がなくなるため、ｔ＝２の時点での入力電圧が容量1
1,12によりホールドされる。このｔ＝１からｔ＝２まで
の期間T1がサンプリング期間となり、ｔ＝２から次にス
イッチ20がオンするまでの期間がホールド期間T3とな
る。そしてｔ＝３でスイッチ21,22,23がオンすると、前
記オペアンプと前記ドライバー回路が動作し、容量11,1
2でホールドされている電圧が前記オペアンプでゲイン
倍され、スイッチ23を介し、出力端子５に出力される。
ｔ＝４で、スイッチ21,22,23がオフすると前記オペアン
プ及び前記ドライバー回路はオフし、出力端子５はハイ
インピーダンス状態となる。このｔ＝３からｔ＝４まで
の期間が出力期間T2となる。以上のようにサンプリング
動作、ホールド動作、出力動作を行う。
ており、前記オペアンプと前記ドライバー回路はオフ状
態となっている。ｔ＝１で、スイッチ20がオンし、入力
端子から入力電圧が容量11,12に印加される。ｔ＝２
で、スイッチ20がオフすると、節点６への電荷の入出経
路がなくなるため、ｔ＝２の時点での入力電圧が容量1
1,12によりホールドされる。このｔ＝１からｔ＝２まで
の期間T1がサンプリング期間となり、ｔ＝２から次にス
イッチ20がオンするまでの期間がホールド期間T3とな
る。そしてｔ＝３でスイッチ21,22,23がオンすると、前
記オペアンプと前記ドライバー回路が動作し、容量11,1
2でホールドされている電圧が前記オペアンプでゲイン
倍され、スイッチ23を介し、出力端子５に出力される。
ｔ＝４で、スイッチ21,22,23がオフすると前記オペアン
プ及び前記ドライバー回路はオフし、出力端子５はハイ
インピーダンス状態となる。このｔ＝３からｔ＝４まで
の期間が出力期間T2となる。以上のようにサンプリング
動作、ホールド動作、出力動作を行う。
発明が解決しようとする課題 しかしながら上記従来の装置では、PchTr13,14,、Nch
Tr15,16,17で構成されたオペアンプがオフ状態の時サン
プルホールドし、その後、スイッチ20がオフして容量1
1,12への電荷の入出経路がない時にオン状態へ移るた
め、前記オペアンプのオフ状態とオン状態で節点７の電
位が異る場合に、容量12を通じて節点６の電位、つまり
サンプルホールドした電位が変動してしまうという問題
点を有していた。
Tr15,16,17で構成されたオペアンプがオフ状態の時サン
プルホールドし、その後、スイッチ20がオフして容量1
1,12への電荷の入出経路がない時にオン状態へ移るた
め、前記オペアンプのオフ状態とオン状態で節点７の電
位が異る場合に、容量12を通じて節点６の電位、つまり
サンプルホールドした電位が変動してしまうという問題
点を有していた。
上記従来の装置での問題点をさらに詳しく説明する。
第５図の出力期間T2において、節点６にV1の電位がホー
ルドされており、NchTr15のゲートしきい値電圧がVTNで
あろうとすると、節点７の電位V2はV2V1−VTNとな
る。次に第５図のｔ＝４でスイッチ21がオフすると、節
点７の電位V2はNchTr15を通じて端子１に入力されてい
る正の電源電位に近づいていき、NchTr15がオフする手
前でホールドされる。つまりV2＝V1−VTNとなる。そし
て次のサンプリング期間がきてスイッチ20がオンし、節
点６にV3＜V1なる電圧が入力されるとV3−V2＜VTNとな
り、NchTr15はオフする。しかし、節点６の電位がV1か
らV3へ変るため、寄生容量12により節点７の電位V2も変
化する。このV2の変化は、節点７に接続されている。N
chTr16のゲートに寄生する容量24があるため、節点６の
電位変化の1/2程度となる。サンプリング期間が終り、
出力期間に入り、スイッチ21がオンすると、NchTr15,16
はオンし、節点７の電位V2はV3−VTNとなる。この時の
節点７の電位V2の変化分△V2は△V2≒（V1−V3）/2とな
る。この△V2の寄生容量12により、電荷の入出経路のな
い節点６に現われるため、節点６の電位V3が、容量12の
容量値をC12、容量11の容量値をC12とすると、△Ｖ＝△
V2・C12/（C11＋C12）だけ変化し、精度の高いサンプリ
ングホールド動作ができない。
第５図の出力期間T2において、節点６にV1の電位がホー
ルドされており、NchTr15のゲートしきい値電圧がVTNで
あろうとすると、節点７の電位V2はV2V1−VTNとな
る。次に第５図のｔ＝４でスイッチ21がオフすると、節
点７の電位V2はNchTr15を通じて端子１に入力されてい
る正の電源電位に近づいていき、NchTr15がオフする手
前でホールドされる。つまりV2＝V1−VTNとなる。そし
て次のサンプリング期間がきてスイッチ20がオンし、節
点６にV3＜V1なる電圧が入力されるとV3−V2＜VTNとな
り、NchTr15はオフする。しかし、節点６の電位がV1か
らV3へ変るため、寄生容量12により節点７の電位V2も変
化する。このV2の変化は、節点７に接続されている。N
chTr16のゲートに寄生する容量24があるため、節点６の
電位変化の1/2程度となる。サンプリング期間が終り、
出力期間に入り、スイッチ21がオンすると、NchTr15,16
はオンし、節点７の電位V2はV3−VTNとなる。この時の
節点７の電位V2の変化分△V2は△V2≒（V1−V3）/2とな
る。この△V2の寄生容量12により、電荷の入出経路のな
い節点６に現われるため、節点６の電位V3が、容量12の
容量値をC12、容量11の容量値をC12とすると、△Ｖ＝△
V2・C12/（C11＋C12）だけ変化し、精度の高いサンプリ
ングホールド動作ができない。
また逆に、次のサンプリング期間に節点６へ入力され
る電圧V3が、１周期前にサンプルホールドされていた電
圧V1より高い電圧の場合、V3−VTN＞V2となり、NchTr15
がオフしないため、最終的に節点７の電位はV3−VTNと
なる。従って出力期間に入り、スイッチ21がオンし、前
記オペアンプが動作状態になっても節点７の電位は変化
せず、節点６もサンプルホールドした電圧を維持でき
る。
る電圧V3が、１周期前にサンプルホールドされていた電
圧V1より高い電圧の場合、V3−VTN＞V2となり、NchTr15
がオフしないため、最終的に節点７の電位はV3−VTNと
なる。従って出力期間に入り、スイッチ21がオンし、前
記オペアンプが動作状態になっても節点７の電位は変化
せず、節点６もサンプルホールドした電圧を維持でき
る。
以上述べたように、従来のMOS型サンプルホールドド
ライバー装置では、１周期前にサンプルホールドした電
圧より低い電圧をサンプルホールドした場合、ホールド
期間中にサンプルホールドした電圧が変化してしまい、
精度の高いサンプリングホールド動作をすることができ
ないという問題点を有していた。
ライバー装置では、１周期前にサンプルホールドした電
圧より低い電圧をサンプルホールドした場合、ホールド
期間中にサンプルホールドした電圧が変化してしまい、
精度の高いサンプリングホールド動作をすることができ
ないという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、１周
期前にサンプルホールドした電圧より低い電圧をサンプ
ルホールドした場合でも、精度の高いサンプリングホー
ルド動作をすることができる、MOS型サンプルホールド
ドライバー装置を提供することを目的とする。
期前にサンプルホールドした電圧より低い電圧をサンプ
ルホールドした場合でも、精度の高いサンプリングホー
ルド動作をすることができる、MOS型サンプルホールド
ドライバー装置を提供することを目的とする。
課題を解決するための手段 この目的を達成するために本発明のMOS型サンプルホ
ールドドライバー装置は、MOS型トランジスタで構成さ
れた演算増幅器の電源をオン，オフさせるためのスイチ
を、入力電圧をホールドするための容量に、特定の期間
だけ入力電圧を加えるためのスイッチがオンする期間に
もオンさせる構成を有している。
ールドドライバー装置は、MOS型トランジスタで構成さ
れた演算増幅器の電源をオン，オフさせるためのスイチ
を、入力電圧をホールドするための容量に、特定の期間
だけ入力電圧を加えるためのスイッチがオンする期間に
もオンさせる構成を有している。
作用 この構成により、１周期前にサンプルホールドした電
圧より低い電圧が入力端子に加わっても、サンプリング
期間中つまり、入力電圧をホールドするための容量への
電荷の入出経路がある期間中に、第４図中節点７の電位
を、出力期間に節点７がとるであろう電位とすることが
でき、サンプリング期間及びホールド期間に節点７がと
る電位と、出力期間に節点７のとる電位に差がなくなる
ため、ホールド期間から出力期間へ移る際の節点６の電
位、つまりサンプルホールドした電圧の変化をなくすこ
とができ、精度の高いサンプルホールド動作を行うこと
ができる。
圧より低い電圧が入力端子に加わっても、サンプリング
期間中つまり、入力電圧をホールドするための容量への
電荷の入出経路がある期間中に、第４図中節点７の電位
を、出力期間に節点７がとるであろう電位とすることが
でき、サンプリング期間及びホールド期間に節点７がと
る電位と、出力期間に節点７のとる電位に差がなくなる
ため、ホールド期間から出力期間へ移る際の節点６の電
位、つまりサンプルホールドした電圧の変化をなくすこ
とができ、精度の高いサンプルホールド動作を行うこと
ができる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるMOS型サンプルホ
ールドドライバー装置の構成であり、１は正の電源端
子、２は入力端子、3,4はそれぞれ基準電圧が入力され
る端子、５は出力端子、11,12,24は容量、13,14はＰチ
ャンネルMOS型トランジスタ（以下PchTrと記す）、15,1
6,17,18,19はＮチャンネルMOS型トランジスタ（以下Nch
Trと記す）、20,22,23はスイッチであり、これらは従来
例の構成と同じものである。スイッチ21は、PchTr13,14
とNchTr15,16,17で構成される演算増幅器（以下オペア
ンプと記す）の消費電力を軽減するためのもので、オペ
アンプを動作させ出力電圧を出力させる出力期間のみオ
ンする。スイッチ25は入力電圧を容量11,12にサンプル
ホールドさせるサンプリング期間に、前記オペアンプを
オンさせるためのもので、これはスイッチ21と並列に接
続される。
ールドドライバー装置の構成であり、１は正の電源端
子、２は入力端子、3,4はそれぞれ基準電圧が入力され
る端子、５は出力端子、11,12,24は容量、13,14はＰチ
ャンネルMOS型トランジスタ（以下PchTrと記す）、15,1
6,17,18,19はＮチャンネルMOS型トランジスタ（以下Nch
Trと記す）、20,22,23はスイッチであり、これらは従来
例の構成と同じものである。スイッチ21は、PchTr13,14
とNchTr15,16,17で構成される演算増幅器（以下オペア
ンプと記す）の消費電力を軽減するためのもので、オペ
アンプを動作させ出力電圧を出力させる出力期間のみオ
ンする。スイッチ25は入力電圧を容量11,12にサンプル
ホールドさせるサンプリング期間に、前記オペアンプを
オンさせるためのもので、これはスイッチ21と並列に接
続される。
つぎに、本実施例のMOS型サンプルホールドドライバ
ー装置について、その動作を第２図に示すスイッチ20,2
1,22,23および同25の開閉タイミングにそて説明する。
ー装置について、その動作を第２図に示すスイッチ20,2
1,22,23および同25の開閉タイミングにそて説明する。
第２図ｔ＝０において、スイッチ20,21,22,23および2
5は全てオフしている。ｔ＝１で、スイッチ20とスイッ
チ25がオンすると、入力端子２から入力電圧が容量11,1
2に印加される。また前記オペアンプがオンする。しか
し、スイッチ22,23がオフしているため、ドライバー回
路はオフのままで、出力端子５はハイインピーダンス状
態となっている。次にｔ＝２で、スイッチ20,25がオフ
し、ｔ＝２の時点での入力電圧が容量11,12によりホー
ルドされる。またスイッチ25がオフとなるため、前記オ
ペアンプはオフする。このｔ＝１からｔ＝２の期間に、
節点７の電位は節点６の電位より、NchTr15のもつゲー
トしきい値電圧の分だけ低い電位となり、この期間がサ
ンプリング期間T1となり、ｔ＝２から次にスイッチ20と
同25が共にオンするまでの期間がホールド期間T3とな
る。そしてｔ＝３で、スイッチ21,22,23がオンすると、
前期オペアンプと、NchTr18,19で構成されたドライバー
回路がオンし、容量11,12でホールドされている電圧を
前期オペアンプでゲイン倍して、スイッチ23を介して出
力端子５に出力する。ｔ＝４となり、スイッチ21,22,23
がオフすると、前期オペアンプ及びドライバー回路はオ
フし、出力端子５はハイインピーダンス状態となる。こ
のｔ＝３からｔ＝４までの期間が出力期間T2となる。以
上のようにサンプリング動作、ホールド動作、出力動作
を行う。
5は全てオフしている。ｔ＝１で、スイッチ20とスイッ
チ25がオンすると、入力端子２から入力電圧が容量11,1
2に印加される。また前記オペアンプがオンする。しか
し、スイッチ22,23がオフしているため、ドライバー回
路はオフのままで、出力端子５はハイインピーダンス状
態となっている。次にｔ＝２で、スイッチ20,25がオフ
し、ｔ＝２の時点での入力電圧が容量11,12によりホー
ルドされる。またスイッチ25がオフとなるため、前記オ
ペアンプはオフする。このｔ＝１からｔ＝２の期間に、
節点７の電位は節点６の電位より、NchTr15のもつゲー
トしきい値電圧の分だけ低い電位となり、この期間がサ
ンプリング期間T1となり、ｔ＝２から次にスイッチ20と
同25が共にオンするまでの期間がホールド期間T3とな
る。そしてｔ＝３で、スイッチ21,22,23がオンすると、
前期オペアンプと、NchTr18,19で構成されたドライバー
回路がオンし、容量11,12でホールドされている電圧を
前期オペアンプでゲイン倍して、スイッチ23を介して出
力端子５に出力する。ｔ＝４となり、スイッチ21,22,23
がオフすると、前期オペアンプ及びドライバー回路はオ
フし、出力端子５はハイインピーダンス状態となる。こ
のｔ＝３からｔ＝４までの期間が出力期間T2となる。以
上のようにサンプリング動作、ホールド動作、出力動作
を行う。
以上のように本実施例によれば、スイッチ25をサンプ
リング期間T1,スイッチ21を出力期間T2にオンさせるこ
とにより、１周期前にサプルホールドした電圧より低い
電圧をサンプルホールドした場合でも、従来のMOS型サ
ンプルホールドドライバー装置に比べて約５倍の精度で
サンプルホールド動作をすることができる。さらに、ス
イッチ21,25をサンプリング期間T1と出力期間T2の両期
間のみオンさせることにより、前期オペアンプの消費電
力を軽減することができる。
リング期間T1,スイッチ21を出力期間T2にオンさせるこ
とにより、１周期前にサプルホールドした電圧より低い
電圧をサンプルホールドした場合でも、従来のMOS型サ
ンプルホールドドライバー装置に比べて約５倍の精度で
サンプルホールド動作をすることができる。さらに、ス
イッチ21,25をサンプリング期間T1と出力期間T2の両期
間のみオンさせることにより、前期オペアンプの消費電
力を軽減することができる。
なお本実施例ではスイッチ25をオンさせる期間をサン
プリング期間T1としたが、これは第３図に示すように、
前期オペアンプがオフ状態からオン状態に移るために必
要な遷移時間より長い、サンプリング期間内のｔ＝1.5
からサンプリング期間の終点ｔ＝２を含む期間T4として
もよい。つまり、サンプル値（節点６の電位）はスイッ
チ20がオンからオフに切り替わる瞬間に決定されること
となるため、少なくともこの瞬間にスイッチ25がオンし
ていれば良い。ただし、スイッチ20がオンからオフに切
り替わる瞬間を含む期間にスイッチ25をオンする方が、
遅延等によるタイミングの誤差が原因でサンプリング精
度を向上させることができないということを防止するこ
とができる。もっとも、消費電力の低減を図るため、こ
れらの期間以外はスイッチ25をオフする。この場合、ス
イッチ25がオンしている時間、つまり前期オペアンプが
オンしている時間がさらに短くなり、より消費電力を低
く抑えることができる。
プリング期間T1としたが、これは第３図に示すように、
前期オペアンプがオフ状態からオン状態に移るために必
要な遷移時間より長い、サンプリング期間内のｔ＝1.5
からサンプリング期間の終点ｔ＝２を含む期間T4として
もよい。つまり、サンプル値（節点６の電位）はスイッ
チ20がオンからオフに切り替わる瞬間に決定されること
となるため、少なくともこの瞬間にスイッチ25がオンし
ていれば良い。ただし、スイッチ20がオンからオフに切
り替わる瞬間を含む期間にスイッチ25をオンする方が、
遅延等によるタイミングの誤差が原因でサンプリング精
度を向上させることができないということを防止するこ
とができる。もっとも、消費電力の低減を図るため、こ
れらの期間以外はスイッチ25をオフする。この場合、ス
イッチ25がオンしている時間、つまり前期オペアンプが
オンしている時間がさらに短くなり、より消費電力を低
く抑えることができる。
また本実施例ではPchTr13,14、NchTr15,16,17,18,19
を用いたが、これはNchTrとPchTrを互いに入れ替え、端
子１を負の電源としてもよい。
を用いたが、これはNchTrとPchTrを互いに入れ替え、端
子１を負の電源としてもよい。
また本実施例では、容量11を節点６と接地の間に接続
したが、節点６と端子１の間に接続してもよい。
したが、節点６と端子１の間に接続してもよい。
また本実施例ではドライバー回路の構成を、NchTr18
のソース、基板を節点10、ゲートを節点９、ドレインを
端子１、NchTr19のソース、基板を、スイチ22を介して
接地点に、ゲートを入力端子４に、ドレインを節点10
に、それぞれ、接続し、節点10がスイッチ23を介して出
力端子５に接続された構成としたが、これはNchTr18
を、PchTrとし、そのソース、基板を端子１、ゲートを
節点９、ドレインを節点10に接続した構成でもよい。
のソース、基板を節点10、ゲートを節点９、ドレインを
端子１、NchTr19のソース、基板を、スイチ22を介して
接地点に、ゲートを入力端子４に、ドレインを節点10
に、それぞれ、接続し、節点10がスイッチ23を介して出
力端子５に接続された構成としたが、これはNchTr18
を、PchTrとし、そのソース、基板を端子１、ゲートを
節点９、ドレインを節点10に接続した構成でもよい。
さらに、本実施例ではスイッチ22をNchTr19のソース
と接地との間に接続したが、これは端子１と接地の間
で、ドライバー回路を構成している各トランジスタの間
であればどこでもよい。
と接地との間に接続したが、これは端子１と接地の間
で、ドライバー回路を構成している各トランジスタの間
であればどこでもよい。
また本実施例では、サンプリング期間にオンするスイ
ッチとしてスイッチ25、出力期間にオンするスイッチと
してスイッチ21を、それぞれ別のものとしたがこれらの
スイッチは、サンプリング期間と出力期間の両期間オン
すスイッチ１つとおきかえてもよい。
ッチとしてスイッチ25、出力期間にオンするスイッチと
してスイッチ21を、それぞれ別のものとしたがこれらの
スイッチは、サンプリング期間と出力期間の両期間オン
すスイッチ１つとおきかえてもよい。
発明の効果 本発明はMOS型トランジスタで構成されたオペアンプ
の電源をオン、オフさせるためのスイッチを、MOS型サ
ンプルホールドドライバー装置の出力期間だけでなく、
サンプリング期間にもオンさせ入力電圧をホールドする
容量に入力電圧が印加されている期間に前期オペアンプ
をオンさせ、オペアンプの各節点の動作点を出力期間で
の動作点に近づけておくことにより、１周期前にサンプ
ルホールドした電圧より低い電圧をサンプルホールドし
た場合でも、前記オペアンプの入力端子に寄生する容量
による、サンプルホールドした電圧の変化を軽減でき、
精度の高いサンプルホールド動作をすることができる。
さらに、前記スイッチは、出力期間とサンプリング期間
のみオンして前記オペアンプを動作させるため、装置と
しての消費電力の軽減ができるなどの優れた効果を得る
ことのできるMOS型サンプルホールドドライバー装置を
実現できるものである。
の電源をオン、オフさせるためのスイッチを、MOS型サ
ンプルホールドドライバー装置の出力期間だけでなく、
サンプリング期間にもオンさせ入力電圧をホールドする
容量に入力電圧が印加されている期間に前期オペアンプ
をオンさせ、オペアンプの各節点の動作点を出力期間で
の動作点に近づけておくことにより、１周期前にサンプ
ルホールドした電圧より低い電圧をサンプルホールドし
た場合でも、前記オペアンプの入力端子に寄生する容量
による、サンプルホールドした電圧の変化を軽減でき、
精度の高いサンプルホールド動作をすることができる。
さらに、前記スイッチは、出力期間とサンプリング期間
のみオンして前記オペアンプを動作させるため、装置と
しての消費電力の軽減ができるなどの優れた効果を得る
ことのできるMOS型サンプルホールドドライバー装置を
実現できるものである。
第１図は本発明の一実施例における回路構成を示した
図、第２図はスイッチの開閉タイミングを示したタイミ
ング図、第３図は本発明の他の実施例におけるスイッチ
の開閉タイミングを示したタイミング図、第４図は従来
のMOS型サンプルホールドドライバー装置における回路
構成を示した図、第５図は第４図に示した従来技術にお
けるスイッチの開閉タイミング図である。 １……正の電源端子、２……入力端子、3,4……基準電
圧端子、５……出力端子、11,12,24……容量、13,14…
…ＰチャンネルMOS型トランジスタ、15,16,17,18,19…
…ＮチャンネルMOS型トランジスタ、20,21,22,23,25…
…スイッチ。
図、第２図はスイッチの開閉タイミングを示したタイミ
ング図、第３図は本発明の他の実施例におけるスイッチ
の開閉タイミングを示したタイミング図、第４図は従来
のMOS型サンプルホールドドライバー装置における回路
構成を示した図、第５図は第４図に示した従来技術にお
けるスイッチの開閉タイミング図である。 １……正の電源端子、２……入力端子、3,4……基準電
圧端子、５……出力端子、11,12,24……容量、13,14…
…ＰチャンネルMOS型トランジスタ、15,16,17,18,19…
…ＮチャンネルMOS型トランジスタ、20,21,22,23,25…
…スイッチ。
Claims (1)
- 【請求項１】MOS型トランジスタで構成された演算増幅
器と、前記演算増幅器の電源をオフさせることにより消
費電力を低減する第１のスイッチと、前記演算増幅器の
入力端子に接続され入力電圧をホールドするための容量
と、前記容量に特定期間だけ入力を加えるための第２の
スイッチとを有し、前記演算増幅器を動作させるときの
ほか少なくとも前記第２のスイッチがオンからオフに切
り替わるときも前記第１のスイッチをオンし、それ以外
のときは前記第１のスイッチをオフすることを特徴とす
るMOS型サンプルホールドドライバー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076780A JP2553620B2 (ja) | 1988-03-30 | 1988-03-30 | Ｍｏｓ型サンプルホールドドライバー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076780A JP2553620B2 (ja) | 1988-03-30 | 1988-03-30 | Ｍｏｓ型サンプルホールドドライバー装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251396A JPH01251396A (ja) | 1989-10-06 |
| JP2553620B2 true JP2553620B2 (ja) | 1996-11-13 |
Family
ID=13615110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63076780A Expired - Lifetime JP2553620B2 (ja) | 1988-03-30 | 1988-03-30 | Ｍｏｓ型サンプルホールドドライバー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553620B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125754A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Sample hold circuit |
-
1988
- 1988-03-30 JP JP63076780A patent/JP2553620B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125754A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Sample hold circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01251396A (ja) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| US6323697B1 (en) | Low distortion sample and hold circuit | |
| KR0175299B1 (ko) | Fet 비교기 회로 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JPH06236697A (ja) | アナログ電流メモリ装置 | |
| US20020186054A1 (en) | Sample and hold circuit | |
| EP0142520B1 (en) | Circuit for effecting improved slew rate of operational amplifiers | |
| JP2553620B2 (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPH06232706A (ja) | 比較器 | |
| JP2000132989A (ja) | トラックホールド回路 | |
| JPS6336157A (ja) | 比較回路 | |
| US5745400A (en) | Current memory | |
| JP3405257B2 (ja) | チャージポンプ回路 | |
| JPH08335864A (ja) | Ｍｏｓアナログスイッチ | |
| US5717623A (en) | Analog current memory having resistance to reduce current transport error | |
| JP3991350B2 (ja) | スイッチトキャパシタ回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JPH0520890A (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPH01161913A (ja) | クロックドライバー回路 | |
| JP2642255B2 (ja) | サンプルホールド回路 | |
| JP2921184B2 (ja) | チャージポンプ回路 | |
| JP3033346B2 (ja) | サンプルホールド回路 | |
| JPH0766727A (ja) | 電界効果トランジスタで構成されるアナログ信号のサンプリング回路 | |
| JPH01279500A (ja) | サンプル・ホールド増幅回路 | |
| JP2000278056A (ja) | Ｃｍｏｓ−ｔｈａ型増幅器 |