JPH04358390A - Ｆｉｆｏメモリ - Google Patents
ＦｉｆｏメモリInfo
- Publication number
- JPH04358390A JPH04358390A JP3134396A JP13439691A JPH04358390A JP H04358390 A JPH04358390 A JP H04358390A JP 3134396 A JP3134396 A JP 3134396A JP 13439691 A JP13439691 A JP 13439691A JP H04358390 A JPH04358390 A JP H04358390A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data block
- input
- ram
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 22
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 206010000210 abortion Diseases 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、通信制御装置等に使用
するＦＩＦＯ（ファーストインファーストアウト）メモ
リに関し、特にパケットのように複数のデータを１つの
データブロックにまとめて順番に格納するＦＩＦＯメモ
リに関する。
するＦＩＦＯ（ファーストインファーストアウト）メモ
リに関し、特にパケットのように複数のデータを１つの
データブロックにまとめて順番に格納するＦＩＦＯメモ
リに関する。
【０００２】
【従来の技術】図３は従来のＦＩＦＯメモリの構成を示
している。図３において、３１はＲＡＭ（ランダムアク
セスメモリ）であり、入力データ３１０、データブロッ
ク入力終了信号３１１および入力データブロックエラー
信号３１４を格納する。３２は書き込みポインタであり
、ＲＡＭ３１内の次にデータを書き込む位置を示す。 ３３は読み出しポインタであり、ＲＡＭ３１内の次に読
み出すデータの位置を示す。３４はデータ数検出回路で
あり、書き込みポインタ３２の保持する値と読み出しポ
インタ３３の保持する値とを比較し、ＲＡＭ３１内に空
きがないことを示す信号３１６と、ＲＡＭ３１内にデー
タが格納されていないことを示す信号３１７とを出力す
る。３５は書き込み制御回路であり、データ書き込み信
号３１２が入力されると、信号３１６によってＲＡＭ３
１に空きがあることを確認して書き込みの指示をする。 ３６は読み出し制御回路であり、データ読み出し信号３
１３が入力されると、信号３１７によってＲＡＭ３１に
データがあることを確認して読み出しの指示をする。
している。図３において、３１はＲＡＭ（ランダムアク
セスメモリ）であり、入力データ３１０、データブロッ
ク入力終了信号３１１および入力データブロックエラー
信号３１４を格納する。３２は書き込みポインタであり
、ＲＡＭ３１内の次にデータを書き込む位置を示す。 ３３は読み出しポインタであり、ＲＡＭ３１内の次に読
み出すデータの位置を示す。３４はデータ数検出回路で
あり、書き込みポインタ３２の保持する値と読み出しポ
インタ３３の保持する値とを比較し、ＲＡＭ３１内に空
きがないことを示す信号３１６と、ＲＡＭ３１内にデー
タが格納されていないことを示す信号３１７とを出力す
る。３５は書き込み制御回路であり、データ書き込み信
号３１２が入力されると、信号３１６によってＲＡＭ３
１に空きがあることを確認して書き込みの指示をする。 ３６は読み出し制御回路であり、データ読み出し信号３
１３が入力されると、信号３１７によってＲＡＭ３１に
データがあることを確認して読み出しの指示をする。
【０００３】ＲＡＭ３１には、１つのデータブロックと
してまとまつて順番に入力される入力データ３１０と、
データブロックの最後の入力データ３１０が入力される
と同時に１となるデータブロック入力最終信号３１１と
、入力されたデータブロックにエラーなどが発生した場
合に１となる入力データブロックエラー信号３１４が格
納される。また、上記３種類のデータはそれぞれ出力デ
ータ３１９、データブロック出力終了信号３１５、出力
データブロックエラー信号３１８として読み出される。
してまとまつて順番に入力される入力データ３１０と、
データブロックの最後の入力データ３１０が入力される
と同時に１となるデータブロック入力最終信号３１１と
、入力されたデータブロックにエラーなどが発生した場
合に１となる入力データブロックエラー信号３１４が格
納される。また、上記３種類のデータはそれぞれ出力デ
ータ３１９、データブロック出力終了信号３１５、出力
データブロックエラー信号３１８として読み出される。
【０００４】以上のように構成されたＦＩＦＯメモリに
ついて、以下にその動作について説明する。まず、ＲＡ
Ｍ３１内に格納されたデータブロックの例を図４を参照
して説明する。図４において、ＲＡＭ３１内にはすでに
データブロックＡ、Ｂが格納されており、データブロッ
クＣが入力中である。データブロックＡはＡ１〜Ａｎ個
のデータから成るが、データＡ１〜Ａ７に既に読み出さ
れている。ｎ個目のデータＡｎと同時に書き込まれたデ
ータブロック入力終了信号３１１は１となる。これによ
って、ｎ個目のデータＡｎがデータブロックＡの最終の
データであることを示す。また、データブロックＢはＢ
１〜Ｂｍ個のデータから成り、ｍ個目のデータＢｍと同
時に書き込まれたデータブロック入力終了信号３１１は
１となる。さらに、ｍ個目のデータＢｍと同時に書き込
まれた入力データブロックエラー信号３１４も１となっ
ており、データブロックＢはエラーが発生したデータブ
ロックであることが示されている。データブロックＣは
５個のデータが書き込まれているが、まだ入力中であり
最終のデータは書き込まれていない。また、読み出しポ
インタ３３は、すでに書き込まれているデータの先頭、
すなわちデータＡ８の格納されている場所を示し、書き
込みポインタ３２は、既に書き込まれている最後のデー
タＣ５の次の場所を示す。
ついて、以下にその動作について説明する。まず、ＲＡ
Ｍ３１内に格納されたデータブロックの例を図４を参照
して説明する。図４において、ＲＡＭ３１内にはすでに
データブロックＡ、Ｂが格納されており、データブロッ
クＣが入力中である。データブロックＡはＡ１〜Ａｎ個
のデータから成るが、データＡ１〜Ａ７に既に読み出さ
れている。ｎ個目のデータＡｎと同時に書き込まれたデ
ータブロック入力終了信号３１１は１となる。これによ
って、ｎ個目のデータＡｎがデータブロックＡの最終の
データであることを示す。また、データブロックＢはＢ
１〜Ｂｍ個のデータから成り、ｍ個目のデータＢｍと同
時に書き込まれたデータブロック入力終了信号３１１は
１となる。さらに、ｍ個目のデータＢｍと同時に書き込
まれた入力データブロックエラー信号３１４も１となっ
ており、データブロックＢはエラーが発生したデータブ
ロックであることが示されている。データブロックＣは
５個のデータが書き込まれているが、まだ入力中であり
最終のデータは書き込まれていない。また、読み出しポ
インタ３３は、すでに書き込まれているデータの先頭、
すなわちデータＡ８の格納されている場所を示し、書き
込みポインタ３２は、既に書き込まれている最後のデー
タＣ５の次の場所を示す。
【０００５】次に、データの書き込みおよび読み出し動
作について図３を参照して説明する。まず、データ書き
込み信号３１２が入力されると、書き込み制御回路３５
は、信号３１６によってＲＡＭ３１に空きがあることを
確認して書き込みの指示をする。このとき同時に入力デ
ータ３１０、データブロック入力終了信号３１１および
入力データブロックエラー信号３１４が入力され、ＲＡ
Ｍ３１に格納される。書き込み動作が終わると、書き込
みポインタ３２は保持している値を１増やすことによっ
て、ＲＡＭ３１内の次の格納場所を示す。
作について図３を参照して説明する。まず、データ書き
込み信号３１２が入力されると、書き込み制御回路３５
は、信号３１６によってＲＡＭ３１に空きがあることを
確認して書き込みの指示をする。このとき同時に入力デ
ータ３１０、データブロック入力終了信号３１１および
入力データブロックエラー信号３１４が入力され、ＲＡ
Ｍ３１に格納される。書き込み動作が終わると、書き込
みポインタ３２は保持している値を１増やすことによっ
て、ＲＡＭ３１内の次の格納場所を示す。
【０００６】次に、データ読み出し信号３１３が入力さ
れると、読み出し制御回路３６は、信号３１７によって
ＲＡＭ３１が空きでないことを確認して読み出しの指示
をする。ＲＡＭ３１からは出力データ３１９とともにデ
ータブロック出力終了信号３１５、出力データブロック
エラー信号３１８が出力され、それぞれ読み出したデー
タ３１９がデータブロックの最後のデータかどうか、読
み出したデータブロックにエラーが発生しているかどう
かを示す。読み出し動作が終わると、読み出しポインタ
３３は保持している値を１増やすことによって、ＲＡＭ
３１内の次に読み出すべきデータの格納場所を示す。
れると、読み出し制御回路３６は、信号３１７によって
ＲＡＭ３１が空きでないことを確認して読み出しの指示
をする。ＲＡＭ３１からは出力データ３１９とともにデ
ータブロック出力終了信号３１５、出力データブロック
エラー信号３１８が出力され、それぞれ読み出したデー
タ３１９がデータブロックの最後のデータかどうか、読
み出したデータブロックにエラーが発生しているかどう
かを示す。読み出し動作が終わると、読み出しポインタ
３３は保持している値を１増やすことによって、ＲＡＭ
３１内の次に読み出すべきデータの格納場所を示す。
【０００７】このように、上記従来のＦＩＦＯメモリで
は、ＲＡＭ３１内のデータ格納場所を書き込みポインタ
３２と読み出しポインタ３３によって管理することによ
って、ファーストインファーストアウト動作を行なうこ
とができる。また、データブロック入力終了信号３１１
を入力データ３１０とともにＲＡＭ３１に格納すること
によって、読み出し時にデータをデータブロック毎に区
切ることができる。さらに、入力データブロックエラー
信号３１４を入力データ３１０とともにＲＡＭ３１に格
納することによって、読み出したデータブロックにオー
バーランなどのエラーが発生したことを読み出し側に知
らせることができる。
は、ＲＡＭ３１内のデータ格納場所を書き込みポインタ
３２と読み出しポインタ３３によって管理することによ
って、ファーストインファーストアウト動作を行なうこ
とができる。また、データブロック入力終了信号３１１
を入力データ３１０とともにＲＡＭ３１に格納すること
によって、読み出し時にデータをデータブロック毎に区
切ることができる。さらに、入力データブロックエラー
信号３１４を入力データ３１０とともにＲＡＭ３１に格
納することによって、読み出したデータブロックにオー
バーランなどのエラーが発生したことを読み出し側に知
らせることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来のＦＩＦＯメモリでは、書き込み中のデータブロック
にエラーが発生した場合、その処理方法に以下に述べる
ような問題があった。説明を容易にするため、たとえば
ＨＤＬＣ（Ｈｉｇｈ Ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ
Ｃｏｎｔｒｏｌ Ｐｒｏｃｅｄｕｒｅ）フレームを格
納する受信バッファに上記従来のＦＩＦＯメモリが適用
された場合について述べる。
来のＦＩＦＯメモリでは、書き込み中のデータブロック
にエラーが発生した場合、その処理方法に以下に述べる
ような問題があった。説明を容易にするため、たとえば
ＨＤＬＣ（Ｈｉｇｈ Ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ
Ｃｏｎｔｒｏｌ Ｐｒｏｃｅｄｕｒｅ）フレームを格
納する受信バッファに上記従来のＦＩＦＯメモリが適用
された場合について述べる。
【０００９】ＨＤＬＣパケットの受信バッファに適用さ
れた上記従来のＦＩＦＯメモリでは、パケットが上記デ
ータブロックにあたる。書き込み中のパケットに発生し
得るエラーとしては、オーバーラン、ＦＣＳ（Ｆｒａｍ
ｅ ＣｈｅｃｋＳｅｑｕｅｎｃｅ）エラー、パケット長
異常、アボートなどがある。これらのエラーは、パケッ
トを途中まで、あるいは全て受信してその受信バッファ
に格納してから発生する。
れた上記従来のＦＩＦＯメモリでは、パケットが上記デ
ータブロックにあたる。書き込み中のパケットに発生し
得るエラーとしては、オーバーラン、ＦＣＳ（Ｆｒａｍ
ｅ ＣｈｅｃｋＳｅｑｕｅｎｃｅ）エラー、パケット長
異常、アボートなどがある。これらのエラーは、パケッ
トを途中まで、あるいは全て受信してその受信バッファ
に格納してから発生する。
【００１０】上記従来のＦＩＦＯメモリでは、上記エラ
ーが発生した場合、次の２つの対策をすることができた
。１つ目は、エラーが発生した時点でそのＦＩＦＯメモ
リをリセットする方法である。この場合、エラーを起こ
したパケットだけでなくそのＦＩＦＯメモリに格納され
ている全てのパケットが廃棄されてしまうという問題が
あった。２つ目は、入力データブロックエラー信号３１
４を１にすることによって読み出し側にエラー発生を通
知することである。この場合、読み出し側はそのデータ
ブロックを全て読み出して廃棄する必要があり、読み出
し動作が無駄になってしまうという問題があった。さら
に、エラーの通知のためのＲＡＭ３１を使用するため、
ＲＡＭ３１により大きな容量が必要であるという問題も
あった。
ーが発生した場合、次の２つの対策をすることができた
。１つ目は、エラーが発生した時点でそのＦＩＦＯメモ
リをリセットする方法である。この場合、エラーを起こ
したパケットだけでなくそのＦＩＦＯメモリに格納され
ている全てのパケットが廃棄されてしまうという問題が
あった。２つ目は、入力データブロックエラー信号３１
４を１にすることによって読み出し側にエラー発生を通
知することである。この場合、読み出し側はそのデータ
ブロックを全て読み出して廃棄する必要があり、読み出
し動作が無駄になってしまうという問題があった。さら
に、エラーの通知のためのＲＡＭ３１を使用するため、
ＲＡＭ３１により大きな容量が必要であるという問題も
あった。
【００１１】本発明は、このような従来の問題を解決す
るものであり、無駄な読み出しをせずにエラーを起こし
たデータブロックだけを廃棄して読み出し側の負担を軽
減するとともに、他のデータブロックの読み出しを可能
とする優れたＦＩＦＯメモリを提供することを目的とす
る。
るものであり、無駄な読み出しをせずにエラーを起こし
たデータブロックだけを廃棄して読み出し側の負担を軽
減するとともに、他のデータブロックの読み出しを可能
とする優れたＦＩＦＯメモリを提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、１つのデータブロックとしてまとまって
入力される複数のデータおよびデータブロックの区切り
を示すビットを格納するデータ記憶手段と、すでに格納
されたデータブロックの最後のデータの書き込み位置を
示す最終書き込み位置記憶手段と、データ記憶手段内の
次にデータを書き込む位置を示し、データの書き込みが
指示されると保持する値を１増やし、入力中のデータブ
ロックのエラーが通知されると最終書き込み位置記憶手
段の保持する値を読み込んで、保持している値を更新す
るデータ書き込み位置指示手段と、データ記憶手段内の
次に読み出すデータの位置を示すデータ読み出し位置指
示手段とを設け、入力中のデータブロックにエラーが発
生するとデータ書き込み位置指示手段の値を最終書き込
み位置記憶手段の保持する値で更新することによって入
力中のデータブロックを廃棄するようにしたものである
。
成するために、１つのデータブロックとしてまとまって
入力される複数のデータおよびデータブロックの区切り
を示すビットを格納するデータ記憶手段と、すでに格納
されたデータブロックの最後のデータの書き込み位置を
示す最終書き込み位置記憶手段と、データ記憶手段内の
次にデータを書き込む位置を示し、データの書き込みが
指示されると保持する値を１増やし、入力中のデータブ
ロックのエラーが通知されると最終書き込み位置記憶手
段の保持する値を読み込んで、保持している値を更新す
るデータ書き込み位置指示手段と、データ記憶手段内の
次に読み出すデータの位置を示すデータ読み出し位置指
示手段とを設け、入力中のデータブロックにエラーが発
生するとデータ書き込み位置指示手段の値を最終書き込
み位置記憶手段の保持する値で更新することによって入
力中のデータブロックを廃棄するようにしたものである
。
【００１３】
【作用】したがって、本発明によれば、データ記憶手段
内のデータ格納場所を書き込み位置指示手段と読み出し
位置指示手段によって管理することによって、ファース
トインファーストアウト動作を行なうことができる。ま
た、データブロックの区切りを示すビットを入力データ
とともにデータ記憶手段に格納することによって、読み
出し時にデータをデータブロック毎に区切ることができ
る。さらに、すでに格納されたデータブロックの最後の
データの書き込み位置を最終書き込み位置記憶手段に記
憶しておき、入力中のデータブロックにエラーが発生し
たことが通知された時に、データ書き込み位置指示手段
の値を最終書き込み位置記憶手段の保持する値で更新す
ることによって、入力中のデータブロックを廃棄するこ
とができる。したがって、読み出し側でＦＩＦＯメモリ
全体のリセットや無駄な読み出しをする必要がないとい
う効果を有する。
内のデータ格納場所を書き込み位置指示手段と読み出し
位置指示手段によって管理することによって、ファース
トインファーストアウト動作を行なうことができる。ま
た、データブロックの区切りを示すビットを入力データ
とともにデータ記憶手段に格納することによって、読み
出し時にデータをデータブロック毎に区切ることができ
る。さらに、すでに格納されたデータブロックの最後の
データの書き込み位置を最終書き込み位置記憶手段に記
憶しておき、入力中のデータブロックにエラーが発生し
たことが通知された時に、データ書き込み位置指示手段
の値を最終書き込み位置記憶手段の保持する値で更新す
ることによって、入力中のデータブロックを廃棄するこ
とができる。したがって、読み出し側でＦＩＦＯメモリ
全体のリセットや無駄な読み出しをする必要がないとい
う効果を有する。
【００１４】さらに本発明によれば、エラーが発生した
データブロックをデータ記憶手段に格納せず廃棄するた
め、データ記憶手段を有効に活用できるという効果を有
する。また、エラーを通知するためにデータ記憶手段を
使用する必要がないので、データ記憶手段の容量を小さ
くできるという効果を有する。
データブロックをデータ記憶手段に格納せず廃棄するた
め、データ記憶手段を有効に活用できるという効果を有
する。また、エラーを通知するためにデータ記憶手段を
使用する必要がないので、データ記憶手段の容量を小さ
くできるという効果を有する。
【００１５】
【実施例】図１は本発明の一実施例の構成を示すもので
ある。図１において、１１はＲＡＭ（ランダムアクセス
メモリ）であり、入力データ１１０とデータブロック入
力終了信号１１１を格納する。１２は最終書き込みポイ
ンタであり、ＲＡＭ１１にすでに格納されたデータブロ
ックの最後のデータの書き込み位置を記憶する。１３は
書き込みポインタであり、ＲＡＭ１１内の次にデータを
書き込む位置を示す。１４は読み出しポインタであり、
ＲＡＭ１１内の次に読み出すデータの位置を示す。１５
はデータ数検出回路であり、書き込みポインタ１３の保
持する値と読み出しポインタ１４の保持する値を比較し
、ＲＡＭ１１内に空きがないことを示す信号１１７と、
ＲＡＭ１１内にデータが格納されていないことを示す信
号１１８を出力する。１６は書き込み制御回路であり、
データ書き込み信号１１２が入力されると、信号１１７
によってＲＡＭ１１に空きがあることを確認して書き込
みの指示をする。１７は読み出し制御回路であり、デー
タ読み出し信号１１３が入力されると、信号１１８によ
ってＲＡＭ１１にデータがあることを確認して読み出し
の指示をする。
ある。図１において、１１はＲＡＭ（ランダムアクセス
メモリ）であり、入力データ１１０とデータブロック入
力終了信号１１１を格納する。１２は最終書き込みポイ
ンタであり、ＲＡＭ１１にすでに格納されたデータブロ
ックの最後のデータの書き込み位置を記憶する。１３は
書き込みポインタであり、ＲＡＭ１１内の次にデータを
書き込む位置を示す。１４は読み出しポインタであり、
ＲＡＭ１１内の次に読み出すデータの位置を示す。１５
はデータ数検出回路であり、書き込みポインタ１３の保
持する値と読み出しポインタ１４の保持する値を比較し
、ＲＡＭ１１内に空きがないことを示す信号１１７と、
ＲＡＭ１１内にデータが格納されていないことを示す信
号１１８を出力する。１６は書き込み制御回路であり、
データ書き込み信号１１２が入力されると、信号１１７
によってＲＡＭ１１に空きがあることを確認して書き込
みの指示をする。１７は読み出し制御回路であり、デー
タ読み出し信号１１３が入力されると、信号１１８によ
ってＲＡＭ１１にデータがあることを確認して読み出し
の指示をする。
【００１６】ＲＡＭ１１には、１つのデータブロックと
してまとまった順番に入力されるデータ１１０と、デー
タブロックの最後の入力データ１１０が入力されると同
時に１となるデータブロック入力終了信号１１１が格納
される。また、上記２種類のデータはそれぞれ出力デー
タ１１５、データブロック出力終了信号１１６として読
み出される。
してまとまった順番に入力されるデータ１１０と、デー
タブロックの最後の入力データ１１０が入力されると同
時に１となるデータブロック入力終了信号１１１が格納
される。また、上記２種類のデータはそれぞれ出力デー
タ１１５、データブロック出力終了信号１１６として読
み出される。
【００１７】次に上記実施例の動作について説明する。
まず、ＲＡＭ１１内に格納されたブロックデータの例を
図２を参照して説明する。図２において、ＲＡＭ１１内
にはすでにデータブロックＡ、Ｂが格納されており、デ
ータブロックＣが入力中である。データブロックＡはＡ
１からＡｎ個のデータから成るが、データＡ１からＡ７
は既に読み出されている。ｎ個目のデータＡｎと同時に
書き込まれたデータブロック入力終了信号１１１は１と
なる。これによって、ｎ個目のデータＡｎがデータブロ
ックＡの最終のデータであることを示す。データブロッ
クＢはＢ１〜Ｂｍ個のデータから成り、ｍ個目のデータ
Ｂｍと同時に書き込まれたデータブロック入力終了信号
１１１は１となる。データブロックＣは５個のデータが
書き込まれているが、まだ入力中であり最後のデータは
書き込まれていない。また、読み出しポインタ１４は、
すでに書き込まれているデータの先頭、すなわちデータ
Ａ８の格納されている場所を示し、書き込みポインタ１
３は、既に書き込まれている最後のデータＣ５の次の場
所を示す。最終書き込みポインタ１２は、既に書き込み
が終わった最後のデータブロックであるデータブロック
Ｂの最後のデータＢｍの格納場所を示す。
図２を参照して説明する。図２において、ＲＡＭ１１内
にはすでにデータブロックＡ、Ｂが格納されており、デ
ータブロックＣが入力中である。データブロックＡはＡ
１からＡｎ個のデータから成るが、データＡ１からＡ７
は既に読み出されている。ｎ個目のデータＡｎと同時に
書き込まれたデータブロック入力終了信号１１１は１と
なる。これによって、ｎ個目のデータＡｎがデータブロ
ックＡの最終のデータであることを示す。データブロッ
クＢはＢ１〜Ｂｍ個のデータから成り、ｍ個目のデータ
Ｂｍと同時に書き込まれたデータブロック入力終了信号
１１１は１となる。データブロックＣは５個のデータが
書き込まれているが、まだ入力中であり最後のデータは
書き込まれていない。また、読み出しポインタ１４は、
すでに書き込まれているデータの先頭、すなわちデータ
Ａ８の格納されている場所を示し、書き込みポインタ１
３は、既に書き込まれている最後のデータＣ５の次の場
所を示す。最終書き込みポインタ１２は、既に書き込み
が終わった最後のデータブロックであるデータブロック
Ｂの最後のデータＢｍの格納場所を示す。
【００１８】次に、データの書き込みおよび読み出し動
作について図１を参照して説明する。まず、データ書き
込み信号１１２が入力されると、書き込み制御回路１６
は、信号１１７によってＲＡＭに空きがあることを確認
して書き込みの指示をする。このとき同時に入力データ
１１０とデータブロック入力終了信号１１１が入力され
、ＲＡＭ１１に格納される。書き込み動作が終わると、
書き込みポインタ１３は保持している値を１増やすこと
によって、ＲＡＭ１１内の次の格納場所を示す。また、
データブロック入力終了信号１１１が１の場合は、書き
込みポインタ１３の値が更新された後、その書き込みポ
インタ１３の値を最終書き込みポインタ１２に格納する
。
作について図１を参照して説明する。まず、データ書き
込み信号１１２が入力されると、書き込み制御回路１６
は、信号１１７によってＲＡＭに空きがあることを確認
して書き込みの指示をする。このとき同時に入力データ
１１０とデータブロック入力終了信号１１１が入力され
、ＲＡＭ１１に格納される。書き込み動作が終わると、
書き込みポインタ１３は保持している値を１増やすこと
によって、ＲＡＭ１１内の次の格納場所を示す。また、
データブロック入力終了信号１１１が１の場合は、書き
込みポインタ１３の値が更新された後、その書き込みポ
インタ１３の値を最終書き込みポインタ１２に格納する
。
【００１９】次に、データ読み出し信号１１３が入力さ
れると、読み出し制御回路７は、信号１１８によってＲ
ＡＭ１１が空きでないことを確認して読み出しの指示を
する。ＲＡＭ１１からは出力データ１１５とともにデー
タブロック出力終了信号１１６が出力され、読み出した
データ１１５がデータブロックの最後のデータかどうか
を示す。読み出し動作が終わると、読み出しポインタ１
４は保持している値を１増やすことによって、ＲＡＭ１
１内の次に読み出すべきデータの格納場所を示す。
れると、読み出し制御回路７は、信号１１８によってＲ
ＡＭ１１が空きでないことを確認して読み出しの指示を
する。ＲＡＭ１１からは出力データ１１５とともにデー
タブロック出力終了信号１１６が出力され、読み出した
データ１１５がデータブロックの最後のデータかどうか
を示す。読み出し動作が終わると、読み出しポインタ１
４は保持している値を１増やすことによって、ＲＡＭ１
１内の次に読み出すべきデータの格納場所を示す。
【００２０】次に、入力データブロックエラー信号１１
４が入力された場合の動作について説明する。入力デー
タブロックエラー信号１１４が入力されると、最終書き
込みポインタ１２が保持している既に書き込まれたデー
タブロックの最後に書き込まれたデータの位置を、書き
込みポインタ１３に格納することによって書き込み中の
データブロックを廃棄する。
４が入力された場合の動作について説明する。入力デー
タブロックエラー信号１１４が入力されると、最終書き
込みポインタ１２が保持している既に書き込まれたデー
タブロックの最後に書き込まれたデータの位置を、書き
込みポインタ１３に格納することによって書き込み中の
データブロックを廃棄する。
【００２１】このように、上記実施例によれば、ＲＡＭ
１１内のデータ格納場所を書き込みポインタ１３と読み
出しポインタ１４によって管理することによって、ファ
ーストインファーストアウト動作を行なうことができる
。また、データブロック入力終了信号１１１を入力デー
タ１１０とともにＲＡＭ１１に格納することによって、
読み出し時にデータをデータブロック毎に区切ることが
できる。さらに、すでに格納されたデータブロックの最
後のデータの書き込み位置を最終書き込みポインタ１２
に記憶しておき、入力データブロックエラー信号１１４
によって書き込み中のデータブロックにエラーが発生し
たことが通知された時に、書き込みポインタ１３の値を
最終書き込みポインタ１２の保持する値で更新すること
によって、書き込み中のデータブロックを廃棄すること
ができる。したがって、読み出し側でＦＩＦＯメモリ全
体のリセットや無駄な読み出しをする必要がないという
効果を有する。
１１内のデータ格納場所を書き込みポインタ１３と読み
出しポインタ１４によって管理することによって、ファ
ーストインファーストアウト動作を行なうことができる
。また、データブロック入力終了信号１１１を入力デー
タ１１０とともにＲＡＭ１１に格納することによって、
読み出し時にデータをデータブロック毎に区切ることが
できる。さらに、すでに格納されたデータブロックの最
後のデータの書き込み位置を最終書き込みポインタ１２
に記憶しておき、入力データブロックエラー信号１１４
によって書き込み中のデータブロックにエラーが発生し
たことが通知された時に、書き込みポインタ１３の値を
最終書き込みポインタ１２の保持する値で更新すること
によって、書き込み中のデータブロックを廃棄すること
ができる。したがって、読み出し側でＦＩＦＯメモリ全
体のリセットや無駄な読み出しをする必要がないという
効果を有する。
【００２２】また、上記実施例によれば、エラーが発生
したデータブロックをＲＡＭ１１に格納せず廃棄するた
め、ＲＡＭ１１を有効に使用できるという効果を有する
。また、エラーを通知するためにＲＡＭ１１を使用する
必要がないので、ＲＡＭ１１の容量を小さくできるとい
う効果を有する。
したデータブロックをＲＡＭ１１に格納せず廃棄するた
め、ＲＡＭ１１を有効に使用できるという効果を有する
。また、エラーを通知するためにＲＡＭ１１を使用する
必要がないので、ＲＡＭ１１の容量を小さくできるとい
う効果を有する。
【００２３】
【発明の効果】本発明は、上記実施例から明らかなよう
に、すでに格納されたデータブロックの最後のデータの
書き込み位置を最終書き込み位置記憶手段に記憶してお
き、書き込み中のデータブロックにエラーが発生したこ
とが通知されると、データ書き込み位置指示手段の値を
最終書き込み位置記憶手段の保持する値で更新すること
によって、書き込み中のデータブロックを廃棄するよう
にしたものであり、読み出し側でＦＩＦＯメモリ全体の
リセットをして書き込まれている全データブロックを廃
棄したり、読み出し側がエラーの発生したデータブロッ
クを読み出して廃棄する必要がないという効果を有する
。したがって、読み出し側の負担が軽減されるという利
点を有する。
に、すでに格納されたデータブロックの最後のデータの
書き込み位置を最終書き込み位置記憶手段に記憶してお
き、書き込み中のデータブロックにエラーが発生したこ
とが通知されると、データ書き込み位置指示手段の値を
最終書き込み位置記憶手段の保持する値で更新すること
によって、書き込み中のデータブロックを廃棄するよう
にしたものであり、読み出し側でＦＩＦＯメモリ全体の
リセットをして書き込まれている全データブロックを廃
棄したり、読み出し側がエラーの発生したデータブロッ
クを読み出して廃棄する必要がないという効果を有する
。したがって、読み出し側の負担が軽減されるという利
点を有する。
【００２４】さらに本発明によれば、エラーが発生した
データブロックをデータ記憶手段に格納せず廃棄するた
め、データ記憶手段を有効に使用できるという効果を有
する。また、エラーを通知するためにデータ記憶手段を
使用する必要がないので、データ記憶手段の容量を小さ
くできるという効果を有する。
データブロックをデータ記憶手段に格納せず廃棄するた
め、データ記憶手段を有効に使用できるという効果を有
する。また、エラーを通知するためにデータ記憶手段を
使用する必要がないので、データ記憶手段の容量を小さ
くできるという効果を有する。
【図１】本発明の一実施例におけるＦＩＦＯメモリの構
成を示す概略ブロック図
成を示す概略ブロック図
【図２】本発明の一実施例におけるデータ格納例を示す
模式図
模式図
【図３】従来のＦＩＦＯメモリの構成を示す概略ブロッ
ク図
ク図
【図４】従来のＦＩＦＯメモリにおけるデータ格納例を
示す模式図
示す模式図
１１ ＲＡＭ
１２ 最終書き込みポインタ
１３ 書き込みポインタ
１４ 読み出しポインタ
１５ データ数検出回路
１６ 書き込み制御回路
１７ 読み出し制御回路
１１０ 入力データ
１１１ データブロック入力終了信号１１２ デー
タ書き込み信号 １１３ データ読み出し信号 １１４ 入力データブロックエラー信号１１５ 出
力データ １１６ データブロック出力終了信号１１７ ＲＡ
Ｍに空きがないことを示す信号１１８ ＲＡＭにデー
タが格納されていないことを示す信号
タ書き込み信号 １１３ データ読み出し信号 １１４ 入力データブロックエラー信号１１５ 出
力データ １１６ データブロック出力終了信号１１７ ＲＡ
Ｍに空きがないことを示す信号１１８ ＲＡＭにデー
タが格納されていないことを示す信号
Claims (1)
- 【請求項１】 １つのデータブロックとしてまとまっ
て入力される複数のデータおよびデータブロックの区切
りを示すビットを格納するデータ記憶手段と、すでに格
納されたデータブロックの最後のデータの書き込み位置
を記憶する最終書き込み位置記憶手段と、上記データ記
憶手段内の次にデータを書き込む位置を示し、データの
書き込みが指示されると保持する値を１増やし、入力中
のデータブロックのエラーが通知されると上記最終書き
込み位置記憶手段の保持する値を読み込んで、保持して
いる値を更新するデータ書き込み位置指示手段と、上記
データ記憶手段内の次に読み出すデータの位置を示すデ
ータ読み出し位置指示手段とを備えたＦＩＦＯメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3134396A JPH04358390A (ja) | 1991-06-05 | 1991-06-05 | Ｆｉｆｏメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3134396A JPH04358390A (ja) | 1991-06-05 | 1991-06-05 | Ｆｉｆｏメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04358390A true JPH04358390A (ja) | 1992-12-11 |
Family
ID=15127424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3134396A Pending JPH04358390A (ja) | 1991-06-05 | 1991-06-05 | Ｆｉｆｏメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04358390A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949808A2 (en) * | 1998-02-20 | 1999-10-13 | Nec Corporation | PID filter circuit and FIFO circuit |
| JP2008236309A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | パケット処理装置および通信装置 |
| JP2011113404A (ja) * | 2009-11-27 | 2011-06-09 | Fujitsu Ltd | バッファメモリ装置、及び、バッファリング方法 |
| US8199756B2 (en) | 2007-03-20 | 2012-06-12 | Fujitsu Limited | Forwarding apparatus, forwarding method, and computer product |
-
1991
- 1991-06-05 JP JP3134396A patent/JPH04358390A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949808A2 (en) * | 1998-02-20 | 1999-10-13 | Nec Corporation | PID filter circuit and FIFO circuit |
| EP0949808A3 (en) * | 1998-02-20 | 2008-11-19 | Nec Corporation | PID filter circuit and FIFO circuit |
| JP2008236309A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | パケット処理装置および通信装置 |
| US8199756B2 (en) | 2007-03-20 | 2012-06-12 | Fujitsu Limited | Forwarding apparatus, forwarding method, and computer product |
| JP2011113404A (ja) * | 2009-11-27 | 2011-06-09 | Fujitsu Ltd | バッファメモリ装置、及び、バッファリング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0118446B1 (en) | First-in, first-out (fifo) memory configuration for queue storage | |
| US6977897B1 (en) | System and method for jitter compensation in data transfers | |
| JP2865692B2 (ja) | スイッチングシステム及びその構成方法 | |
| US20080215772A1 (en) | System method structure in network processor that indicates last data buffer of frame packet by last flag bit that is either in first or second position | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| JPH04358390A (ja) | Ｆｉｆｏメモリ | |
| US8363653B2 (en) | Packet forwarding method and device | |
| CA2358323A1 (en) | Transporting data transmission units of different sizes using segments of fixed sizes | |
| JPH04138742A (ja) | パケットのバッファ記憶装置 | |
| JP2009042895A (ja) | チェ−ンメモリ装置及びその管理方法 | |
| JPH04188243A (ja) | 記憶装置 | |
| JPH05199282A (ja) | Ｆｉｆｏメモリ | |
| JP5379075B2 (ja) | データ入出力装置、データ記憶方法及びプログラム | |
| US7315549B2 (en) | Formatting data for a buffer | |
| JP2674510B2 (ja) | パケット受信装置 | |
| CN111292667B (zh) | 一种时序控制器及显示面板 | |
| JPH03198544A (ja) | パリティ計数回路 | |
| JP3998941B2 (ja) | データビットを選択（パンクチャリング）するための方法 | |
| JP2002050172A (ja) | Ｆｉｆｏ制御回路 | |
| JP2944549B2 (ja) | セル処理回路 | |
| JP4992260B2 (ja) | バッファ装置及びバッファ制御方法 | |
| JP2741150B2 (ja) | トラヒック観測方法および観測装置 | |
| JPH01106136A (ja) | ハードウェア・キュー | |
| JPS616746A (ja) | 部分書込み制御方式 | |
| KR19980035676A (ko) | 비연속적인 다중 근원 디지탈 데이타의 백업 장치 |