JPH0427195Y2 - - Google Patents
Info
- Publication number
- JPH0427195Y2 JPH0427195Y2 JP19015685U JP19015685U JPH0427195Y2 JP H0427195 Y2 JPH0427195 Y2 JP H0427195Y2 JP 19015685 U JP19015685 U JP 19015685U JP 19015685 U JP19015685 U JP 19015685U JP H0427195 Y2 JPH0427195 Y2 JP H0427195Y2
- Authority
- JP
- Japan
- Prior art keywords
- board
- sub
- support frame
- motherboard
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004806 packaging method and process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000005476 soldering Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は電子回路を高密度に実装する技術に
関する。[Detailed Description of the Invention] [Industrial Field of Application] This invention relates to a technology for packaging electronic circuits in high density.
この考案は、プリント基板に電子回路を実装す
る場合において、サブボードの大きさを規格化
し、これを所定の支持枠体によりマザーボードに
支持するとともに、電気的に接続することによ
り、電子回路の実装の高密度化を実現したもので
ある。
When mounting an electronic circuit on a printed circuit board, this idea standardizes the size of the sub-board, supports it on the motherboard with a predetermined support frame, and connects it electrically. This achieved higher density.
ビデオカメラやVTRなどの小型化にともない
電子回路を高密度に実装することが要求されてい
る。そして、そのように高密度に実装する技術と
して、第4図および第5図に示すような方法があ
る。
As video cameras and VTRs become smaller, electronic circuits are required to be mounted in higher density. As a technique for such high-density packaging, there is a method shown in FIGS. 4 and 5.
すなわち、これらの図において、10はサブボ
ード(補助プリント基板)を示し、このサブボー
ド10には、その両面にわたつてIC11、比較
的高さの低い一般の部品12およびチツプ部品1
3などがハンダ付けされているとともに、ボード
10の側部には、断面がF字状のリードピン14
がデユアルインライン状にハンダ付けされてい
る。 That is, in these figures, 10 indicates a sub-board (auxiliary printed circuit board), and this sub-board 10 has an IC 11, a relatively low general component 12, and a chip component 1 on both sides.
3 etc. are soldered, and a lead pin 14 having an F-shaped cross section is attached to the side of the board 10.
are soldered in a dual inline manner.
そして、このようなボード10が、メインボー
ド(主プリント基板)20に取り付けられる。こ
の場合、サブボード10のメインボード20への
取り付けは、一般のICのように、ピン14がメ
インボード20のスルーホールに挿入されてハン
ダ付けされることにより行われる。さらに、メイ
ンボード20も両面に、一般の部品22やチツプ
部品23がハンダ付されている。 Then, such a board 10 is attached to a main board (main printed circuit board) 20. In this case, the sub-board 10 is attached to the main board 20 by inserting the pins 14 into through-holes of the main board 20 and soldering them, like a general IC. Further, general parts 22 and chip parts 23 are soldered to both sides of the main board 20.
また、高密度実装の別の方法として第6図およ
び第7図に示すような技術もある。 Further, as another method of high-density packaging, there is a technique shown in FIGS. 6 and 7.
すなわち、ボード10および素子11〜14に
ついては上述の例と同様であるが、ピン14は先
端が外側に向けて折り曲げられ、この先端がマザ
ーボード20の導体パターンにハンダ付けされて
取り付けられる。 That is, the board 10 and the elements 11 to 14 are the same as in the above example, but the tip of the pin 14 is bent outward, and the tip is soldered to the conductor pattern of the motherboard 20 and attached.
ところが、第4図および第5図の実装方法で
は、サブボード10をメインボード20に取り付
けるために、メインボード20にスルーホールを
必要とするが、そのスルーホールを形成するため
に、マザーボード20には直径が0.8mm程度のラ
ンドを必要とし、これが高密度実装にとつて無視
できない大きさである。また、そのスルーホール
の加工も必要であり、コストアツプとなる。
However, in the mounting method shown in FIGS. 4 and 5, a through hole is required in the main board 20 in order to attach the sub board 10 to the main board 20, but in order to form the through hole, a through hole is required in the mother board 20. requires a land with a diameter of about 0.8 mm, which is a size that cannot be ignored for high-density mounting. Further, processing of the through hole is also required, which increases the cost.
さらに、第6図および第7図の実装方法でも、
ピン14の先端(折り曲げ部分)に対応する面積
をマザーボード20に必要とし、やはり高密度実
装にとつて無視できない。 Furthermore, in the implementation method shown in FIGS. 6 and 7,
An area corresponding to the tips (bent portions) of the pins 14 is required on the motherboard 20, which cannot be ignored for high-density mounting.
また、どちらの実装方法でも、ピン14をサブ
ボード10にハンダ付けするために、その側部か
ら区間Aの範囲には部品を実装できず、やはり高
密度実装にとつて不利である。 Furthermore, in either mounting method, since the pins 14 are soldered to the sub-board 10, components cannot be mounted within the area A from the side thereof, which is also disadvantageous for high-density mounting.
さらに、どちらの実装方法でも、ピン14をサ
ブボード10とマザーボード20とにハンダ付け
しなければならず、すなわち、1本のピン14に
対して2か所のハンダ付けが必要となるので、組
み立て工数の増加となつてしまう。また、第5図
に示すように、大きな部品22がマザーボード2
0に実装されている場合には、サブボード10の
上部にむだな空間ができてしまい、やはり高密度
実装にとつて好ましくない。 Furthermore, in either mounting method, the pin 14 must be soldered to the sub-board 10 and the motherboard 20. In other words, one pin 14 requires soldering in two places, so it is difficult to assemble the pin 14. This results in an increase in man-hours. In addition, as shown in FIG.
0, a wasted space is created above the sub-board 10, which is also not preferable for high-density mounting.
この考案は、以上のような問題点を一掃しよう
とするものである。 This idea is an attempt to eliminate the above problems.
このため、この考案においては、サブボードの
大きさを規格化し、これを所定の支持枠体により
マザーボードに取り付けるとともに、その支持枠
体に設けたバスラインを通じて各ボード間の電気
的な接続を行うようにしたものである。
Therefore, in this invention, the size of the sub-boards is standardized, they are attached to the motherboard using a predetermined support frame, and electrical connections between each board are made through bus lines provided on the support frame. This is how it was done.
サブボードを多層化できるとともに、各サブボ
ードおよびマザーボード間のリードピンが不要に
なるので、きわめて高密度の実装ができる。
Since subboards can be multilayered and lead pins between each subboard and the motherboard are no longer necessary, extremely high-density packaging is possible.
第1図において、サブボード10は、多層スル
ーホール基板により方形に形成され、小容量のコ
ンデンサは、導体パターンとその間に介在するセ
ラミツク層とにより形成され、抵抗器は印刷抵抗
により形成されるともに、各素子間は導体パター
ンおよびスルーホールにより電気的に接続され
る。また、IC11や他のマウント部品12,1
3は、そのボード10の両面にハンダ付けされ
る。さらに、ボード10の平行する2つの側部に
は、所定の間隔で例えば半円形のガイド用切欠1
5が形成されるとともに、この切欠15に端子1
6がスルーホールメツキにより形成され、この端
子16にボード10の導体パターンのうちの必要
なものが接続される。
In FIG. 1, the sub-board 10 is formed into a rectangular shape by a multilayer through-hole board, a small capacitor is formed by a conductive pattern and a ceramic layer interposed therebetween, and a resistor is formed by a printed resistor. , each element is electrically connected by a conductor pattern and a through hole. Also, IC11 and other mounting parts 12,1
3 are soldered to both sides of the board 10. Further, on two parallel sides of the board 10, for example, semicircular guide notches 1 are provided at predetermined intervals.
5 is formed, and the terminal 1 is inserted into this notch 15.
6 is formed by through-hole plating, and necessary ones of the conductor patterns on the board 10 are connected to this terminal 16.
また、他のサブボード10も同じ大きさに規格
化されて同様に構成される。 Further, the other sub-boards 10 are also standardized to the same size and configured similarly.
さらに、支持枠体30が、例えば第2図に示す
ように構成される。すなわち、枠体30は、本体
31とその蓋体32とによりサブボード10に対
応した大きさに構成されるもので、本体31は合
成樹脂などの絶縁材により全体がコ字状に形成さ
れるとともに、その平行する一対の脚部の内壁に
は、サブボード10がスライド式に挿入される複
数対のガイド溝31A,31Bが形成される。ま
た、本体31の中央部の内壁には、ガイド溝31
A,31Bを含む面と直交する方向に、弾性を有
する導線により複数のバスライン33が端子16
の間隔で設けられるとともに、このバスライン3
3の一方の端部は、本体31の端部(底部)に端
子34として取り出される。なお、この場合、バ
スライン33は、ガイド溝31A,31Bに対応
する位置で内側に凸とされる。 Further, the support frame 30 is configured as shown in FIG. 2, for example. That is, the frame 30 is constructed of a main body 31 and its lid 32 to a size corresponding to the sub-board 10, and the main body 31 is made of an insulating material such as synthetic resin and has a U-shape as a whole. At the same time, a plurality of pairs of guide grooves 31A and 31B into which the sub-board 10 is slidably inserted are formed on the inner walls of the pair of parallel legs. Further, a guide groove 31 is provided on the inner wall of the central portion of the main body 31.
A plurality of bus lines 33 are connected to terminals 16 by conductive wires having elasticity in a direction perpendicular to the plane including A and 31B.
This bus line 3 is provided at intervals of
3 is taken out as a terminal 34 at the end (bottom) of the main body 31. In this case, the bus line 33 is convex inward at positions corresponding to the guide grooves 31A and 31B.
さらに、蓋体32の内壁には、バスライン33
と同様のバスライン33が設けられるとともに、
その端部は端子34として取り出される。 Furthermore, a bus line 33 is provided on the inner wall of the lid body 32.
A bus line 33 similar to that is provided, and
The end portion is taken out as a terminal 34.
また、35はシールドケースで、これは本体3
1および蓋体32が合体されたとき、これを覆う
キヤツプ状とされる。 Also, 35 is a shield case, which is the main body 3
1 and the lid body 32 are combined into a cap shape that covers them.
そして、それぞれの部品のマウントされた複数
のサブボード10が、ガイド溝31A,31Bに
よりガイドされて本体31内に支持されるととも
に、蓋体32が本体31の脚部の開方面に配置さ
れて支持枠体30として一体化され、さらに、こ
の支持枠体30に対して端子34とは反対側から
シールドケース35がかぶせられる。したがつ
て、この状態では、サブボード10の端子16が
バスライン33にそれぞれ接するので、複数のサ
ブボード10は、端子16によりバスライン33
を通じて互いに接続されることになる。 The plurality of sub-boards 10 on which the respective components are mounted are guided by the guide grooves 31A and 31B and supported within the main body 31, and the lid body 32 is disposed in the opening direction of the legs of the main body 31. They are integrated as a support frame 30, and a shield case 35 is placed over the support frame 30 from the side opposite to the terminals 34. Therefore, in this state, since the terminals 16 of the sub-boards 10 are in contact with the bus lines 33, the plurality of sub-boards 10 are connected to the bus lines 33 through the terminals 16.
will be connected to each other through
そして、端子34がマザーボード20にハンダ
付けされることにより、所望の電子回路が構成さ
れる。 Then, a desired electronic circuit is constructed by soldering the terminals 34 to the motherboard 20.
こうして、この考案によれば、電子回路が実装
されるが、この場合、特に、この考案によれば、
サブボード10に対してリードピン14を設ける
必要がないので、サブボード10の実装密度を高
くすることができるとともに、実装規模を大きく
できる。例えば、1枚のサブボード10に対する
実装密度および部品点数が従来では3〜5個/cm2
および20〜50点であるのに対し、この考案によれ
ば、15/20個/cm2および100〜200点にすることが
でき、サブボード10単位で機能を持たせること
ができる。 Thus, according to this invention, an electronic circuit is implemented, and in this case, in particular, according to this invention:
Since it is not necessary to provide lead pins 14 on the sub-board 10, the packaging density of the sub-board 10 can be increased, and the packaging scale can be increased. For example, in the past, the mounting density and number of parts for one sub-board 10 was 3 to 5 pieces/cm 2
According to this invention, the number of sub-boards can be 15/20 pieces/cm 2 and 100-200 points, and each sub-board can have a function.
また、サブボード10の複数個を多層に積層で
きるので、マザーボード20にマウントされてい
る他の大型部品22との高さをそろえることがで
き、この点からも実装密度が向上する。 Furthermore, since a plurality of sub-boards 10 can be stacked in multiple layers, the heights can be made the same as those of other large components 22 mounted on the motherboard 20, and from this point of view as well, the mounting density is improved.
さらに、各部品は3次元的に配列されているの
で、各部品の配線の長さが短くなり、したがつ
て、特性を改善することができる。また、修理時
には、サブボード10単位で交換でき、したがつ
て、作業効率が良くなる。また、この電子回路が
搭載されている機器を小型化および軽量化でき
る。さらに、ハンダ付け個所も減少し、生産性も
向上する。 Furthermore, since each component is arranged three-dimensionally, the length of the wiring for each component can be shortened, and the characteristics can therefore be improved. Furthermore, during repair, ten sub-boards can be replaced in units, which improves work efficiency. Additionally, devices equipped with this electronic circuit can be made smaller and lighter. Furthermore, the number of soldering points is reduced, which improves productivity.
第3図に示す例においては、本体31と蓋体3
2とが一体化されて枠体30とされているととも
に、複数のサブボード10が枠体30の開口部か
らスペーサ(図示せず)と交互に挿入されている
場合である。 In the example shown in FIG. 3, the main body 31 and the lid 3
2 are integrated to form a frame 30, and a plurality of sub-boards 10 are inserted alternately with spacers (not shown) from the opening of the frame 30.
なお、上述において、2つのサブボード10間
にシールド板を介在させることもできる。 Note that in the above description, a shield plate may be interposed between the two sub-boards 10.
この考案によれば、サブボード10に対してリ
ードピン14を設ける必要がないので、サブボー
ド10の実装密度を高くすることができるととも
に、実装規模を大きくできる。例えば、1枚のサ
ブボード10に対する実装密度および部品点数が
従来では3〜5個/cm2および20〜50点であるのに
対し、この考案によれば、15/20個/cm2および
100〜200点にすることができ、サブボード10単
位で機能を持たせることができる。
According to this invention, since it is not necessary to provide lead pins 14 on the sub-board 10, the packaging density of the sub-board 10 can be increased, and the packaging scale can be increased. For example, the packaging density and number of parts for one sub-board 10 is conventionally 3 to 5 pieces/cm 2 and 20 to 50 parts, but according to this invention, it is 15/20 pieces/cm 2 and 20 to 50 parts.
It can be set to 100 to 200 points, and each sub-board can have functions in units of 10.
また、サブボード10の複数個を多層に積層で
きるので、マザーボード20にマウントされてい
る他の大型部品22との高さをそろえることがで
き、この点からも実装密度が向上する。 Furthermore, since a plurality of sub-boards 10 can be stacked in multiple layers, the heights can be made the same as those of other large components 22 mounted on the motherboard 20, and from this point of view as well, the mounting density is improved.
第1図〜第3図はこの考案の一例の斜視図、第
4図〜第7図はその説明のための図である。
10はサブボード、11〜13,22,23は
マウント部品、20はマザーボード、30は支持
枠体である。
FIGS. 1 to 3 are perspective views of an example of this invention, and FIGS. 4 to 7 are illustrations for explaining the same. 10 is a subboard, 11 to 13, 22, and 23 are mounting components, 20 is a motherboard, and 30 is a support frame.
Claims (1)
ードと、支持枠体と、マザーボードとを有し、 上記サブボードは大きさが規格化され、 上記サブボードにはICないしチツプ部品など
がマウントされるとともに、 上記サブボードの側部に、このサブボードに設
けられている素子に接続された端子が設けられ、 上記支持枠体は上記サブボードに対応した大き
さとされるとともに、 上記支持枠体の内壁の所定位置には、バスライ
ンが設けられ、 上記支持枠体が上記マザーボードにマウントさ
れ、 上記支持枠体により上記サブボードの複数個が
多層構造に支持されるとともに、 上記サブボードが上記端子および上記バスライ
ンを通じて上記サブボードないし上記マザーボー
ドに電気的に接続されているプリント基板。[Claim for Utility Model Registration] It has a sub-board formed of a multilayer through-hole board, a support frame, and a motherboard, the sub-board has a standardized size, and the sub-board has an IC or chip. Components and the like are mounted, terminals connected to elements provided on the sub-board are provided on the side of the sub-board, and the support frame is sized to correspond to the sub-board. A bus line is provided at a predetermined position on the inner wall of the support frame, the support frame is mounted on the motherboard, and the support frame supports the plurality of sub-boards in a multilayer structure, A printed circuit board, wherein the sub-board is electrically connected to the sub-board or the motherboard through the terminals and the bus line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19015685U JPH0427195Y2 (en) | 1985-12-10 | 1985-12-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19015685U JPH0427195Y2 (en) | 1985-12-10 | 1985-12-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6298285U JPS6298285U (en) | 1987-06-23 |
JPH0427195Y2 true JPH0427195Y2 (en) | 1992-06-30 |
Family
ID=31143114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19015685U Expired JPH0427195Y2 (en) | 1985-12-10 | 1985-12-10 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0427195Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4533093B2 (en) * | 2004-11-05 | 2010-08-25 | 富士通株式会社 | MODULE CIRCUIT UNIT AND ELECTRONIC DEVICE MOUNTING IT |
-
1985
- 1985-12-10 JP JP19015685U patent/JPH0427195Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6298285U (en) | 1987-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4524240A (en) | Universal circuit prototyping board | |
US4494172A (en) | High-speed wire wrap board | |
US5384433A (en) | Printed circuit structure including power, decoupling and signal termination | |
US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
JP2002198108A (en) | Multi-line grid connector | |
US20200402902A1 (en) | Connection of several circuits of an electronic chip | |
JP2570336B2 (en) | Hybrid integrated circuit device | |
US6467163B1 (en) | Universal component mounting structure for surface mountable electronic devices | |
JPH0427195Y2 (en) | ||
US3217208A (en) | Utility printed circuit board | |
JPH05102621A (en) | Conductive pattern | |
US4455749A (en) | Matrix board | |
JP2006303248A (en) | Three-dimensional interboard connection component, electronic apparatus, and method of manufacturing same | |
JP2001156222A (en) | Substrate connecting structure, printed wiring board for substrate connection and substrate connecting method | |
JPH0462801A (en) | Chip-type electronic parts | |
JPH0211798Y2 (en) | ||
JPH0510388Y2 (en) | ||
JPS62208691A (en) | Double-sided mounting hybrid integrated circuit | |
JPH0677351A (en) | Semiconductor mounting board | |
JPS63246887A (en) | Surface mount component package | |
JPS62219996A (en) | Method of mounting electronic parts | |
JPS6114790A (en) | Pc board device and method of producing same | |
JPS5914394U (en) | hybrid integrated circuit board | |
JPS61206287A (en) | Printed wiring board | |
JPS60137090A (en) | Method of mounting 2-terminal electronic part on printed circuit board |