JPH04125710A - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPH04125710A JPH04125710A JP24617190A JP24617190A JPH04125710A JP H04125710 A JPH04125710 A JP H04125710A JP 24617190 A JP24617190 A JP 24617190A JP 24617190 A JP24617190 A JP 24617190A JP H04125710 A JPH04125710 A JP H04125710A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input voltage
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 230000007257 malfunction Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、定電圧電源回路、特に低入力端子時の出力
禁止機能を持つ定電圧電源回路に関するものである。
禁止機能を持つ定電圧電源回路に関するものである。
従来の定電圧電源回路としては、第７図に示す回路構成
のものが知られている。
のものが知られている。
この回路ては、入力電圧ｖ１を印加すると、抵抗Ｒ４を
通しツェナータイオート’ Ｚ Ｄ １に電流が流ね、
ツェナータイオートＺＤＩの両端にはツェナー電圧ｖｚ
が発生し、また抵抗Ｒ５を通しトランジスタＱ１のベー
ス電流及びトランジスタＱ２のコレクタ電流が流れて出
力電圧Ｖ。を発生する。
通しツェナータイオート’ Ｚ Ｄ １に電流が流ね、
ツェナータイオートＺＤＩの両端にはツェナー電圧ｖｚ
が発生し、また抵抗Ｒ５を通しトランジスタＱ１のベー
ス電流及びトランジスタＱ２のコレクタ電流が流れて出
力電圧Ｖ。を発生する。
そして、出力電圧■。が上昇すると、抵抗Ｒ６とＲ７に
よる分圧点の電位か上昇し、トランジスタＱ２のへ−ス
ミ流が増加しトランジスタＱ２のコレクタ電流がふえる
ため、トランジスタＱ１のベース電流が減少し、その結
果、出力電圧Ｖ。は低下する。
よる分圧点の電位か上昇し、トランジスタＱ２のへ−ス
ミ流が増加しトランジスタＱ２のコレクタ電流がふえる
ため、トランジスタＱ１のベース電流が減少し、その結
果、出力電圧Ｖ。は低下する。
逆に、出力電圧Ｖ。が設定値より低下すると、抵抗Ｒ６
とＲ７の分圧電圧が低下しトランジスタＱ２のベース電
流が減少し、コレクタ電流も減少するため、トランジス
タＱ１のベース電流が増加し、その結果、出力電圧Ｖ。
とＲ７の分圧電圧が低下しトランジスタＱ２のベース電
流が減少し、コレクタ電流も減少するため、トランジス
タＱ１のベース電流が増加し、その結果、出力電圧Ｖ。
は上昇し設定電圧になるように制御が行ゎゎ、定電圧電
源回路として機能するようになっている。
源回路として機能するようになっている。
しかしなから、前記の従来例では、定電圧制御回路の入
力電圧ＶＩＮどして出力電圧Ｖ。よりも約３〜４ポルト
程度高い電圧か入力されていないと、設定した出力電圧
よりも低い電圧が出力されてしまう問題があった。
力電圧ＶＩＮどして出力電圧Ｖ。よりも約３〜４ポルト
程度高い電圧か入力されていないと、設定した出力電圧
よりも低い電圧が出力されてしまう問題があった。
また、入力電圧ＶＩＮか零ボルトから徐々に上昇したと
きは、入力電圧ＶＩＮよりも約２〜３ホルト程度低い電
圧が出力され、また逆に、入力電圧ＶＨＨを低下させて
いったときも同様に規定よりも低い出力電圧が発生する
。
きは、入力電圧ＶＩＮよりも約２〜３ホルト程度低い電
圧が出力され、また逆に、入力電圧ＶＨＨを低下させて
いったときも同様に規定よりも低い出力電圧が発生する
。
近年、マイクロコンピュータなどを使用した機器が多く
使用されているが、そのマイクロコンピュータの電源と
して第６図の入出力電圧特性図に破線で示す特性を有す
る電源を使用すると、出力電圧Ｖｏが入力端子ＶＩＨの
上昇につれてゆっくり立ち上がったりするためマイクロ
コンピュータのリセット回路が誤動作し、マイクロコン
ピュータがリセットされず動かなくなってしまうなどと
いう問題、また、入力電圧が低下していくときなどは出
力電圧Ｖ０も同様に低下するため、アナロク回路の基準
電圧等が変動しマイクロコンピュータか異常動作をして
しまうなとの欠点かあった。
使用されているが、そのマイクロコンピュータの電源と
して第６図の入出力電圧特性図に破線で示す特性を有す
る電源を使用すると、出力電圧Ｖｏが入力端子ＶＩＨの
上昇につれてゆっくり立ち上がったりするためマイクロ
コンピュータのリセット回路が誤動作し、マイクロコン
ピュータがリセットされず動かなくなってしまうなどと
いう問題、また、入力電圧が低下していくときなどは出
力電圧Ｖ０も同様に低下するため、アナロク回路の基準
電圧等が変動しマイクロコンピュータか異常動作をして
しまうなとの欠点かあった。
この発明は、上記従来技術の問題点を解消するためにな
されたもので、電源回路動作か安定し、入力端子の低下
等の変動があっても誤動作をしない定電圧電源回路を提
供することを目的とするものである。
されたもので、電源回路動作か安定し、入力端子の低下
等の変動があっても誤動作をしない定電圧電源回路を提
供することを目的とするものである。
（課題を解決するための手段〕
このため、この発明に係る定電圧電源回路は、入力電圧
値を検出する入力電圧検出回路に出力電圧をフィードバ
ックした構成を有する定電圧電源回路であって、前記入
力電圧検出回路からの出力により出力電圧の発生をオン
・オフして所定電圧に達しない出力の発生を禁止したこ
とを特徴とする構成によって、前記の目的を達成しよう
とするものである。
値を検出する入力電圧検出回路に出力電圧をフィードバ
ックした構成を有する定電圧電源回路であって、前記入
力電圧検出回路からの出力により出力電圧の発生をオン
・オフして所定電圧に達しない出力の発生を禁止したこ
とを特徴とする構成によって、前記の目的を達成しよう
とするものである。
以上の構成により、入力電圧値を検出する入力電圧検出
回路には出力電圧をフィードバックした構成を有し、該
入力電圧検出回路からの出力により出力電圧を安定させ
る回路動作が作動し、またこの入力電圧検出回路からの
出力により出力電圧の発生をオン・オフすることができ
、出力電圧が規定値に到達できる入力端子まで上昇した
とき出力を発生し、出力電圧か規定値を維持できない状
態のときは出力の発生をオフすることにより規定電圧の
出力をする。
回路には出力電圧をフィードバックした構成を有し、該
入力電圧検出回路からの出力により出力電圧を安定させ
る回路動作が作動し、またこの入力電圧検出回路からの
出力により出力電圧の発生をオン・オフすることができ
、出力電圧が規定値に到達できる入力端子まで上昇した
とき出力を発生し、出力電圧か規定値を維持できない状
態のときは出力の発生をオフすることにより規定電圧の
出力をする。
以下この発明に係る定電圧電源回路を実施例により説明
する。
する。
第１図はこの発明に係る一実施例の回路図である。
１及び２は入力電圧端子であり、３及び４は出力端子で
ある。Ｑｌは出力電圧制御トランジスタ（以下トランジ
スタＱ１という）、Ｑ２は出力電圧検出トランジスタ（
以下トランジスタＱ２という）、Ｑ３は入力電圧検出ト
ランジスタ（以下トランジスタＱ３という）、Ｑ４は出
力遮断トランジスタ（以下トランジスタＱ４という）、
Ｒ１及びＲ２は入力電圧を検出するための分圧抵抗、Ｒ
３はトランジスタＱ３のバイアス抵抗、Ｒ４はツェナー
電流制限抵抗、Ｒ５はトランジスタＱ１及びトランジス
タＱ２のバイアス抵抗、Ｒ６及びＲ７は出力電圧設定抵
抗、Ｒ８は出力電圧フィードバック抵抗である。
ある。Ｑｌは出力電圧制御トランジスタ（以下トランジ
スタＱ１という）、Ｑ２は出力電圧検出トランジスタ（
以下トランジスタＱ２という）、Ｑ３は入力電圧検出ト
ランジスタ（以下トランジスタＱ３という）、Ｑ４は出
力遮断トランジスタ（以下トランジスタＱ４という）、
Ｒ１及びＲ２は入力電圧を検出するための分圧抵抗、Ｒ
３はトランジスタＱ３のバイアス抵抗、Ｒ４はツェナー
電流制限抵抗、Ｒ５はトランジスタＱ１及びトランジス
タＱ２のバイアス抵抗、Ｒ６及びＲ７は出力電圧設定抵
抗、Ｒ８は出力電圧フィードバック抵抗である。
なお、抵抗Ｒ１，Ｒ２、トランジスタＱ３により入力電
圧検出回路を形成している。
圧検出回路を形成している。
この回路では入力端子１〜２間に入力端子ＶＩＮを印加
し、電圧ＶＩＮを徐々に上昇させていくと抵抗Ｒ３を通
じトランジスタＱ４にベース電流が流れ、抵抗Ｒ５から
トランジスタＱ１に流れようとしていた電流をトランジ
スタＱ４が吸収するため出力端子３〜４間には電圧は発
生しない。
し、電圧ＶＩＮを徐々に上昇させていくと抵抗Ｒ３を通
じトランジスタＱ４にベース電流が流れ、抵抗Ｒ５から
トランジスタＱ１に流れようとしていた電流をトランジ
スタＱ４が吸収するため出力端子３〜４間には電圧は発
生しない。
更に、入力端子を上昇させると抵抗Ｒ４を通じツェナー
ダイオードＺＤＩに電流が流れ、ツェナーダイオードＺ
ＤＩの両端にツェナー電圧が発生する。
ダイオードＺＤＩに電流が流れ、ツェナーダイオードＺ
ＤＩの両端にツェナー電圧が発生する。
入力電圧ｖ■を上昇し続け、出力電圧Ｖｏに対して入力
電圧ｖｆＮが約５〜６ボルト高くなると、抵抗Ｒ１とＲ
２による分圧電圧がトランジスタＱ３をオン状態にさせ
、抵抗Ｒ３に流ねる電流を吸収するため、トランジスタ
Ｑ４はオフ状態となり、抵抗Ｒ５に流れる電流はトラン
ジスタＱ１のベースとトランジスタＱ２のコレクタに流
れトランジスタＱ１のエミッタに電流が流れ出力が瞬間
的に発生する。
電圧ｖｆＮが約５〜６ボルト高くなると、抵抗Ｒ１とＲ
２による分圧電圧がトランジスタＱ３をオン状態にさせ
、抵抗Ｒ３に流ねる電流を吸収するため、トランジスタ
Ｑ４はオフ状態となり、抵抗Ｒ５に流れる電流はトラン
ジスタＱ１のベースとトランジスタＱ２のコレクタに流
れトランジスタＱ１のエミッタに電流が流れ出力が瞬間
的に発生する。
またこの時、出力端子３に接続されている抵抗Ｒ８に出
力電圧Ｖｏが印加されるため、トランジスタＱ３のベー
ス電流は前記のオン状態になった時よりも増加する。
力電圧Ｖｏが印加されるため、トランジスタＱ３のベー
ス電流は前記のオン状態になった時よりも増加する。
出力電圧■。が出ている時に入力電圧ＶＩＮが低下して
くると、抵抗Ｒ１とＲ２による分圧比によりトランジス
タＱ３が、オフする電圧となるが抵抗Ｒ８により出力電
圧ｖｏからトランジスタＱ３にベース電流が流れ込むた
めトランジスタＱ３がオンし続ける。
くると、抵抗Ｒ１とＲ２による分圧比によりトランジス
タＱ３が、オフする電圧となるが抵抗Ｒ８により出力電
圧ｖｏからトランジスタＱ３にベース電流が流れ込むた
めトランジスタＱ３がオンし続ける。
そして、入力電圧ＶＩＮを更に下げて行くと、抵抗Ｒ１
の電流と抵抗Ｒ８の電流とが抵抗Ｒ２を流れ、抵抗Ｒ２
の両端の電圧となるが、その電圧がトランジスタＱ３の
Ｖ［ｌ−以下となるとオフし、トランジスタＱ４にベー
ス電流か流れ、トランジスタＱ１のベース電流はなくな
り、出力電圧は瞬間的に出なくなる。
の電流と抵抗Ｒ８の電流とが抵抗Ｒ２を流れ、抵抗Ｒ２
の両端の電圧となるが、その電圧がトランジスタＱ３の
Ｖ［ｌ−以下となるとオフし、トランジスタＱ４にベー
ス電流か流れ、トランジスタＱ１のベース電流はなくな
り、出力電圧は瞬間的に出なくなる。
上記のように、一定の入力電圧以上となると回路は瞬間
的に出力電圧を発生し、また、その入力端子より数ボル
ト低下したときに出力電圧は発生しなくなるように回路
入力電圧にビステリシスか設けであるため、非常に誤動
作しにくいなどの効果がある。
的に出力電圧を発生し、また、その入力端子より数ボル
ト低下したときに出力電圧は発生しなくなるように回路
入力電圧にビステリシスか設けであるため、非常に誤動
作しにくいなどの効果がある。
（他の実施例）
第２図は第二の実施例の回路図であり、前記実施例と同
一または相当部分は同一符号で示し重複説明を省略する
。この実施例では第１図に示す前記実施例にツェナーダ
イオードＺＤ２を抵抗Ｒ１とＲ２の間に追加しである。
一または相当部分は同一符号で示し重複説明を省略する
。この実施例では第１図に示す前記実施例にツェナーダ
イオードＺＤ２を抵抗Ｒ１とＲ２の間に追加しである。
第１図の実施例では、入力電圧検出は抵抗Ｒ１とＲ２の
分圧比とトランジスタＱ３のｖＢＥにより決定されるた
め、トランジスタＱ３のＶ８Ｅのばらつきや、ＶＢＥの
温度特性により多少の変動は避けられないこともあった
。そのため、第２図に示す実施例では、ツェナーダイオ
ードＺＤ２を追加したことにより入力端子検出の精度を
向上させることができる。なお、ツェナーダイオードＺ
Ｄ２の挿入位置はトランジスタＱ３のベースに直列に入
れても良い。
分圧比とトランジスタＱ３のｖＢＥにより決定されるた
め、トランジスタＱ３のＶ８Ｅのばらつきや、ＶＢＥの
温度特性により多少の変動は避けられないこともあった
。そのため、第２図に示す実施例では、ツェナーダイオ
ードＺＤ２を追加したことにより入力端子検出の精度を
向上させることができる。なお、ツェナーダイオードＺ
Ｄ２の挿入位置はトランジスタＱ３のベースに直列に入
れても良い。
第３図は、第三の実施例の回路図であり、この実施例で
は人出力検出精度を上げるために、制御素子として演算
増幅器（Ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ
）ＯＰＩおよびＯＦ２を前記実施例のトランジスタの代
りに使用したことにより、正確な出力電圧立ち上がり点
とビステリシス特性を持たせることができる。
は人出力検出精度を上げるために、制御素子として演算
増幅器（Ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ
）ＯＰＩおよびＯＦ２を前記実施例のトランジスタの代
りに使用したことにより、正確な出力電圧立ち上がり点
とビステリシス特性を持たせることができる。
第４図は、第四の実施例の回路図であり、入力端子Ｖ１
Ｎに突出した振幅のパルスを有するスパイク性の電圧ノ
イズなどが重畳しているような時、数的に誤動作が発生
しやすいため、第１図に示す実施例の入力電圧分圧抵抗
Ｒ１とＲ２の分割点にコンデンサＣ１を入れたことによ
り、電源ノイズに対して動作をより安定とすることがで
きる。
Ｎに突出した振幅のパルスを有するスパイク性の電圧ノ
イズなどが重畳しているような時、数的に誤動作が発生
しやすいため、第１図に示す実施例の入力電圧分圧抵抗
Ｒ１とＲ２の分割点にコンデンサＣ１を入れたことによ
り、電源ノイズに対して動作をより安定とすることがで
きる。
第５図は、第五の実施例のブロック図であり、モノシリ
ツク集積回路（ＩＣ）の電圧レギュレータＩＣＩを使用
して出力オン−オフ機能を付与したものである。即ち入
力電圧分圧抵抗Ｒ１とＲ２及び出力から入力電圧検出端
へのフィードバック抵抗Ｒ８により、規定の入力電圧に
なると規定の出力電圧が発生し、また、入力電圧が規定
電圧より数ボルト低下すると出力のシャットダウン動作
をさせることができる。
ツク集積回路（ＩＣ）の電圧レギュレータＩＣＩを使用
して出力オン−オフ機能を付与したものである。即ち入
力電圧分圧抵抗Ｒ１とＲ２及び出力から入力電圧検出端
へのフィードバック抵抗Ｒ８により、規定の入力電圧に
なると規定の出力電圧が発生し、また、入力電圧が規定
電圧より数ボルト低下すると出力のシャットダウン動作
をさせることができる。
第６図は、定電圧電源回路の入出力電圧特性図であり、
従来のものでは破線で示すように、入力端子ｖＩＮが一
定値よりも低いときは出力電圧Ｖ。
従来のものでは破線で示すように、入力端子ｖＩＮが一
定値よりも低いときは出力電圧Ｖ。
も規定値より低い電圧となる。
方、この発明の各実施例では、同図実線に示すように、
入力端子が所定値Ｖ、に達したとき、出力電圧ｖ０は瞬
時に規定の出力電圧を発生し、以後安定した出力電圧を
維持する。そして、入力電圧が低下し、規定の出力発生
電圧が維持できない入力電圧ｖ２になったとき瞬時に出
力電圧が零となる。
入力端子が所定値Ｖ、に達したとき、出力電圧ｖ０は瞬
時に規定の出力電圧を発生し、以後安定した出力電圧を
維持する。そして、入力電圧が低下し、規定の出力発生
電圧が維持できない入力電圧ｖ２になったとき瞬時に出
力電圧が零となる。
即ち、入力端子検出回路は入力電圧分圧抵抗Ｒ１，Ｒま
たけてなく、フィードバック抵抗Ｒ８を通じて出力電圧
Ｖ。をフィードバックさせた構成となっており、この入
力端子検出回路からの出力により、出力電圧の発生をオ
ン・オフさせて規定電圧未満の出力を禁止し、出力発生
中は安定した出力電圧を供給することがてきる。
たけてなく、フィードバック抵抗Ｒ８を通じて出力電圧
Ｖ。をフィードバックさせた構成となっており、この入
力端子検出回路からの出力により、出力電圧の発生をオ
ン・オフさせて規定電圧未満の出力を禁止し、出力発生
中は安定した出力電圧を供給することがてきる。
以上説明したように、この発明によれば、入力電圧値を
検出する入力電圧検出回路には出力電圧をフィードバッ
クした構成を有し、該入力電圧検出回路からの出力によ
り出力電圧を安定させる回路動作が作動し、またこの入
力電圧検出回路からの出力により出力電圧の発生をオン
・オフすることができ、出力電圧か規定値に到達できる
入力電圧まで上昇したとき出力を発生し、出力電圧が規
定値を維持できない状態のときは出力の発生をオフする
ので、安定した規定電圧の出力かでき、接続した機器の
誤動作を防止できる定電圧電源回路を供給することかで
きる。
検出する入力電圧検出回路には出力電圧をフィードバッ
クした構成を有し、該入力電圧検出回路からの出力によ
り出力電圧を安定させる回路動作が作動し、またこの入
力電圧検出回路からの出力により出力電圧の発生をオン
・オフすることができ、出力電圧か規定値に到達できる
入力電圧まで上昇したとき出力を発生し、出力電圧が規
定値を維持できない状態のときは出力の発生をオフする
ので、安定した規定電圧の出力かでき、接続した機器の
誤動作を防止できる定電圧電源回路を供給することかで
きる。
第１図はこの発明の第一実施例の回路図、第２図は第二
実施例の回路図、第３図は第三実施例の回路図、第４図
は第四実施例の回路図、第５図は第五実施例のブロック
図、第６図は入出力電圧特性図、第７図は従来の定電圧
電源回路図である。 Ｒ１，Ｒ２・・・・・・入力電圧検出抵抗Ｒ３〜Ｒ５−
−−−−バイアス抵抗 Ｒ６，Ｒ７・・・・・・出力電圧検出抵抗Ｑ １−−−
−−・電力制御トランジスタＱ ２−・・・・・制御ト
ランジスタ
実施例の回路図、第３図は第三実施例の回路図、第４図
は第四実施例の回路図、第５図は第五実施例のブロック
図、第６図は入出力電圧特性図、第７図は従来の定電圧
電源回路図である。 Ｒ１，Ｒ２・・・・・・入力電圧検出抵抗Ｒ３〜Ｒ５−
−−−−バイアス抵抗 Ｒ６，Ｒ７・・・・・・出力電圧検出抵抗Ｑ １−−−
−−・電力制御トランジスタＱ ２−・・・・・制御ト
ランジスタ
Claims (1)
- 入力電圧値を検出する入力電圧検出回路に出力電圧をフ
ィードバックした構成を有する定電圧電源回路であって
、前記入力電圧検出回路からの出力により出力電圧の発
生をオン・オフして所定電圧に達しない出力の発生を禁
止したことを特徴とする定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24617190A JPH04125710A (ja) | 1990-09-18 | 1990-09-18 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24617190A JPH04125710A (ja) | 1990-09-18 | 1990-09-18 | 定電圧電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04125710A true JPH04125710A (ja) | 1992-04-27 |
Family
ID=17144573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24617190A Pending JPH04125710A (ja) | 1990-09-18 | 1990-09-18 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04125710A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04191913A (ja) * | 1990-11-27 | 1992-07-10 | Shindengen Electric Mfg Co Ltd | 起動回路 |
| JP2005176589A (ja) * | 2003-10-17 | 2005-06-30 | Samsung Electronics Co Ltd | 電源供給装置及びこれを有する液晶表示装置 |
-
1990
- 1990-09-18 JP JP24617190A patent/JPH04125710A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04191913A (ja) * | 1990-11-27 | 1992-07-10 | Shindengen Electric Mfg Co Ltd | 起動回路 |
| JP2005176589A (ja) * | 2003-10-17 | 2005-06-30 | Samsung Electronics Co Ltd | 電源供給装置及びこれを有する液晶表示装置 |
| JP4593231B2 (ja) * | 2003-10-17 | 2010-12-08 | 三星電子株式会社 | 電源供給装置及びこれを有する液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3983612B2 (ja) | 電流制限機能付き安定化電源装置 | |
| JP3234307B2 (ja) | マイクロコンピュータ用低電圧禁止回路 | |
| US6204653B1 (en) | Reference voltage generator with monitoring and start up means | |
| JP3693528B2 (ja) | 電源装置 | |
| US20080197912A1 (en) | Circuit arrangement for generating a temperature-compensated voltage or current reference value | |
| JP4556795B2 (ja) | 電源回路 | |
| JP2009296714A (ja) | 低電圧検出回路および電源制御用半導体集積回路 | |
| JPH04125710A (ja) | 定電圧電源回路 | |
| US6259287B1 (en) | Regulated voltage supply with low voltage inhibit reset circuit | |
| US20030151451A1 (en) | Constant voltage generating circuit | |
| JP2003208232A (ja) | 電源回路 | |
| JPS6378208A (ja) | 直流電源装置 | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP7468563B2 (ja) | ２線式伝送器 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP3223000B2 (ja) | 定電圧回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH057615Y2 (ja) | ||
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JPS649832B2 (ja) | ||
| JPS6356564B2 (ja) | ||
| JP2005100295A (ja) | サーマルシャットダウン回路 | |
| JPH0245813A (ja) | 集積電源回路 | |
| JP3365865B2 (ja) | 定電圧電源回路 | |
| JPH08106331A (ja) | 電源制御装置 |