JPH08106331A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH08106331A JPH08106331A JP6240235A JP24023594A JPH08106331A JP H08106331 A JPH08106331 A JP H08106331A JP 6240235 A JP6240235 A JP 6240235A JP 24023594 A JP24023594 A JP 24023594A JP H08106331 A JPH08106331 A JP H08106331A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- transistor
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 電源の供給、遮断制御と、出力電圧の制御、
及び電流制限の制御ができる電源制御装置を実現する。 【構成】 電源と負荷間の導通、非導通を制御し、該導
通、非導通の比率で負荷への供給電圧を制御するスイッ
チングトランジスタを有する電源制御装置に於いて、前
記スイッチングトランジスタを強制的に導通状態にする
強制導通手段と、前記強制導通手段の出力を無効化する
と共に前記スイッチングトランジスタを強制的に非導通
状態にする強制非導通手段とを設けたことを特徴とする
電源制御装置。
及び電流制限の制御ができる電源制御装置を実現する。 【構成】 電源と負荷間の導通、非導通を制御し、該導
通、非導通の比率で負荷への供給電圧を制御するスイッ
チングトランジスタを有する電源制御装置に於いて、前
記スイッチングトランジスタを強制的に導通状態にする
強制導通手段と、前記強制導通手段の出力を無効化する
と共に前記スイッチングトランジスタを強制的に非導通
状態にする強制非導通手段とを設けたことを特徴とする
電源制御装置。
Description
【０００１】
【産業上の利用分野】本発明は電子機器における電源制
御のための電源回路に係わり、出力電圧及び電流制限値
等を容易に選択できる電源制御装置に関する。
御のための電源回路に係わり、出力電圧及び電流制限値
等を容易に選択できる電源制御装置に関する。
【０００２】
【従来の技術】従来、電子機器に使用されている電源制
御用の集積回路は、大別して２種類あり、１つは電源の
供給、遮断を制御するスイッチ用の集積回路で、もう１
つは所望の電圧を出力するレギュレータ用の集積回路で
あった。そして、集積回路には、必要に応じて過電流を
防止する電流制限機能等の付加機能を有するものもあ
る。
御用の集積回路は、大別して２種類あり、１つは電源の
供給、遮断を制御するスイッチ用の集積回路で、もう１
つは所望の電圧を出力するレギュレータ用の集積回路で
あった。そして、集積回路には、必要に応じて過電流を
防止する電流制限機能等の付加機能を有するものもあ
る。
【０００３】
【発明が解決しようとする課題】従って、従来の集積回
路を用いる場合、電源の供給、遮断の制御と出力電圧の
制御をするには、複数個の集積回路を用いる必要がある
ため、コスト高となったり、プリント基板への実装面積
が増し小型化の妨げとなったりする問題があった。又、
電源制御用集積回路の汎用性を高めることが望まれてお
り、そのために出力電圧の設定や電流制限値の設定が容
易にできる集積回路の実現が課題となっている。
路を用いる場合、電源の供給、遮断の制御と出力電圧の
制御をするには、複数個の集積回路を用いる必要がある
ため、コスト高となったり、プリント基板への実装面積
が増し小型化の妨げとなったりする問題があった。又、
電源制御用集積回路の汎用性を高めることが望まれてお
り、そのために出力電圧の設定や電流制限値の設定が容
易にできる集積回路の実現が課題となっている。
【０００４】そこで、本発明はこれらの問題、課題を解
決するもので、簡単な回路構成で電源の供給、遮断の制
御、又は出力電圧の制御のいずれかを選択でき、又、電
流制限の制御ができる電源制御装置を実現することを目
的とする。
決するもので、簡単な回路構成で電源の供給、遮断の制
御、又は出力電圧の制御のいずれかを選択でき、又、電
流制限の制御ができる電源制御装置を実現することを目
的とする。
【０００５】
【課題を解決するための手段】本発明は、上述の目的を
達成するもので、電源と負荷間の導電度を制御し、該導
電度で負荷への供給電圧を制御する電圧制御トランジス
タを有する電源制御装置に於いて、前記トランジスタを
強制的に導通状態にする強制導通手段と、前記強制導通
手段の出力を無効化すると共に前記電圧制御トランジス
タを強制的に非導通状態にする強制非導通手段とを設け
たことを特徴とするものである。
達成するもので、電源と負荷間の導電度を制御し、該導
電度で負荷への供給電圧を制御する電圧制御トランジス
タを有する電源制御装置に於いて、前記トランジスタを
強制的に導通状態にする強制導通手段と、前記強制導通
手段の出力を無効化すると共に前記電圧制御トランジス
タを強制的に非導通状態にする強制非導通手段とを設け
たことを特徴とするものである。
【０００６】また、電源と負荷間の導電度を制御し、該
導電度で負荷への供給電圧を制御する電圧制御トランジ
スタと、前記負荷への供給電圧と基準電圧を比較して、
その比較結果により前記電圧制御トランジスタの導電度
を制御する比較回路とを有し、パッケージに密封された
集積回路であって、前記パッケージ内に設けられ、一端
が前記電源と接続された電源ラインと接続されるととも
に、他端が前記比較回路の基準電圧入力端と前記パッケ
ージ外部に突出する基準電圧設定端子とに接続された基
準電圧設定内部抵抗とを設け、前記基準電圧設定端子に
基準電圧設定素子を接続することにより、前記比較器の
基準電圧入力端子に所望の基準電圧を印加できるように
したことを特徴とするものである。
導電度で負荷への供給電圧を制御する電圧制御トランジ
スタと、前記負荷への供給電圧と基準電圧を比較して、
その比較結果により前記電圧制御トランジスタの導電度
を制御する比較回路とを有し、パッケージに密封された
集積回路であって、前記パッケージ内に設けられ、一端
が前記電源と接続された電源ラインと接続されるととも
に、他端が前記比較回路の基準電圧入力端と前記パッケ
ージ外部に突出する基準電圧設定端子とに接続された基
準電圧設定内部抵抗とを設け、前記基準電圧設定端子に
基準電圧設定素子を接続することにより、前記比較器の
基準電圧入力端子に所望の基準電圧を印加できるように
したことを特徴とするものである。
【０００７】また、電源と負荷間の導電度を制御し、該
導電度で負荷への供給電圧を制御する電圧制御トランジ
スタと、該電圧制御トランジスタとの間に接続された電
流検出用のダイオードと、前記ダイオードの両端間の電
圧差を増幅する差動増幅器と、該差動増幅器の出力電圧
が所定電圧以上となったときに前記負荷への電流を制限
する電流制限回路とを有し、パッケージに密封された集
積回路であって、前記差動増幅器の入出力端に各々接続
され、前記パッケージ外部に突出する一対の帰還抵抗接
続端子を設け、前記帰還抵抗接続端子に抵抗素子を接続
することにより、前記差動増幅器の帰還抵抗値を所望の
抵抗値とし、前記差動増幅器の増幅度を変化させて前記
負荷への電流が制限される電流値を変更できるようにし
たことを特徴とするものである。
導電度で負荷への供給電圧を制御する電圧制御トランジ
スタと、該電圧制御トランジスタとの間に接続された電
流検出用のダイオードと、前記ダイオードの両端間の電
圧差を増幅する差動増幅器と、該差動増幅器の出力電圧
が所定電圧以上となったときに前記負荷への電流を制限
する電流制限回路とを有し、パッケージに密封された集
積回路であって、前記差動増幅器の入出力端に各々接続
され、前記パッケージ外部に突出する一対の帰還抵抗接
続端子を設け、前記帰還抵抗接続端子に抵抗素子を接続
することにより、前記差動増幅器の帰還抵抗値を所望の
抵抗値とし、前記差動増幅器の増幅度を変化させて前記
負荷への電流が制限される電流値を変更できるようにし
たことを特徴とするものである。
【０００８】
【作用】以上のような手段により本発明によれば、前記
強制導通手段と前記強制非導通手段をともに非起動状態
とすれば、出力電圧は前記電圧制御トランジスタの導電
度で決まる電圧、つまりレギュレート電圧となる。又、
前記強制導通手段を起動状態とし前記強制非導通手段を
非起動状態とすれば、前記電圧制御トランジスタは常に
導通状態となり、出力電圧は電源電圧となる。そして、
前記強制非導通手段を起動状態とすれば、前記強制導通
手段が非起動状態となるとともに、前記電圧制御トラン
ジスタは常に非導通状態となり、負荷への電源供給は遮
断される。
強制導通手段と前記強制非導通手段をともに非起動状態
とすれば、出力電圧は前記電圧制御トランジスタの導電
度で決まる電圧、つまりレギュレート電圧となる。又、
前記強制導通手段を起動状態とし前記強制非導通手段を
非起動状態とすれば、前記電圧制御トランジスタは常に
導通状態となり、出力電圧は電源電圧となる。そして、
前記強制非導通手段を起動状態とすれば、前記強制導通
手段が非起動状態となるとともに、前記電圧制御トラン
ジスタは常に非導通状態となり、負荷への電源供給は遮
断される。
【０００９】又、第２の発明によれば、前記基準電圧設
定端子に基準電圧設定素子を接続することにより、前記
比較回路の基準電圧入力端子に前記基準電圧設定素子と
前記基準電圧設定内部抵抗とにより定まる基準電圧が印
加されて、その電圧に応じた電圧が負荷への出力電圧と
なる。又、第３の発明によれば、前記帰還抵抗接続端子
に抵抗素子を接続することにより、前記電流制限回路を
起動する信号を出力する前記差動増幅器の帰還抵抗値が
設定され、前記差動増幅器の増幅度が該抵抗素子に応じ
て設定される。従って、前記電流制限回路が起動する時
の負荷への電流値、つまり電流制限値が、前記帰還抵抗
接続端子に接続する抵抗素子により設定される。
定端子に基準電圧設定素子を接続することにより、前記
比較回路の基準電圧入力端子に前記基準電圧設定素子と
前記基準電圧設定内部抵抗とにより定まる基準電圧が印
加されて、その電圧に応じた電圧が負荷への出力電圧と
なる。又、第３の発明によれば、前記帰還抵抗接続端子
に抵抗素子を接続することにより、前記電流制限回路を
起動する信号を出力する前記差動増幅器の帰還抵抗値が
設定され、前記差動増幅器の増幅度が該抵抗素子に応じ
て設定される。従って、前記電流制限回路が起動する時
の負荷への電流値、つまり電流制限値が、前記帰還抵抗
接続端子に接続する抵抗素子により設定される。
【００１０】
【実施例】以下、本発明の実施例について添付図面によ
り詳細に説明する。図１は本発明の一実施例に於ける車
載用機器に用いられる電源制御用集積回路の回路図であ
る。以下、図面を用いて本実施例の説明を行う。尚、本
実施例において、Ｈ信号、Ｌ信号は電圧制御トランジス
タ等の導通、非導通を切換制御する電圧レベルの信号
で、例えばＨ信号は５Ｖの信号、Ｌ信号は０Ｖの信号で
ある。
り詳細に説明する。図１は本発明の一実施例に於ける車
載用機器に用いられる電源制御用集積回路の回路図であ
る。以下、図面を用いて本実施例の説明を行う。尚、本
実施例において、Ｈ信号、Ｌ信号は電圧制御トランジス
タ等の導通、非導通を切換制御する電圧レベルの信号
で、例えばＨ信号は５Ｖの信号、Ｌ信号は０Ｖの信号で
ある。
【００１１】又、Ｈレベル、Ｌレベルは電圧制御トラン
ジスタ等の制御端子に印加される電圧レベルで、例えば
Ｈレベルは５Ｖ、Ｌレベルは０Ｖである。１は電源制御
用集積回路（電源ＩＣ）で点線内は樹脂材等で形成され
たパッケージにより封止され、端子のみがパッケージよ
り突出している。２は電源ＩＣ１の電源入力端子でバッ
テリに接続され、バッテリ電圧（例えばＤＣ１２Ｖ）が
電源ＩＣ内に入力される。
ジスタ等の制御端子に印加される電圧レベルで、例えば
Ｈレベルは５Ｖ、Ｌレベルは０Ｖである。１は電源制御
用集積回路（電源ＩＣ）で点線内は樹脂材等で形成され
たパッケージにより封止され、端子のみがパッケージよ
り突出している。２は電源ＩＣ１の電源入力端子でバッ
テリに接続され、バッテリ電圧（例えばＤＣ１２Ｖ）が
電源ＩＣ内に入力される。
【００１２】Ｑ１は電圧制御トランジスタで、エミッタ
は入力端子２へ接続され、コレクタは出力端子３に接続
されている。そして電圧制御トランジスタＱ１のベース
はトランジスタＱ２及びトランジスタＱ３を介してアー
スされている。又、電圧制御トランジスタＱ１のエミッ
タとベース間には抵抗Ｒ１が接続されている。
は入力端子２へ接続され、コレクタは出力端子３に接続
されている。そして電圧制御トランジスタＱ１のベース
はトランジスタＱ２及びトランジスタＱ３を介してアー
スされている。又、電圧制御トランジスタＱ１のエミッ
タとベース間には抵抗Ｒ１が接続されている。
【００１３】３は出力端子で負荷に接続され、負荷に入
力端子２への印加電圧（バッテリ電圧）或いは所望の電
圧に変換されたレギュレート電圧を供給する。４はレギ
ュレート電圧の設定端子で、入力端子２（バッテリ）と
は抵抗Ｒ２を介して接続されている。そして、この設定
端子４にはレギュレータ出力電圧に見合った特性のツェ
ナーダイオード５等を接続してレギュレータ出力電圧の
設定を行う。
力端子２への印加電圧（バッテリ電圧）或いは所望の電
圧に変換されたレギュレート電圧を供給する。４はレギ
ュレート電圧の設定端子で、入力端子２（バッテリ）と
は抵抗Ｒ２を介して接続されている。そして、この設定
端子４にはレギュレータ出力電圧に見合った特性のツェ
ナーダイオード５等を接続してレギュレータ出力電圧の
設定を行う。
【００１４】ＯＰ１は比較器で、レギュレータ出力電圧
の設定電圧Ｖｒｅｆと出力端子３の電圧Ｖｏを比較し
て、その比較結果に応じた電圧の信号（Ｖｏが高い程低
い電圧を信号）をトランジスタＱ２のベースに印加し
て、トランジスタＱ２の導電度を制御する。６は出力電
圧Ｖｏを切換えるための切換端子で、トランジスタＱ３
とトランジスタＱ４のベース及びトランジスタＱ６のコ
レクタに接続され、制御信号（Ｈ信号、Ｌ信号）を与え
ることで出力端子３の出力電圧をバッテリ電圧とレギュ
レート電圧間で切換えることができる。
の設定電圧Ｖｒｅｆと出力端子３の電圧Ｖｏを比較し
て、その比較結果に応じた電圧の信号（Ｖｏが高い程低
い電圧を信号）をトランジスタＱ２のベースに印加し
て、トランジスタＱ２の導電度を制御する。６は出力電
圧Ｖｏを切換えるための切換端子で、トランジスタＱ３
とトランジスタＱ４のベース及びトランジスタＱ６のコ
レクタに接続され、制御信号（Ｈ信号、Ｌ信号）を与え
ることで出力端子３の出力電圧をバッテリ電圧とレギュ
レート電圧間で切換えることができる。
【００１５】７は電源出力を出力するか否かを切換える
ためのオン、オフ端子で、トランジスタＱ５及びトラン
ジスタＱ６のベースに接続され、制御信号をオン、オフ
端子７に入力することによって出力端子３に電源（バッ
テリ電圧或いはレギュレート電圧）を供給するか否かを
切換えることができる。又、分圧、信号入力等のために
必要な抵抗（Ｒ１〜Ｒ１５）が回路の各部に配置されて
いる。
ためのオン、オフ端子で、トランジスタＱ５及びトラン
ジスタＱ６のベースに接続され、制御信号をオン、オフ
端子７に入力することによって出力端子３に電源（バッ
テリ電圧或いはレギュレート電圧）を供給するか否かを
切換えることができる。又、分圧、信号入力等のために
必要な抵抗（Ｒ１〜Ｒ１５）が回路の各部に配置されて
いる。
【００１６】次に回路の動作について図２を用いて説明
する。図２は切換端子６と、オンオフ端子７に入力する
制御信号と各トランジスタＱ１〜Ｑ６の動作状態を表し
たものであり、切換端子６に入力する制御信号と、オン
オフ端子７に入力する制御信号（Ｈ＝５Ｖ・Ｌ＝０Ｖ）
と、各トランジスタＱ１〜Ｑ６の状態と出力電圧Ｖｏの
関係を示している。
する。図２は切換端子６と、オンオフ端子７に入力する
制御信号と各トランジスタＱ１〜Ｑ６の動作状態を表し
たものであり、切換端子６に入力する制御信号と、オン
オフ端子７に入力する制御信号（Ｈ＝５Ｖ・Ｌ＝０Ｖ）
と、各トランジスタＱ１〜Ｑ６の状態と出力電圧Ｖｏの
関係を示している。
【００１７】オンオフ端子７にＨ信号が入力されると、
（切換端子６への入力信号はＨ信号でもＬ信号でもかま
わない）トランジスタＱ６及びトランジスタＱ５のベー
ス電圧はＨレベルとなりトランジスタＱ６及びトランジ
スタＱ５はオン状態となる。従って、トランジスタＱ３
のベース電圧はＬレベル（トランジスタＱ５により接
地）となりトランジスタＱ３はオフ（遮断）状態とな
る。又、トランジスタＱ２のベース電圧もＬレベル（ト
ランジスタＱ６により接地）となりトランジスタＱ２は
オフ状態となる。
（切換端子６への入力信号はＨ信号でもＬ信号でもかま
わない）トランジスタＱ６及びトランジスタＱ５のベー
ス電圧はＨレベルとなりトランジスタＱ６及びトランジ
スタＱ５はオン状態となる。従って、トランジスタＱ３
のベース電圧はＬレベル（トランジスタＱ５により接
地）となりトランジスタＱ３はオフ（遮断）状態とな
る。又、トランジスタＱ２のベース電圧もＬレベル（ト
ランジスタＱ６により接地）となりトランジスタＱ２は
オフ状態となる。
【００１８】このため、抵抗Ｒ１を流れる電流はなくな
り、抵抗Ｒ１による電圧降下は起こらない。従って、電
圧制御トランジスタＱ１のベース電圧はＨレベルのまま
となり電圧制御トランジスタＱ１はオフ状態で保持され
る。従って、オンオフ端子７にＨ信号が入力されると負
荷への出力電圧（出力端子電圧）は０Ｖとなる。次に、
オンオフ端子７にＬ信号が、切換端子６にＨ信号が入力
されるとトランジスタＱ６及びトランジスタＱ５のベー
ス電圧はＬレベルとなりトランジスタＱ６及びトランジ
スタＱ５はオフ状態となる。従って、トランジスタＱ３
のベース電圧はＨレベル（トランジスタＱ６はオフ〔遮
断〕となっているのでトランジスタＱ３のベースには切
換端子６への制御信号〔Ｈ信号〕が印加される）となり
トランジスタＱ３はオン状態となる。このため電源入力
端子２、抵抗Ｒ１、抵抗Ｒ６、トランジスタＱ３、接地
の経路で電流が流れ、抵抗Ｒ１を流れる電流が電圧降下
を起こして電圧制御トランジスタＱ１のエミッタ、ベー
ス間に電位差が生じ電圧制御トランジスタＱ１は常にオ
ン状態となる。従って、オンオフ端子７にＬ信号が、切
換端子６にＨ信号が入力されると負荷への出力電圧（出
力端子電圧）は常に１２Ｖ（バッテリ電圧）となる。つ
まりオンオフ端子７にＨ又はＬの信号を入力することで
本実施例の集積回路は電源を供給するか否かの電圧制御
動作を行う。
り、抵抗Ｒ１による電圧降下は起こらない。従って、電
圧制御トランジスタＱ１のベース電圧はＨレベルのまま
となり電圧制御トランジスタＱ１はオフ状態で保持され
る。従って、オンオフ端子７にＨ信号が入力されると負
荷への出力電圧（出力端子電圧）は０Ｖとなる。次に、
オンオフ端子７にＬ信号が、切換端子６にＨ信号が入力
されるとトランジスタＱ６及びトランジスタＱ５のベー
ス電圧はＬレベルとなりトランジスタＱ６及びトランジ
スタＱ５はオフ状態となる。従って、トランジスタＱ３
のベース電圧はＨレベル（トランジスタＱ６はオフ〔遮
断〕となっているのでトランジスタＱ３のベースには切
換端子６への制御信号〔Ｈ信号〕が印加される）となり
トランジスタＱ３はオン状態となる。このため電源入力
端子２、抵抗Ｒ１、抵抗Ｒ６、トランジスタＱ３、接地
の経路で電流が流れ、抵抗Ｒ１を流れる電流が電圧降下
を起こして電圧制御トランジスタＱ１のエミッタ、ベー
ス間に電位差が生じ電圧制御トランジスタＱ１は常にオ
ン状態となる。従って、オンオフ端子７にＬ信号が、切
換端子６にＨ信号が入力されると負荷への出力電圧（出
力端子電圧）は常に１２Ｖ（バッテリ電圧）となる。つ
まりオンオフ端子７にＨ又はＬの信号を入力することで
本実施例の集積回路は電源を供給するか否かの電圧制御
動作を行う。
【００１９】オンオフ端子７にＬ信号が、切換端子６に
Ｌ信号が入力された場合は、トランジスタＱ３〜Ｑ６の
ベース電圧は全てＬレベルとなってトランジスタＱ３〜
Ｑ６は全てオフ状態となる。従って、トランジスタＱ２
のベースには、比較回路ＯＰ１の出力信号が印加され
て、その出力電圧に応じてトランジスタＱ２の導電度が
変わる。つまり、出力端子３の出力電圧Ｖｏが基準電圧
Ｖｒｅｆより低下すれば電圧制御トランジスタＱ１の導
電度が増加し、逆に出力電圧Ｖｏが基準電圧Ｖｒｅｆを
超過すれば電圧制御トランジスタＱ１の導電度が低下し
て、出力電圧Ｖｏが基準電圧Ｖｒｅｆとなるように制御
される。
Ｌ信号が入力された場合は、トランジスタＱ３〜Ｑ６の
ベース電圧は全てＬレベルとなってトランジスタＱ３〜
Ｑ６は全てオフ状態となる。従って、トランジスタＱ２
のベースには、比較回路ＯＰ１の出力信号が印加され
て、その出力電圧に応じてトランジスタＱ２の導電度が
変わる。つまり、出力端子３の出力電圧Ｖｏが基準電圧
Ｖｒｅｆより低下すれば電圧制御トランジスタＱ１の導
電度が増加し、逆に出力電圧Ｖｏが基準電圧Ｖｒｅｆを
超過すれば電圧制御トランジスタＱ１の導電度が低下し
て、出力電圧Ｖｏが基準電圧Ｖｒｅｆとなるように制御
される。
【００２０】以上のように本実施例では、切換端子６、
オンオフ端子７へ入力する制御信号により、負荷の電源
を供給するか否かの制御と、負荷へ供給する電圧の制御
が簡単に行え、又、レギュレート電圧値の設定を設定端
子４への電気素子（ツェナーダイオード）の接続という
簡単な作業により行うことができる。尚、レギュレート
電圧設定用の電気素子としてはツェナーダイオードに限
らず抵抗等の素子を用いることもできる。
オンオフ端子７へ入力する制御信号により、負荷の電源
を供給するか否かの制御と、負荷へ供給する電圧の制御
が簡単に行え、又、レギュレート電圧値の設定を設定端
子４への電気素子（ツェナーダイオード）の接続という
簡単な作業により行うことができる。尚、レギュレート
電圧設定用の電気素子としてはツェナーダイオードに限
らず抵抗等の素子を用いることもできる。
【００２１】図３は、本発明の第２実施例を示す回路図
で電流制限機能を有する電源制御用集積回路の回路図で
ある。尚、図１と同様の回路構成については省略、或い
は同一の番号を付している。１は電源制御用集積回路
（電源ＩＣ）で点線内は樹脂材等で形成されたパッケー
ジにより封止され、端子のみがパッケージより突出して
いる。
で電流制限機能を有する電源制御用集積回路の回路図で
ある。尚、図１と同様の回路構成については省略、或い
は同一の番号を付している。１は電源制御用集積回路
（電源ＩＣ）で点線内は樹脂材等で形成されたパッケー
ジにより封止され、端子のみがパッケージより突出して
いる。
【００２２】Ｄ１は負荷への供給電流を検出するための
電流検出ダイオードＤ１で電圧制御トランジスタＱ１と
出力端子３との間に接続され、負荷への供給電流に応じ
た電圧がその両端子間に現れる。電流検出ダイオードＤ
１のアノード側は直列に接続された２個の抵抗Ｒ２０、
Ｒ２１を介して接地され、又、カソード側も同様に抵抗
Ｒ２２、Ｒ２３を介して接地されている。
電流検出ダイオードＤ１で電圧制御トランジスタＱ１と
出力端子３との間に接続され、負荷への供給電流に応じ
た電圧がその両端子間に現れる。電流検出ダイオードＤ
１のアノード側は直列に接続された２個の抵抗Ｒ２０、
Ｒ２１を介して接地され、又、カソード側も同様に抵抗
Ｒ２２、Ｒ２３を介して接地されている。
【００２３】ＯＰ２は差動増幅器で、非反転入力は抵抗
Ｒ２０、Ｒ２１間に接続され、反転入力側は入力抵抗Ｒ
ｓを介して抵抗Ｒ２２、Ｒ２３間に接続されている。そ
して、差動増幅器ＯＰ２の出力は分圧抵抗Ｒ２４、Ｒ２
５によって分圧されて、トランジスタＱ１０のベースに
出力され、又、制限電流設定のための設定端子１０２に
出力される。 又、差動増幅器ＯＰ２の反転入力は制限
電流設定のための設定端子１０１にも接続されており設
定端子１０１、１０２間に接続された抵抗Ｒｆ（電源Ｉ
Ｃの外部に接続）が、帰還抵抗として働くようになって
いる。
Ｒ２０、Ｒ２１間に接続され、反転入力側は入力抵抗Ｒ
ｓを介して抵抗Ｒ２２、Ｒ２３間に接続されている。そ
して、差動増幅器ＯＰ２の出力は分圧抵抗Ｒ２４、Ｒ２
５によって分圧されて、トランジスタＱ１０のベースに
出力され、又、制限電流設定のための設定端子１０２に
出力される。 又、差動増幅器ＯＰ２の反転入力は制限
電流設定のための設定端子１０１にも接続されており設
定端子１０１、１０２間に接続された抵抗Ｒｆ（電源Ｉ
Ｃの外部に接続）が、帰還抵抗として働くようになって
いる。
【００２４】トランジスタＱ１０は、負荷の電流を遮断
するためのトランジスタで、オン（導通）状態となった
時に負荷の電流を遮断する制御を行う。例えば、トラン
ジスタＱ１０のコレクタは、図１のトランジスタＱ２、
Ｑ３のベースに、トランジスタＱ２、Ｑ３の誤動作防止
用（トランジスタＱ１０のベースに印加した電圧が、ト
ランジスタＱ２、Ｑ３のベースに加わるのを防止する）
ダイオードＤ２、Ｄ３を介して接続され、トランジスタ
Ｑ１０オンの時にはトランジスタＱ２、Ｑ３を強制的に
オフとして、電圧制御トランジスタＱ１をオフ状態に保
ち、負荷への電流を遮断する。
するためのトランジスタで、オン（導通）状態となった
時に負荷の電流を遮断する制御を行う。例えば、トラン
ジスタＱ１０のコレクタは、図１のトランジスタＱ２、
Ｑ３のベースに、トランジスタＱ２、Ｑ３の誤動作防止
用（トランジスタＱ１０のベースに印加した電圧が、ト
ランジスタＱ２、Ｑ３のベースに加わるのを防止する）
ダイオードＤ２、Ｄ３を介して接続され、トランジスタ
Ｑ１０オンの時にはトランジスタＱ２、Ｑ３を強制的に
オフとして、電圧制御トランジスタＱ１をオフ状態に保
ち、負荷への電流を遮断する。
【００２５】又、電流の遮断動作が行われる電流は、差
動増幅器ＯＰ２による増幅度、つまり、入力抵抗Ｒｓと
帰還抵抗Ｒｆの比で決まり、結局電源ＩＣの設定端子１
０１、１０２間に外部接続する帰還抵抗Ｒｆにより定ま
る。次に回路の動作について説明する。負荷に流れる電
流が正常なときには、電流検出ダイオードＤ１の両端の
電位差は小さい。従って、差動増幅器ＯＰ２の両入力端
子間の電位差は小さく、その出力電圧も小さくなる。こ
のためトランジスタＱ１０は、そのベース電圧がＬレベ
ル（トランジスタＱ１０がオンしないレベル）となりオ
フ状態が保たれ、電流制限動作は行われない。
動増幅器ＯＰ２による増幅度、つまり、入力抵抗Ｒｓと
帰還抵抗Ｒｆの比で決まり、結局電源ＩＣの設定端子１
０１、１０２間に外部接続する帰還抵抗Ｒｆにより定ま
る。次に回路の動作について説明する。負荷に流れる電
流が正常なときには、電流検出ダイオードＤ１の両端の
電位差は小さい。従って、差動増幅器ＯＰ２の両入力端
子間の電位差は小さく、その出力電圧も小さくなる。こ
のためトランジスタＱ１０は、そのベース電圧がＬレベ
ル（トランジスタＱ１０がオンしないレベル）となりオ
フ状態が保たれ、電流制限動作は行われない。
【００２６】負荷に流れる電流が異常に大きくなったと
きには、電流検出ダイオードＤ１の両端の電位差は大き
くなって差動増幅器ＯＰ２の両入力端子間の電位差が大
きくなりその出力電圧も大きくなる。このためトランジ
スタＱ１０は、そのベース電圧がＨレベル（トランジス
タＱ１０がオンするレベル）となってオン状態となり、
トランジスタＱ２、Ｑ３を強制的にオフ状態として（ト
ランジスタＱ２、Ｑ３のベースをダイオードＤ２、Ｓ３
を介して接地状態にする）、電圧制御トランジスタＱ１
をオフ状態に保ち、負荷への電流を遮断する。
きには、電流検出ダイオードＤ１の両端の電位差は大き
くなって差動増幅器ＯＰ２の両入力端子間の電位差が大
きくなりその出力電圧も大きくなる。このためトランジ
スタＱ１０は、そのベース電圧がＨレベル（トランジス
タＱ１０がオンするレベル）となってオン状態となり、
トランジスタＱ２、Ｑ３を強制的にオフ状態として（ト
ランジスタＱ２、Ｑ３のベースをダイオードＤ２、Ｓ３
を介して接地状態にする）、電圧制御トランジスタＱ１
をオフ状態に保ち、負荷への電流を遮断する。
【００２７】以上のように、本実施例によれば負荷に異
常電流が流れることを防止でき、又、電流を遮断する負
荷への電流レベルを簡単に設定することができる。
常電流が流れることを防止でき、又、電流を遮断する負
荷への電流レベルを簡単に設定することができる。
【００２８】
【発明の効果】この様に本発明によれば、負荷への電源
を供給するか否かの制御と、供給電圧の制御を容易に行
える電源制御装置が簡単な構成で実現できる。又、負荷
への供給電源電圧を基準電圧設定端子に基準電圧設定素
子を接続するという簡単な作業で設定できる。
を供給するか否かの制御と、供給電圧の制御を容易に行
える電源制御装置が簡単な構成で実現できる。又、負荷
への供給電源電圧を基準電圧設定端子に基準電圧設定素
子を接続するという簡単な作業で設定できる。
【００２９】又、負荷に流れる電流を制限する電流制限
動作を開始する電流値を、帰還抵抗接続端子に抵抗素子
を接続するという簡単な作業で設定できる。
動作を開始する電流値を、帰還抵抗接続端子に抵抗素子
を接続するという簡単な作業で設定できる。
【図１】本発明の一実施例を示す集積回路の回路図
【図２】電源ＩＣの各部の状態を示す図
【図３】本発明の第２の実施例を示す集積回路の回路図
【符号の説明】 １・・・・・電源制御用集積回路（電源ＩＣ） ２・・・・・電源入力端子 ３・・・・・出力端子 ４・・・・・レギュレート電圧の設定端子 ５・・・・・ツェナーダイオード ６・・・・・切換端子 ７・・・・・オン、オフ端子 ＯＰ１・・・比較器 Ｑ１・・・・電圧制御トランジスタ
Claims (3)
- 【請求項１】 電源と負荷間の導電度を制御し、該導電
度で負荷への供給電圧を制御する電圧制御トランジスタ
を有する電源制御装置に於いて、 前記トランジスタを強制的に導通状態にする強制導通手
段と、 前記強制導通手段の出力を無効化すると共に前記電圧制
御トランジスタを強制的に非導通状態にする強制非導通
手段とを設けたことを特徴とする電源制御装置。 - 【請求項２】 電源と負荷間の導電度を制御し、該導電
度で負荷への供給電圧を制御する電圧制御トランジスタ
と、前記負荷への供給電圧と基準電圧を比較して、その
比較結果により前記電圧制御トランジスタの導電度を制
御する比較回路とを有し、パッケージに密封された集積
回路であって、 前記パッケージ内に設けられ、一端が前記電源と接続さ
れた電源ラインと接続されるとともに、他端が前記比較
回路の基準電圧入力端と前記パッケージ外部に突出する
基準電圧設定端子とに接続された基準電圧設定内部抵抗
とを設け、 前記基準電圧設定端子に基準電圧設定素子を接続するこ
とにより、前記比較器の基準電圧入力端子に所望の基準
電圧を印加できるようにしたことを特徴とする電源制御
装置。 - 【請求項３】 電源と負荷間の導電度を制御し、該導電
度で負荷への供給電圧を制御する電圧制御トランジスタ
と、該電圧制御トランジスタとの間に接続された電流検
出用のダイオードと、前記ダイオードの両端間の電圧差
を増幅する差動増幅器と、該差動増幅器の出力電圧が所
定電圧以上となったときに前記負荷への電流を制限する
電流制限回路とを有し、パッケージに密封された集積回
路であって、 前記差動増幅器の入出力端に各々接続され、前記パッケ
ージ外部に突出する一対の帰還抵抗接続端子を設け、 前記帰還抵抗接続端子に抵抗素子を接続することによ
り、前記差動増幅器の帰還抵抗値を所望の抵抗値とし、
前記差動増幅器の増幅度を変化させて前記負荷への電流
が制限される電流値を変更できるようにしたことを特徴
とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240235A JPH08106331A (ja) | 1994-10-04 | 1994-10-04 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240235A JPH08106331A (ja) | 1994-10-04 | 1994-10-04 | 電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08106331A true JPH08106331A (ja) | 1996-04-23 |
Family
ID=17056467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6240235A Withdrawn JPH08106331A (ja) | 1994-10-04 | 1994-10-04 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08106331A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005165716A (ja) * | 2003-12-03 | 2005-06-23 | Toshiba Corp | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 |
| JP2008065672A (ja) * | 2006-09-08 | 2008-03-21 | Nec Electronics Corp | 電源回路 |
| JP2009064396A (ja) * | 2007-09-10 | 2009-03-26 | Fuji Electric Device Technology Co Ltd | 差動増幅回路とそれを用いた電流制御装置 |
-
1994
- 1994-10-04 JP JP6240235A patent/JPH08106331A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005165716A (ja) * | 2003-12-03 | 2005-06-23 | Toshiba Corp | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 |
| JP2008065672A (ja) * | 2006-09-08 | 2008-03-21 | Nec Electronics Corp | 電源回路 |
| JP2009064396A (ja) * | 2007-09-10 | 2009-03-26 | Fuji Electric Device Technology Co Ltd | 差動増幅回路とそれを用いた電流制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580923A1 (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising errors amplifiers | |
| US4404473A (en) | Direct current power controller | |
| US7106126B2 (en) | Semiconductor integrated circuit device | |
| WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| US5543996A (en) | Protective circuit for protecting transistor from thermal destruction | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| US20010015638A1 (en) | Current control circuit | |
| CN113728290B (zh) | 电压调节器及车载用的备用电源 | |
| US5519307A (en) | DC/DC converter for outputting multiple signals | |
| JPH08106331A (ja) | 電源制御装置 | |
| US6259287B1 (en) | Regulated voltage supply with low voltage inhibit reset circuit | |
| US4567388A (en) | Clamp circuit | |
| CN117013788A (zh) | 电源供应装置及其阻抗调整方法 | |
| US4712056A (en) | Signalling circuit | |
| US20040160716A1 (en) | Power supply detection circuit | |
| JPH10268950A (ja) | 電圧安定化回路 | |
| JPH07219652A (ja) | 電源装置 | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| JP2003316452A (ja) | 制御電源 | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| KR200143128Y1 (ko) | 과전류 보호 회로 | |
| KR200142710Y1 (ko) | 스위칭모드 전원 공급장치의 시간 지연회로 | |
| JPH0744248A (ja) | 定電圧回路 | |
| KR0117401Y1 (ko) | 전원보호용 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |