Nothing Special   »   [go: up one dir, main page]

JP7557899B2 - 高さ抑制可能な画像モジュール - Google Patents

高さ抑制可能な画像モジュール Download PDF

Info

Publication number
JP7557899B2
JP7557899B2 JP2023097973A JP2023097973A JP7557899B2 JP 7557899 B2 JP7557899 B2 JP 7557899B2 JP 2023097973 A JP2023097973 A JP 2023097973A JP 2023097973 A JP2023097973 A JP 2023097973A JP 7557899 B2 JP7557899 B2 JP 7557899B2
Authority
JP
Japan
Prior art keywords
groove
circuit board
height
base
metal pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023097973A
Other languages
English (en)
Other versions
JP2024127693A (ja
Inventor
順舟 鄭
立穎 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BISON ELECTRONICS Inc
Original Assignee
BISON ELECTRONICS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BISON ELECTRONICS Inc filed Critical BISON ELECTRONICS Inc
Publication of JP2024127693A publication Critical patent/JP2024127693A/ja
Application granted granted Critical
Publication of JP7557899B2 publication Critical patent/JP7557899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/006—Filter holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Lens Barrels (AREA)
  • Studio Devices (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、高さ抑制可能な画像モジュールに関し、特に高さ抑制可能な画像モジュールに関するものである。
技術の発展と進歩に伴い、携帯電話、タブレットコンピュータ、ノートブックなどの携帯電子製品は、一般の人々の日常生活や仕事において不可欠で便利なツールとなっており、特に上記の携帯電子製品は、ユーザーの画像撮影のニーズを容易にするために、通常には高さ抑制可能な画像モジュールを搭載している。携帯電子製品の開発は、軽量、薄型、短尺、小型化に向かっており、高さ抑制可能な画像モジュールもそれに対応した薄型化が求められている。
既存の高さ抑制可能な画像モジュールは、主に回路基板、画像検出チップ、レンズアセンブリ及びその他の電子部品で構成されており、モジュール高さに最も影響を与えるのは、レンズアセンブリのレンズ構造の光学長ＴＴＬ（Ｔｏｔａｌ Ｔｒａｃｋ Ｌｅｎｇｔｈ）である。ＴＴＬとは、レンズ構造体の表面から画像検出チップの受光面が鮮明に写るまでの距離のことであるため、ＴＴＬを一定に保ったまま、モジュールの高さを低くすることが喫緊の課題となっている。
既存の成熟したＣＯＢ（Ｃｈｉｐ－Ｏｎ－Ｂｏａｒｄ）プロセスでは、画像検出チップは回路基板の上側に、レンズアセンブリは回路基板の上側に配置されるが、回路基板と画像検出チップの積層高さは、ＴＴＬと相まって、モジュールの高さを損ねる。一方、開け窓を有する回路基板の下基板面に画像検出チップをフリップの方式で配置し、レンズアセンブリを回路基板の上側に配置するハイエンドＦｌｉｐ－Ｃｈｉｐプロセスは、効果的にモジュール高さを減らすことができるが、製造装置の建設とメンテナンスのコストが高すぎ、一定の規模の生産でなければ経済的ではない場合がある。
本発明が解決しようとする技術的課題は、従来技術の上述した欠点を解決するために、高さを抑えた高さ抑制可能な画像モジュールを提供することである。
本発明で用いられる技術的解決策の１つは、高さを抑える高さ抑制可能な画像モジュールを提供することである。高さ抑制可能な画像モジュールは、レンズアセンブリ、画像検出チップ、チップ搭載ベース、及び回路基板を有する。回路基板は、貫通口を有する。チップ搭載ベースは、ベース本体と、ベース本体の上部が外側に水平に延びることによって形成された２つの延長板と、ベース本体の上部が下方に凹むことによって形成されたベース凹溝と、を有する。ベース本体の下部は、回路基板の貫通口に進入し、２枚の延長板は、回路基板の貫通口をまたいで、回路基板の上基板面に配置される。画像検出チップは、回路基板の上基板面と異なる高さでベース凹溝の溝底面に設けられることによって、ベース凹溝における溝底面が回路基板の上基板面より低くなるようにする。レンズアセンブリは、ベース本体の上部に設けられ、画像検出チップに対応する。
好ましい実施形態において、レンズアセンブリは、ベース本体の上部に設けられたレンズホルダと、レンズホルダに支持されたレンズ構造体とを備え、レンズ構造体は、画像検出チップの感光面に対応する。
好ましい実施形態において、高さ抑制可能な画像モジュールは、フィルタをさらに備え、フィルタは、画像検出チップとレンズ構造体との間に設けられる。
好ましい実施形態において、ベース凹溝は、段差のある凹溝である。ベース凹溝は、第１の凹溝と、第１の凹溝の下端に位置し、第１の凹溝に連通する第２の凹溝を有する。第１の凹溝が回路基板への投影面積は第２の凹溝の投影面積よりも大きく、フィルタが回路基板への投影面積は第２の凹溝の投影面積よりも大きく第１の凹溝の投影面積よりも小さいので、フィルタは第１の凹溝に収容され、画像検出チップはベース凹溝の第２の凹溝に収容される。
好ましい実施形態では、画像検出チップの感光面の周囲に複数のウエハ金属パッドが形成され、ベース凹溝の溝底面に複数の凹溝金属パッドが形成され、複数のウエハ金属パッドは複数の金属リードによって複数の凹溝金属パッドにそれぞれ電気的に接続されている。
好ましい実施形態では、各延長板の下面に複数の板下金属パッドが形成され、回路基板の上基板面に貫通口の周辺に複数の板上金属パッドが形成され、複数の板下金属パッドは複数の板上金属半田パッドにそれぞれ複数の導体で電気的に接続されている。
好ましい実施形態では、複数の凹溝金属パッドは、チップ搭載ベースに形成された導電ラインによって、複数の板下金属パッドとそれぞれ電気的に接続される。
好ましい実施形態において、ベース凹溝の溝底面は、回路基板の下基板面よりも低い位置にある。
本発明の有益な効果の一つは、本発明が提供する高さ抑制可能な画像モジュールは、「レンズアセンブリ、画像検出チップ、チップ搭載ベース、及び回路基板を有すること」、「回路基板は、貫通口を有すること」、「チップ搭載ベースは、ベース本体と、ベース本体の上部が水平方向外側に延びることによって形成された２つの延長板と、ベース本体の上部が下方に向かって窪んで構成されたベース凹溝を有すること」、「ベース本体の下部が回路基板の貫通口に下方に向かって入ること」、「２つの延長板が回路基板の貫通口を跨いで回路基板の上基板面に配置されたこと」、「画像検出チップは、回路基板の上基板面とは異なる高さを有することで、ベース凹溝の溝底面が回路基板の上基板面より低いように配置される」、「レンズアセンブリはベース本体の上部に配置され、画像検出チップに対応する」という技術的解決策により、ベース本体の下部を回路基板の上基板面から回路基板の貫通口に進入させ、ベース凹溝の溝底面を回路基板の上基板面よりも低くする。そのように、既存のＣＯＢプロセスで画像検出チップをベース凹溝の溝底面に配置し、レンズアセンブリを画像検出チップと対応するようにベース本体の上部に配置する。これにより、ＴＴＬを変更することなく、Ｆｌｉｐ－Ｃｈｉｐプロセスで同様のモジュール高さにすることができる。
発明の特徴及び技術内容がより一層分かるように、以下本発明に関する詳細な説明と添付図面を参照する。しかし、提供される添付図面は参考と説明のために提供するものに過ぎず、本発明の特許請求の範囲を制限するためのものではない。
本発明の第１の実施形態の画像キャプチャモジュールの分解模式図である。 本発明の第１の実施形態の画像キャプチャモジュールの組立模式図である。 本発明の第２の実施形態の画像キャプチャモジュールの分解模式図である。 本発明の第２の実施形態の画像キャプチャモジュールの組立模式図である。 本発明の第３の実施形態の画像キャプチャモジュールの組立模式図である。
下記より、本願による具体的な実施例で本発明が開示する実施形態を説明する。当業者は本明細書の公開内容により本発明のメリット及び効果を理解し得る。本発明は他の異なる実施形態により実行又は応用できる。本明細書における各細節も様々な観点又は応用に基づいて、本発明の精神逸脱しない限りに、均等の変形と変更を行うことができる。また、本発明の図面は簡単で模式的に説明するためのものであり、実際的な寸法を示すものではない。以下の実施形態において、さらに本発明に係る技術事項を説明するが、公開された内容は本発明を限定するものではない。また、本明細書に用いられる「又は」という用語は、実際の状況に応じて、関連する項目中の何れか一つ又は複数の組合せを含み得る。
図１～図５に示すように、本発明は、高さ抑制可能な画像モジュールを提供する。高さ抑制可能な画像モジュールは、レンズアセンブリ１、画像検出チップ２、チップ搭載ベース３、および回路基板４を含む。回路基板４は、貫通口４０を有する。チップ搭載ベース３は、ベース本体３１と、ベース本体３１の上部３１１が水平方向外側に延びることにより形成された２つの延伸板３２と、ベース本体３１の上部３１１の上部から下方に凹むように形成されたベース凹溝３３とを有する。ベース本体３１の下部３１２は、回路基板４の貫通口４０に下向きに進入している。２つの延長板３２は、回路基板４の貫通口４０を挟んで、回路基板４の上面４１に配置される。画像検出２は、ベース凹溝３３の溝底面３３１が回路基板４の上面４１よりも低くなるように、回路基板４の上面４１と同じ高さではない位置に設置される。レンズアセンブリ１は、ベース本体３１の上部３１１に画像検出チップ２対応するように配置される。このように、ベース本体３１の下部３１２を回路基板４の上面４１から回路基板４の貫通口４０内に降ろすことで、ベース凹溝３３の溝底面３３１が回路基板４の上面４１よりも低くなり、既存のＣＯＢプロセスでベース凹溝３３の溝底面３３１に画像検出チップ２をセットし、画像検出チップ２に対応するようにベース本体３１の上部３１１にレンズアセンブリ１をセットすることができる。これにより、ＴＴＬを変更することなく、Ｆｌｉｐ－Ｃｈｉｐプロセスを用いたモジュール高さを同程度の高さにすることができる。
［第１の実施形態］
図１および図２を参照すると、本発明の第１の実施形態は、レンズアセンブリ１、画像検出チップ２、チップ搭載ベース３、および回路基板４を備える、高さ抑制可能な画像モジュール（以下、高さ抑制可能な画像モジュールと称する）を提供する。
回路基板４は、上基板面４１と下基板面４２を有し、回路基板４には、回路基板４を上下方向に貫通する貫通口４０が配置され、すなわち貫通口４０が回路基板４の上基板面４１と下基板面４２を貫通している。
チップ搭載ベース３は、ベース本体３１とベース凹溝３３とを有し、ベース凹溝３３は、ベース本体３１の上部３１１を下部３１２に向けて下方に凹ませることにより、チップ搭載ベース３が上方を向く開口を有するベース凹溝３３を形成する。また、ベース本体３１が回路基板４への投影面積は、回路基板４の貫通口４０に対応しており、ベース本体３１の下部３１２が回路基板４への投影面積は、回路基板４の貫通口４０の開口面積より若干小さく、ベース本体３１の下部３１２が回路基板４の上基板面４１から下方に向かって回路基板４の貫通口４０に入り込めるようになっている。さらに、２つの延長板３２は、ベース本体３１の上部３１１が水平方向外側に延びることにより形成されており、すなわち、２つの延長板３２は、ベース本体３１の上部３１１がそれぞれ左側および右側に延びることにより形成し、基板３の側縁部には段差が形成されて段状とされてもよい。さらに、２つの延長板３２は、回路基板４の貫通孔４０を跨いで、回路基板４の上基板面４１に配置されているので、ベース本体３１の下部３１２が回路基板４の貫通孔４０に留まることができる。
各延長板３２の下面３２１には複数の板下金属パッド３２２が形成され、回路基板４の上基板面４１には貫通口４０の周囲に複数の板上金属パッド４３が形成され。各板下金属パッド３２２は、各板上金属パッド４３と導電材料（例えば、半田、半田ペーストまたは任意の導電材料、省略）により電気的に接続されて、チップ搭載ベース３と回路基板４とを電気的に接続できる。
さらに、ベース凹溝３３の溝底面３３１には、複数の凹溝金属パッド３３２が形成され、画像検出チップ２には、受光面２１の周囲に複数のチップ金属パッド２２が形成される。既存のＣＯＢプロセスを用いて画像検出チップ２をベース凹溝３３の溝底面３３１に設置することで、複数のチップ金属パッド２２が複数の凹溝金属パッド３３２にそれぞれ電気的に接続される。すなわち、各チップ金属パッド２２は、ＣＯＢプロセスにおけるワイヤボンディング法により形成された金属リード３４により、各凹溝金属パッド３３２と電気的に接続する。さらに、複数の溝状金属パッド３３２は、チップ搭載ベース３の内部（または外部）に形成された導電ライン３５を介して複数の板下金属パッド３２２と電気的に接続することができるが、本実施形態における導電ライン３５のパターンは図示のものに限定されない。
レンズアセンブリ１は、ベース本体３１の上部３１１に設けられたレンズホルダ１１と、レンズホルダ１に支持されたレンズ構造体１２とを含み、レンズ構造体１２は、単一または複数の光学レンズで構成されてもよいが、本実施形態のレンズアセンブリ１は、この例に限定されることはない。画像検出チップ２は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）チップまたはＣＣＤ（Ｃｈａｒｇｅ－ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）チップであってもよいが、本実施形態の画像検出チップ２は、この例に限定されることはない。レンズアセンブリ１のレンズ構造体１２は、画像検知チップ２の感光面２１に対応しており、光がレンズ構造体１２を通って入射し、画像検知チップ２の感光面２１によって受光される。
注目すべきは、本実施形態のベース凹溝３３の溝底面３３１は、図２に示すように、回路基板４の上面４１と同じ高さにはないことである。すなわち、ベース凹溝３３の溝底面３３１は、回路基板４の上基板面４１よりも低い位置にあり、これにより、ＴＴＬの変更ができない場合、すなわち、レンズ構造体１２の上面から画像感知チップ２までの距離が変更できない場合、回路基板４の上基板面４１に画像検知チップを配置するには従来技術におけるＣＯＢプロセスを用いた場合、回路基板４の上基板面４１に画像検知チップ２の積層高さがなされることから避けることができ、既存のＣＯＢプロセスを用いてベース凹溝３３の溝底面３３１に画像検知チップ２を配置することが可能となる。また、回路基板４の上基板面４１に画像検知チップ２を配置する積層高さに起因して回路基板４を薄くする必要がなく、高さ抑制可能な画像モジュール全体の構造信頼性を高めるために厚くすることも可能である。さらに、チップ搭載ベース３とモジュール化するように画像検知チップ２をチップ搭載ベース３上に予め配置することができるため、製造や保守を容易に行うことができる。なお、本実施形態の高さ抑制可能な画像モジュールは、Ｆｌｉｐ－Ｃｈｉｐプロセスを用いた高さ抑制可能な画像モジュールと同様のモジュール高さを有することができるので、既存のＣＯＢプロセス３３１を用いてチップ搭載ベース３のベース凹溝３３の溝底面３３１に画像検知チップ２を配置し、回路基板４の貫通口４０にチップ搭載ベース３を配置する工程をＳＦＣ（Ｓｉｍｉｌａｒ Ｆｌｉｐ－Ｃｈｉｐ ／ Ｓｍａｒｔ Ｃｈｉｐ）と略記することができる。
あるいは、図２に示すように、本実施形態の高さ抑制可能な画像モジュールは、フィルタ５をさらに含んでもよい。フィルタ５は、画像センサ２の上に配置されてもよく、フィルタ５は、画像センサ２とレンズ構造１２との間に配置されてもよい。フィルタ５は、所望により、赤外フィルタまたは可視光フィルタであってもよいが、本実施形態に限定されるものではない。他の実施形態では、フィルタ５は、必要に応じて設けてもよいし、省略してもよい。
［第２の実施形態］
本発明の第２の実施形態は、図３及び図４に示すように、高さ抑制可能な画像モジュール（以下、高さ抑制可能な画像モジュールと称する）を提供するものである。さらに、高さ抑制可能な画像モジュールは、レンズアセンブリ１、画像検知チップ２、チップ搭載ベース３、および回路基板４を含む。本実施形態では、チップ搭載ベース３のベース凹溝３３が、第１の凹溝３３０１と、第１の凹溝３３０１の下端に位置し第１の凹溝３３０１に連通する第２の凹溝３３０２とを含む段差凹溝であることを除いて、第１の実施形態と実質的に同じである。第１の凹溝３３０１が回路基板４への投影面積は第２の凹溝３３０２の投影面積より大きく、フィルタ５が回路基板４への投影面積は第２の凹溝３３０２の投影面積より大きく、第１の凹溝３３０１の投影面積より小さいので、フィルタ５がベース凹溝３３の第１の凹溝３３０１に、画像検知チップ２がベース凹溝３３の第２の凹溝３３０２に収容される。このように、本実施形態では、ベース凹溝３３の段差凹溝を介して光透過面積の大きいフィルタ５を収容し、フィルタ５を画像検知チップ２から大きく離して配置することができるので、フィルタ５上のゴミがイメージセンサ２の受光面２１に結像しにくく、画質に影響を与えることが少なくなる。
［第３の実施形態］
本発明の第３の実施形態は、図５に示すように、高さを抑える高さ抑制可能な画像モジュール（以下、高さ抑制可能な画像モジュールと称する）を提供するものである。さらに、高さ抑制可能な画像モジュールは、レンズアセンブリ１、画像検知チップ２、チップ搭載ベース３、および回路基板４を備える。本実施形態では、ベース凹溝３３の溝底面３３１が回路基板４の上面４１よりも低く、ベース凹溝３３の溝底面３３１が回路基板４の下面４２よりも低いことを除いて、第１の実施形態と実質的に同様である。このようにすれば、ＴＴＬはそのままで、回路基板４の上基板面４１上の高さ抑制可能な画像モジュールの高さをさらに低減することができ、すなわち、レンズ構造体１２の上面から回路基板４の上基板面４１までの垂直方向の高さをさらに低減することができるので、回路基板４の上板面４１上の高さ抑制可能な画像モジュールの高さをより一層低減することが可能になる。
（実施形態による有益の効果）
上記を踏まえて、本発明の有益な効果の１つは、本発明が提供する高さ抑制可能な画像モジュールは、「レンズアセンブリ１、画像検出チップ２、チップ搭載ベース３、及び回路基板４を有すること」、「回路基板４は、貫通口４０を有すること」、「チップ搭載ベース３は、ベース本体３１と、ベース本体３１の上部が水平方向外側に延びることによって形成された２つの延長板３２と、ベース本体３の上部が下方に向かって窪んで構成されたベース凹溝３３を有すること」、「ベース本体３の下部が回路基板４の貫通口４０に下方に向かって入ること」、「２つの延長板３２が回路基板４の貫通口４０を跨いで回路基板４の上基板面４１に配置されたこと」、「画像検出チップ２は、回路基板４の上基板面４１とは異なる高さを有することで、ベース凹溝３３の溝底面３３１が回路基板４の上基板面４１より低いように配置される」、「レンズアセンブリ１はベース本体３の上部に配置され、画像検出チップ２に対応する」という技術的解決策により、ベース本体３３の下部を回路基板４の上基板面４１から回路基板４の貫通口４０に進入させ、ベース凹溝３３の溝底面３３１を回路基板４の上基板面４１よりも低くする。そのように、既存のＣＯＢプロセスで画像検出チップ２をベース凹溝３３の溝底面３３１に配置し、レンズアセンブリ１を画像検出チップと対応するようにベース本体３３の上部に配置する。これにより、ＴＴＬを変更することなく、Ｆｌｉｐ－Ｃｈｉｐプロセスで同様のモジュール高さにすることができる。
以上に開示された内容は本発明の好ましい実施形態に過ぎず、これにより本発明の特許請求の範囲を制限するものではない。そのため、本発明の明細書及び添付図面の内容に基づき為された等価の技術変形は、全て本発明の特許請求の範囲に含まれるものとする。
１：レンズアッセンブリ
１１：レンズホルダ
１２：レンズ構造体
２：画像検知チップ
２１：感光面
２２：チップ金属パッド
３：チップ搭載ベース
３１：ベース本体
３１１：上部
３１２：下部
３２：延長板
３２１：下面
３２２：板下金属パッド
３３：ベース凹溝
３３０１：第１の凹溝
３３０２：第２の凹溝
３３１：溝底面
３３２：凹溝金属パッド
３４：金属リード
３５：導電ライン
４：回路基板
４０：貫通口
４１：上基板面
４２：下基板面
４３：板上金属パッド
５：フィルタ

Claims (8)

  1. レンズアセンブリと、
    画像検出チップと、
    ベース本体と、前記ベース本体の上部が外側に水平に延びることによって形成された２つの延長板と、前記ベース本体の上部が下方に凹むことによって形成されたベース凹溝と、を有する、チップ搭載ベースと、
    貫通口を有する回路基板と、
    を備え、
    前記ベース本体の下部は、前記回路基板の前記貫通口に進入し、２枚の前記延長板が、前記回路基板の貫通口をまたいで、前記回路基板の上基板面に配置され、前記画像検出チップは、前記回路基板の前記上基板面と異なる高さで前記ベース凹溝の溝底面に設けられることで、前記ベース凹溝における前記溝底面が前記回路基板の前記上基板面より低くさせ、前記レンズアセンブリは、前記画像検出チップに対応するように前記ベース本体の上部に設けられる、
    ことを特徴とする、高さ抑制可能な画像モジュール。
  2. 前記レンズアセンブリは、前記ベース本体の上部に設けられたレンズホルダと、前記レンズホルダに支持されたレンズ構造体とを備え、前記レンズ構造体は、前記画像検出チップの感光面に対応する、請求項１に記載の高さ抑制可能な画像モジュール。
  3. 前記画像検出チップと前記レンズ構造体との間に設けられるフィルタをさらに備える、請求項２に記載の高さ抑制可能な画像モジュール。
  4. 前記ベース凹溝は、段差のある凹溝であり、前記ベース凹溝は、第１の凹溝と、前記第１の凹溝の下端に位置し、前記第１の凹溝に連通する第２の凹溝を有し、前記第１の凹溝が前記回路基板への投影面積は前記第２の凹溝の投影面積よりも大きく、前記フィルタが前記回路基板への投影面積は前記第２の凹溝の投影面積よりも大きくて前記第１の凹溝の投影面積よりも小さいので、前記フィルタは前記第１の凹溝に収容され、前記画像検出チップは前記ベース凹溝の第２の凹溝に収容される、請求項３に記載の高さ抑制可能な画像モジュール。
  5. 前記画像検出チップの感光面の周囲に複数のウエハ金属パッドが形成され、前記ベース凹溝の前記溝底面に複数の凹溝金属パッドが形成され、複数の前記ウエハ金属パッドは複数の金属リードによって複数の前記凹溝金属パッドにそれぞれ電気的に接続されている、請求項１に記載の高さ抑制可能な画像モジュール。
  6. 各前記延長板の下面に複数の板下金属パッドが形成され、前記回路基板の前記上基板面に前記貫通口の周辺に複数の板上金属パッドが形成され、複数の前記板下金属パッドは複数の前記板上金属パッドにそれぞれ複数の導体で電気的に接続されている、請求項５に記載の高さ抑制可能な画像モジュール。
  7. 複数の前記凹溝金属パッドは、前記チップ搭載ベースに形成された導電ラインによって、複数の前記板下金属パッドとそれぞれ電気的に接続される、請求項６に記載の高さ抑制可能な画像モジュール。
  8. 前記ベース凹溝の前記溝底面は、前記回路基板の下基板面よりも低い位置にある、請求項６に記載の高さ抑制可能な画像モジュール。
JP2023097973A 2023-03-08 2023-06-14 高さ抑制可能な画像モジュール Active JP7557899B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW112108400A TWI817910B (zh) 2023-03-08 2023-03-08 降低高度之影像模組
TW112108400 2023-03-08

Publications (2)

Publication Number Publication Date
JP2024127693A JP2024127693A (ja) 2024-09-20
JP7557899B2 true JP7557899B2 (ja) 2024-09-30

Family

ID=89857461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023097973A Active JP7557899B2 (ja) 2023-03-08 2023-06-14 高さ抑制可能な画像モジュール

Country Status (3)

Country Link
US (1) US20240304640A1 (ja)
JP (1) JP7557899B2 (ja)
TW (1) TWI817910B (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186420A (ja) 2000-10-12 2001-07-06 Sanyo Electric Co Ltd 固体撮像素子の実装方法
JP2008300574A (ja) 2007-05-30 2008-12-11 Sharp Corp 固体撮像装置
WO2018142856A1 (ja) 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品、カメラモジュール
JP2018125672A (ja) 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品、カメラモジュール及び電子部品の製造方法
JP2021061599A (ja) 2016-07-03 2021-04-15 ▲寧▼波舜宇光▲電▼信息有限公司 感光性アセンブリとカメラモジュール及びその製造方法
JP2021073520A (ja) 2016-02-18 2021-05-13 ニンボー サニー オプテック カンパニー，リミテッド 一体パッケージングプロセスベースのカメラモジュール、その一体ベース部品、およびその製造方法
JP2021119601A (ja) 2016-08-01 2021-08-12 ▲寧▼波舜宇光▲電▼信息有限公司 カメラモジュールおよびそのモールド回路基板組立体とモールド感光組立体並びに製造方法
JP2022097355A (ja) 2020-12-18 2022-06-30 海華科技股▲分▼有限公司 携帯電子機器及びそのカスタマイズ画像取得モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360716B (en) * 2007-12-07 2012-03-21 Hon Hai Prec Ind Co Ltd Circuit board and camera assembly using same
WO2019231239A1 (ko) * 2018-05-29 2019-12-05 엘지이노텍(주) 렌즈 구동 장치, 및 카메라 장치, 및 이를 포함하는 광학 기기
EP4124010A4 (en) * 2020-03-17 2023-09-06 Sony Semiconductor Solutions Corporation SENSOR ASSEMBLY, ITS MANUFACTURING METHOD AND IMAGING DEVICE

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186420A (ja) 2000-10-12 2001-07-06 Sanyo Electric Co Ltd 固体撮像素子の実装方法
JP2008300574A (ja) 2007-05-30 2008-12-11 Sharp Corp 固体撮像装置
JP2021073520A (ja) 2016-02-18 2021-05-13 ニンボー サニー オプテック カンパニー，リミテッド 一体パッケージングプロセスベースのカメラモジュール、その一体ベース部品、およびその製造方法
JP2021061599A (ja) 2016-07-03 2021-04-15 ▲寧▼波舜宇光▲電▼信息有限公司 感光性アセンブリとカメラモジュール及びその製造方法
JP2021119601A (ja) 2016-08-01 2021-08-12 ▲寧▼波舜宇光▲電▼信息有限公司 カメラモジュールおよびそのモールド回路基板組立体とモールド感光組立体並びに製造方法
WO2018142856A1 (ja) 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品、カメラモジュール
JP2018125672A (ja) 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品、カメラモジュール及び電子部品の製造方法
JP2022097355A (ja) 2020-12-18 2022-06-30 海華科技股▲分▼有限公司 携帯電子機器及びそのカスタマイズ画像取得モジュール

Also Published As

Publication number Publication date
JP2024127693A (ja) 2024-09-20
US20240304640A1 (en) 2024-09-12
TWI817910B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US7768574B2 (en) Compact lens turret assembly
US8045026B2 (en) Solid-state image sensing device
US11355656B2 (en) Photosensitive module
US8023019B2 (en) Image-sensing chip package module for reducing its whole thickness
US20060223216A1 (en) Sensor module structure and method for fabricating the same
JP2019016998A (ja) 携帯型電子装置、画像撮影モジュール及び画像検知ユニット
CN101675658A (zh) 摄像头模块
KR101632343B1 (ko) 이중 인쇄회로기판을 이용한 카메라 모듈
CN105450914B (zh) 摄像模组和电气支架及其电路设置方法
TWM613027U (zh) 可攜式電子裝置及其客製化影像擷取模組
CN109936680B (zh) 具有扩展布线层的系统化封装摄像模组及其感光组件、电子设备和制备方法
JP7557899B2 (ja) 高さ抑制可能な画像モジュール
CN107948495B (zh) 一种分区成像感光芯片及摄像模组、摄像装置
CN115732438B (zh) 影像传感芯片封装结构及其制作方法
TWI762093B (zh) 可攜式電子裝置及其客製化影像擷取模組
CN105516557B (zh) 摄像模组和电气支架及其导通方法
TW202436985A (zh) 降低高度之影像模組
US11543863B2 (en) Portable electronic device and image-capturing module thereof
CN118676157A (zh) 降低高度的影像模块
JPH10233471A (ja) 赤外線データ通信モジュール及びその製造方法
CN214123878U (zh) 可携式电子装置及其自定义图像提取模块
JP2020092399A (ja) 撮像モジュール及び携帯電子機器
CN115881652B (zh) 芯片封装结构及其制作方法
CN210629647U (zh) 感光组件和具有其的摄像模组以及电子设备
CN217214715U (zh) 一种半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240909

R150 Certificate of patent or registration of utility model

Ref document number: 7557899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150