Nothing Special   »   [go: up one dir, main page]

JP6921794B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6921794B2
JP6921794B2 JP2018173126A JP2018173126A JP6921794B2 JP 6921794 B2 JP6921794 B2 JP 6921794B2 JP 2018173126 A JP2018173126 A JP 2018173126A JP 2018173126 A JP2018173126 A JP 2018173126A JP 6921794 B2 JP6921794 B2 JP 6921794B2
Authority
JP
Japan
Prior art keywords
plate
shaped portion
semiconductor device
wiring board
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018173126A
Other languages
English (en)
Other versions
JP2020047677A (ja
Inventor
宏 松山
宏 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018173126A priority Critical patent/JP6921794B2/ja
Priority to US16/269,815 priority patent/US10658344B2/en
Priority to CN201910112588.2A priority patent/CN110911388B/zh
Publication of JP2020047677A publication Critical patent/JP2020047677A/ja
Priority to US16/849,410 priority patent/US10957673B2/en
Application granted granted Critical
Publication of JP6921794B2 publication Critical patent/JP6921794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明の実施形態は、半導体装置に関する。
パワー半導体モジュールでは、例えば、金属基板の上に、絶縁基板を間に挟んで複数のパワー半導体チップが実装される。パワー半導体チップは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、又は、ダイオードである。パワー半導体モジュール内部の配線インダクタンスが大きいと、スイッチング損失が大きくなるという問題が生ずる。
特許第５５５５２０６号公報
本発明が解決しようとする課題は、配線インダクタンスの低減が可能な半導体装置を提供することにある。
本発明の一態様の半導体装置は、基板と、前記基板の上の金属層と、前記金属層の上に設けられ、上部電極と、前記金属層に電気的に接続される下部電極と、を有する少なくとも１個の半導体チップと、前記基板の上に設けられ、第１の板状部と、第２の板状部と、第３の板状部とを有し、前記第１の板状部と、前記第２の板状部と、前記第３の板状部は前記基板に垂直で、前記第１の板状部は前記第２の板状部に平行で、前記第３の板状部は前記第１の板状部及び前記第２の板状部に垂直で、前記第３の板状部は前記第１の板状部の一端と前記第２の板状部の一端に接続され、前記上部電極に電気的に接続された第１の配線板と、前記基板の上に設けられ、第５の板状部と、第６の板状部と、第７の板状部とを有し、前記第５の板状部と、前記第６の板状部と、前記第７の板状部は前記基板に垂直で、前記第５の板状部は前記第６の板状部に平行で、前記第７の板状部は前記第５の板状部及び前記第６の板状部に垂直で、前記第７の板状部は前記第５の板状部の一端と前記第６の板状部の一端に接続され、前記金属層に電気的に接続された第２の配線板と、を備え、前記第１の板状部と前記第２の板状部は、前記第５の板状部と前記第６の板状部の間に設けられ、前記少なくとも１個の半導体チップは、前記第５の板状部を含む平面と、前記第６の板状部を含む平面との間に位置する。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式上面図。 第３の実施形態の半導体装置の模式上面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式上面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式上面図。 第７の実施形態の半導体装置の模式上面図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置は、基板と、基板の上の金属層と、金属層の上に設けられ、上部電極と、金属層に電気的に接続される下部電極と、を有する少なくとも１個の半導体チップと、基板の上に設けられ、第１の板状部と、第２の板状部と、第３の板状部とを有し、第１の板状部と、第２の板状部と、第３の板状部は基板に垂直で、第１の板状部は第２の板状部に平行で、第３の板状部は第１の板状部及び第２の板状部に垂直で、第３の板状部は第１の板状部の一端と第２の板状部の一端に接続され、上部電極に電気的に接続された第１の配線板と、基板の上に設けられ、第５の板状部と、第６の板状部と、第７の板状部とを有し、第５の板状部と、第６の板状部と、第７の板状部は基板に垂直で、第５の板状部は第６の板状部に平行で、第７の板状部は第５の板状部及び第６の板状部に垂直で、第７の板状部は第５の板状部の一端と第６の板状部の一端に接続され、金属層に電気的に接続された第２の配線板と、を備え、第１の板状部と第２の板状部は、第５の板状部と第６の板状部の間に設けられ、少なくとも１個の半導体チップは、第５の板状部を含む仮想平面と、第６の板状部を含む仮想平面との間に位置する。
図１は、第１の実施形態の半導体装置の模式断面図である。図２は、第１の実施形態の半導体装置の模式上面図である。図３は、第１の実施形態の半導体装置の模式上面図である。図４は、第１の実施形態の半導体装置の模式断面図である。
第１の実施形態の半導体装置は、パワー半導体モジュール１００である。パワー半導体モジュール１００は、６個のショットキーバリアダイオード（ＳＢＤ）が並列に接続されている。
第１の実施形態のパワー半導体モジュール１００は、複数個のＳＢＤ１０（半導体チップ）、金属基板１２、絶縁基板１４（基板）、金属層１６、アノード配線板１８（第１の配線板）、カソード配線板２０（第２の配線板）、樹脂ケース２２、蓋２４、シリコーンゲル２６を備える。
ＳＢＤ１０は、アノード電極１０ａ（上部電極）、カソード電極１０ｂ（下部電極）を有する
アノード配線板１８は、アノード外部端子１８ａ、複数のアノード接続部１８ｂ（接続部）、第１の板状部Ｐ１、第２の板状部Ｐ２、第３の板状部Ｐ３、第４の板状部Ｐ４を有する。カソード配線板２０は、カソード外部端子２０ａ、カソード接続部２０ｂ、第５の板状部Ｐ５、第６の板状部Ｐ６、第７の板状部Ｐ７、第８の板状部Ｐ８を有する。
図１は、図２のＡＡ’断面図である。図２は、パワー半導体モジュール１００から蓋２４及びシリコーンゲル２６を除いた状態の上面図である。図３は、パワー半導体モジュール１００から蓋２４、シリコーンゲル２６、及び、アノード配線板１８を除いた状態の上面図である。図４は、図２のＢＢ’断面図である。
金属基板１２は、例えば、銅である。例えば、パワー半導体モジュール１００を製品に実装する際、金属基板１２の裏面には、図示しない放熱板が接続される。
樹脂ケース２２は、金属基板１２の周囲に設けられる。樹脂ケース２２の上には蓋２４が設けられる。また、パワー半導体モジュール１００の内部には、封止材としてシリコーンゲル２６が充填されている。樹脂ケース２２、金属基板１２、蓋２４、及びシリコーンゲル２６は、パワー半導体モジュール１００内の部材を保護又は絶縁する機能を有する。
絶縁基板１４は、樹脂ケース２２の中に設けられる。絶縁基板１４は、金属基板１２の上に設けられる。絶縁基板１４は、金属基板１２と、金属層１６を絶縁する機能を有する。絶縁基板１４は、樹脂中に、例えば、窒化ホウ素などで形成される熱伝導率の高いフィラ―を含有する。絶縁基板１４は、例えば、高熱伝導材である窒化アルミニウムである。
金属層１６は、絶縁基板１４上に設けられる。金属層１６は、例えば、銅、又は、アルミニウムである。
ＳＢＤ１０は、金属層１６の上に設けられる。ＳＢＤ１０は、例えば、はんだやＡｇナノ粒子を用いて、金属層１６に接続される。ＳＢＤ１０は、上面にアノード電極１０ａ、下面にカソード電極１０ｂを有する。
ＳＢＤ１０は、例えば、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）、又は、窒化ガリウム（ＧａＮ）などを用いた半導体チップである。
アノード配線板１８は、絶縁基板１４の上に設けられる。アノード配線板１８は、アノード外部端子１８ａを有する。アノード外部端子１８ａは、樹脂ケース２２の外に設けられる。
アノード配線板１８は、第１の板状部Ｐ１、第２の板状部Ｐ２、第３の板状部Ｐ３、第４の板状部Ｐ４を有する。第１の板状部Ｐ１、第２の板状部Ｐ２、第３の板状部Ｐ３、第４の板状部Ｐ４は、絶縁基板１４に対して垂直である。
第１の板状部Ｐ１は、第２の板状部Ｐ２に対向する。第１の板状部Ｐ１は、第２の板状部Ｐ２に平行である。
第３の板状部Ｐ３は、第４の板状部Ｐ４に対向する。第３の板状部Ｐ３は、第４の板状部Ｐ４に平行である。第３の板状部Ｐ３及び第４の板状部Ｐ４は、第１の板状部Ｐ１及び第２の板状部Ｐ２に垂直である。
第３の板状部Ｐ３は、第１の板状部Ｐ１の一端と、第２の板状部Ｐ２の一端に接続される。第４の板状部Ｐ４は、第１の板状部Ｐ１の他端と、第２の板状部Ｐ２の他端に接続される。
第１の板状部Ｐ１、第２の板状部Ｐ２、第３の板状部Ｐ３、及び、第４の板状部Ｐ４は、枠形状を形成する。
アノード配線板１８は、複数のアノード接続部１８ｂを有する。アノード接続部１８ｂとアノード電極１０ａが接続される。アノード接続部１８ｂとアノード電極１０ａは、例えば、半田を用いて接続される。また、例えば、超音波溶接を用いて接続される。
カソード配線板２０は、絶縁基板１４の上に設けられる。カソード配線板２０は、カソード外部端子２０ａを有する。カソード外部端子２０ａは、樹脂ケース２２の外に設けられる。
カソード配線板２０は、第５の板状部Ｐ５、第６の板状部Ｐ６、第７の板状部Ｐ７、第８の板状部Ｐ８を有する。第５の板状部Ｐ５、第６の板状部Ｐ６、第７の板状部Ｐ７、第８の板状部Ｐ８は、絶縁基板１４に対して垂直である。
第５の板状部Ｐ５は、第６の板状部Ｐ６に対向する。第５の板状部Ｐ５は、第６の板状部Ｐ６に平行である。
第７の板状部Ｐ７は、第８の板状部Ｐ８に対向する。第７の板状部Ｐ７は、第８の板状部Ｐ８に平行である。第７の板状部Ｐ７及び第８の板状部Ｐ８は、第５の板状部Ｐ５及び第６の板状部Ｐ６に垂直である。
第７の板状部Ｐ７は、第５の板状部Ｐ５の一端と、第６の板状部Ｐ６の一端に接続される。第８の板状部Ｐ８は、第５の板状部Ｐ５の他端と、第６の板状部Ｐ６の他端に接続される。
第５の板状部Ｐ５、第６の板状部Ｐ６、第７の板状部Ｐ７、及び、第８の板状部Ｐ８は、枠形状を形成する。
第１の板状部Ｐ１、第２の板状部Ｐ２、第３の板状部Ｐ３、及び、第４の板状部Ｐ４は、第５の板状部Ｐ５、第６の板状部Ｐ６、第７の板状部Ｐ７、及び、第８の板状部Ｐ８の内側に位置する。第１の板状部Ｐ１及び第２の板状部Ｐ２は、第５の板状部Ｐ５と第６の板状部Ｐ６の間に位置する。第３の板状部Ｐ３及び第４の板状部Ｐ４は、第７の板状部Ｐ７と第８の板状部Ｐ８の間に位置する。
ＳＢＤ１０は、第５の板状部Ｐ５、第６の板状部Ｐ６、第７の板状部Ｐ７、及び、第８の板状部Ｐ８が形成する枠形状の内側に位置する。例えば、第５の板状部Ｐ５を含む仮想平面（図１中のＫＰ５）と、第６の板状部Ｐ６を含む仮想平面（図１中のＫＰ６）との間にＳＢＤ１０は、位置する。
また、ＳＢＤ１０は、第１の板状部Ｐ１、第２の板状部Ｐ２、第３の板状部Ｐ３、及び、第４の板状部Ｐ４が形成する枠形状の内側に位置する。例えば、第１の板状部Ｐ１を含む仮想平面（図１中のＫＰ１）と、第２の板状部Ｐ２を含む仮想平面（図１中のＫＰ２）との間にＳＢＤ１０は、位置する。
第１の板状部Ｐ１と第５の板状部Ｐ５との間の距離は、例えば、２ｍｍ以下である。第２の板状部Ｐ２と第６の板状部Ｐ６との間の距離は、例えば、２ｍｍ以下である。
次に、第１の施形態の半導体装置の作用及び効果について説明する。
パワー半導体モジュールの内部の配線インダクタンスが大きいと、半導体チップのスイッチング動作を高速で行う際に、サージ電圧や電圧波形のリンギングが生ずる。サージ電圧や電圧波形のリンギングは、デバイスの破壊やＥＭＩ（電磁干渉）ノイズの増加につながるため問題である。スイッチング動作を低速にすれば、サージ電圧や電圧波形のリンギングは抑制できるが、スイッチング損失が大きくなるという問題が生ずる。したがって、パワー半導体モジュールの内部インダクタンスを低減することが望まれる。
図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図５は、図１に相当する断面図である。図５は、アノード配線板１８とカソード配線板２０とに流れる電流の向きを矢印で示している。
配線のインダクタンスには、自己誘導による自己インダクタンスと相互誘導による相互インダクタンスがある。配線のインダクタンスは、自己インダクタンスと相互インダクタンスの和になる。例えば、アノード配線板１８とカソード配線板２０のインダクタンスは、アノード配線板１８とカソード配線板２０のそれぞれの自己インダクタンスと、アノード配線板１８とカソード配線板２０の相互誘導に伴う相互インダクタンスの和である。
パワー半導体モジュール１００は、アノード配線板１８とカソード配線板２０の大部分が平行平板であり、平行平板の部分では、電流の流れる向きが逆向きとなっている。このため、相互インダクタンスは、自己インダクタンスを打ち消す方向に作用する。したがって、アノード配線板１８とカソード配線板２０のインダクタンスが低減する。よって、パワー半導体モジュール１００の内部のインダクタンスが低減する。
また、パワー半導体モジュール１００では、複数のＳＢＤ１０を囲むように、アノード配線板１８とカソード配線板２０を設けている。このため、それぞれのＳＢＤ１０の電流経路の電気抵抗が小さくなる。また、ＳＢＤ１０の電流経路の電気抵抗のばらつきが小さくなる。したがって、例えば、複数のＳＢＤ１０の間で、電流ばらつきが小さくなる。よって、例えば、特定のＳＢＤ１０に電流が集中することによるデバイス破壊が抑制され、パワー半導体モジュール１００の信頼性が向上する。
内部インダクタンスを低減する観点から、第１の板状部Ｐ１と第５の板状部Ｐ５との間の距離、及び、第２の板状部Ｐ２と第６の板状部Ｐ６との間の距離は、２ｍｍ以下であることが好ましく、１ｍｍ以下であることがより好ましく、０．５ｍｍ以下であることが更に好ましい。
以上、第１の実施形態によれば、内部インダクタンスが低減され、スイッチング損失の小さいパワー半導体モジュールの実現が可能となる。また、デバイス間の電流ばらつきが抑制され、信頼性の向上したパワー半導体モジュールの実現が可能となる。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の板状部と第５の板状部との間、及び、第２の板状部と第６の板状部との間に、誘電体層が設けられる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図６は、第２の実施形態の半導体装置の模式断面図である。図６は、第１の実施形態の図１に対応する図である。
第２の実施形態の半導体装置は、パワー半導体モジュール２００である。パワー半導体モジュール２００は、６個のショットキーバリアダイオード（ＳＢＤ）が並列に接続されている。
パワー半導体モジュール２００は、第１の板状部Ｐ１と第５の板状部Ｐ５との間に誘電体層４０が設けられる。誘電体層４０は、高い絶縁性能を有する誘電体材料である。また、第２の板状部Ｐ２と第６の板状部Ｐ６との間に誘電体層４０が設けられる。同様に、第３の板状部Ｐ３と第７の板状部Ｐ７との間、第４の板状部Ｐ４と第８の板状部Ｐ８との間にも、誘電体層４０が設けられる。
誘電体層４０は、例えば、エポキシ樹脂である。また、例えば、ポリイミド樹脂である。
誘電体層４０を設けることで、アノード配線板１８の板状部と、カソード配線板２０の板状部との間の距離が小さい構造を、容易に製造することが可能となる。よって、内部インダクタンスを低減することが容易となる。
以上、第２の実施形態によれば、第１の実施形態同様、内部インダクタンスが低減され、スイッチング損失の小さいパワー半導体モジュールの実現が可能となる。また、デバイス間の電流ばらつきが抑制され、信頼性の向上したパワー半導体モジュールの実現が可能となる。更に、内部インダクタンスを低減することが容易となる。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の配線板が第４の板状部を有さず、第２の配線板が第８の板状部を有さない点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
図７は、第３の実施形態の半導体装置の模式上面図である。図７は、第１の実施形態の図２に対応する図である。
図８は、第３の実施形態の半導体装置の模式上面図である。図８は、第１の実施形態の図３に対応する図である。
図９は、第３の実施形態の半導体装置の模式断面図である。図９は、第１の実施形態の図４に対応する図である。
第３の実施形態の半導体装置は、パワー半導体モジュール３００である。パワー半導体モジュール３００は、６個のショットキーバリアダイオード（ＳＢＤ）が並列に接続されている。
パワー半導体モジュール３００は、アノード配線板１８は、第１の板状部Ｐ１、第２の板状部Ｐ２、第３の板状部Ｐ３を有するが、第４の板状部Ｐ４を有しない。また、カソード配線板２０は、第５の板状部Ｐ５、第６の板状部Ｐ６、第７の板状部Ｐ７を有するが、第８の板状部Ｐ８を有しない。
パワー半導体モジュール３００によれば、例えば、第４の板状部Ｐ４及び第８の板状部Ｐ８を設けないことで、内部インダクタンスの調整をすることが可能である。また、新たな半導体チップや配線を設けることが可能である。
以上、第３の実施形態によれば、第１の実施形態同様、内部インダクタンスが低減され、スイッチング損失の小さいパワー半導体モジュールの実現が可能となる。また、デバイス間の電流ばらつきが抑制され、信頼性の向上したパワー半導体モジュールの実現が可能となる。更に、内部インダクタンスの調整や、新たな半導体チップや配線を設けることが可能となる。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の配線板及び第２の配線板の少なくともいずれか一方にスリットが設けられる点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
図１０は、第４の実施形態の半導体装置の模式上面図である。図１０は、第１の実施形態の図３に対応する図である。
図１１は、第４の実施形態の半導体装置の模式断面図である。図１１は、第１の実施形態の図１に対応する図である。
第４の実施形態の半導体装置は、パワー半導体モジュール４００である。パワー半導体モジュール４００は、６個のショットキーバリアダイオード（ＳＢＤ）が並列に接続されている。
パワー半導体モジュール４００は、例えば、カソード配線板２０にスリット４４が設けられる。スリットは、アノード配線板１８に設けられても構わない。
パワー半導体モジュール４００は、アノード配線板１８及びカソード配線板２０の少なくともいずれか一方にスリットが設けられることで、内部インダクタンスの調整をすることが可能である。
以上、第４の実施形態によれば、第１の実施形態同様、内部インダクタンスが低減され、スイッチング損失の小さいパワー半導体モジュールの実現が可能となる。また、デバイス間の電流ばらつきが抑制され、信頼性の向上したパワー半導体モジュールの実現が可能となる。更に、内部インダクタンスの調整や、新たな半導体チップや配線を設けることが可能となる。
（第５の実施形態）
第５の実施形態の半導体装置は、第１の配線板と上部電極は、ボンディングワイヤを間に挟んで電気的に接続される点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
図１２は、第５の実施形態の半導体装置の模式断面図である。図１２は、第１の実施形態の図１に対応する図である。
第５の実施形態の半導体装置は、パワー半導体モジュール５００である。パワー半導体モジュール５００は、６個のショットキーバリアダイオード（ＳＢＤ）が並列に接続されている。
パワー半導体モジュール５００は、ボンディングワイヤ４６を有する。ボンディングワイヤ４６を間に挟んで、アノード配線板１８と、ＳＢＤ１０のアノード電極１０ａが電気的に接続される。
ボンディングワイヤ４６を用いることで、ＳＢＤ１０に印加される応力が低減される。したがって、パワー半導体モジュール５００の信頼性が向上する。
以上、第５の実施形態によれば、第１の実施形態同様、内部インダクタンスが低減され、スイッチング損失の小さいパワー半導体モジュールの実現が可能となる。また、デバイス間の電流ばらつきが抑制され、信頼性の向上したパワー半導体モジュールの実現が可能となる。また、配線板から半導体チップへ直接作用する応力を緩和でｋることにより、更に、パワー半導体モジュールの信頼性が向上する。
（第６の実施形態）
第６の実施形態の半導体装置は、第１の配線板と第２の配線板が、外部端子を備えない点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
図１３は、第６の実施形態の半導体装置の模式上面図である。図１３は、第１の実施形態の図２に対応する図である。
第６の実施形態の半導体装置は、パワー半導体モジュール６００である。パワー半導体モジュール６００は、６個のショットキーバリアダイオード（ＳＢＤ）が並列に接続されている。
パワー半導体モジュール６００は、アノード接続用ネジ固定部５２、カソード接続用ネジ固定部５４を備える。パワー半導体モジュール６００は、例えば、モールド樹脂５６に覆われ、アノード接続用ネジ固定部５２、カソード接続用ネジ固定部５４がモールド樹脂５６表面に露出する。
パワー半導体モジュール６００によれば、例えば、アノード接続用ネジ固定部５２、及び、カソード接続用ネジ固定部５４に、低インダクタンスの積層配線構造バスバーを接続することで、低インダクタンスのパワー半導体モジュール回路が実現できる。
（第７の実施形態）
第７の実施形態の半導体装置は、実装される半導体チップの数が異なる点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
図１４は、第７の実施形態の半導体装置の模式上面図である。
第７の実施形態の半導体装置は、パワー半導体モジュール７００である。パワー半導体モジュール７００は、２４個のショットキーバリアダイオード（ＳＢＤ）が並列に接続されている。
パワー半導体モジュール７００は、４つのユニットＵ１、Ｕ２、Ｕ３、Ｕ４を有する。それぞれのユニットが、第１の実施形態のパワー半導体モジュール１００と同様の構成で、ＳＢＤを６個ずつ有する。
以上、第７の実施形態によれば、第１の実施形態同様、内部インダクタンスが低減され、スイッチング損失の小さいパワー半導体モジュールの実現が可能となる。また、デバイス間の電流ばらつきが抑制され、信頼性の向上したパワー半導体モジュールの実現が可能となる。また、半導体チップの数が増えることで、大電流を流すことが可能となる。
第１ないし第７の実施形態では、半導体チップが、６個又は２４個、実装される場合を例に説明したが、半導体チップの数は、６個又は２４個に限定されるものではない。
第１ないし第７の実施形態では、半導体チップとしてＳＢＤを用いる場合を例に説明したが、半導体チップはこれらに限定されるものではない。例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＰＩＮダイオードなど、その他のトランジスタやダイオードを適用することも可能である。また、トランジスタとダイオードの組み合わせを適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳＢＤ（半導体チップ）
１０ａ アノード電極（上部電極）
１０ｂ カソード電極（下部電極）
１４ 絶縁基板（基板）
１６ 金属層
１８ アノード配線板（第１の配線板）
２０ カソード配線板（第２の配線板）
１８ｂ アノード接続部（接続部）
４０ 誘電体層
４４ スリット
４６ ボンディングワイヤ
１００ パワー半導体モジュール（半導体装置）
２００ パワー半導体モジュール（半導体装置）
３００ パワー半導体モジュール（半導体装置）
４００ パワー半導体モジュール（半導体装置）
５００ パワー半導体モジュール（半導体装置）
６００ パワー半導体モジュール（半導体装置）
７００ パワー半導体モジュール（半導体装置）
Ｐ１ 第１の板状部
Ｐ２ 第２の板状部
Ｐ３ 第３の板状部
Ｐ４ 第４の板状部
Ｐ５ 第５の板状部
Ｐ６ 第６の板状部
Ｐ７ 第７の板状部
Ｐ８ 第８の板状部

Claims (7)

  1. 基板と、
    前記基板の上の金属層と、
    前記金属層の上に設けられ、上部電極と、前記金属層に電気的に接続される下部電極と、を有する少なくとも１個の半導体チップと、
    前記基板の上に設けられ、第１の板状部と、第２の板状部と、第３の板状部とを有し、前記第１の板状部と、前記第２の板状部と、前記第３の板状部は前記基板に垂直で、前記第１の板状部は前記第２の板状部に平行で、前記第３の板状部は前記第１の板状部及び前記第２の板状部に垂直で、前記第３の板状部は前記第１の板状部の一端と前記第２の板状部の一端に接続され、前記上部電極に電気的に接続された第１の配線板と、
    前記基板の上に設けられ、第５の板状部と、第６の板状部と、第７の板状部とを有し、前記第５の板状部と、前記第６の板状部と、前記第７の板状部は前記基板に垂直で、前記第５の板状部は前記第６の板状部に平行で、前記第７の板状部は前記第５の板状部及び前記第６の板状部に垂直で、前記第７の板状部は前記第５の板状部の一端と前記第６の板状部の一端に接続され、前記金属層に電気的に接続された第２の配線板と、
    を備え、
    前記第１の板状部と前記第２の板状部は、前記第５の板状部と前記第６の板状部の間に設けられ、
    前記少なくとも１個の半導体チップは、前記第５の板状部を含む平面と、前記第６の板状部を含む平面との間に位置する半導体装置。
  2. 前記第１の配線板は、第４の板状部を有し、前記第４の板状部は前記第３の板状部に平行で、前記第４の板状部は前記第１の板状部の他端と前記第２の板状部の他端に接続され、
    前記第２の配線板は、第８の板状部を有し、前記第８の板状部は前記第７の板状部に平行で、前記第８の板状部は前記第５の板状部の他端と前記第６の板状部の他端に接続された請求項１記載の半導体装置。
  3. 前記少なくとも１個の半導体チップは複数個の半導体チップであり、
    前記第１の配線板は、複数の接続部を有し、前記上部電極と前記接続部が接続される請求項１又は請求項２記載の半導体装置。
  4. 前記第１の配線板と前記上部電極は、ボンディングワイヤを間に挟んで電気的に接続される請求項１又は請求項２記載の半導体装置。
  5. 前記第１の配線板及び前記第２の配線板の少なくともいずれか一方にスリットが設けられる請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の板状部と前記第５の板状部との間、及び、前記第２の板状部と前記第６の板状部との間に、誘電体層が設けられる請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第１の板状部と前記第５の板状部との間の距離、及び、前記第２の板状部と前記第６の板状部との間の距離は、２ｍｍ以下である請求項１ないし請求項６いずれか一項記載の半導体装置。
JP2018173126A 2018-09-14 2018-09-14 半導体装置 Active JP6921794B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018173126A JP6921794B2 (ja) 2018-09-14 2018-09-14 半導体装置
US16/269,815 US10658344B2 (en) 2018-09-14 2019-02-07 Semiconductor device
CN201910112588.2A CN110911388B (zh) 2018-09-14 2019-02-13 半导体装置
US16/849,410 US10957673B2 (en) 2018-09-14 2020-04-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018173126A JP6921794B2 (ja) 2018-09-14 2018-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2020047677A JP2020047677A (ja) 2020-03-26
JP6921794B2 true JP6921794B2 (ja) 2021-08-18

Family

ID=69773269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018173126A Active JP6921794B2 (ja) 2018-09-14 2018-09-14 半導体装置

Country Status (3)

Country Link
US (2) US10658344B2 (ja)
JP (1) JP6921794B2 (ja)
CN (1) CN110911388B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022158258A1 (ja) * 2021-01-22 2022-07-28

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449219B2 (ja) * 2001-01-04 2010-04-14 日産自動車株式会社 半導体実装構造
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4277169B2 (ja) * 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP2005191233A (ja) * 2003-12-25 2005-07-14 Toyota Motor Corp パワーモジュール
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP4977407B2 (ja) 2006-06-09 2012-07-18 本田技研工業株式会社 半導体装置
US8129836B2 (en) * 2006-06-09 2012-03-06 Honda Motor Co., Ltd. Semiconductor device
JP4829690B2 (ja) * 2006-06-09 2011-12-07 本田技研工業株式会社 半導体装置
JP5177625B2 (ja) * 2006-07-11 2013-04-03 独立行政法人産業技術総合研究所 半導体チップの電極接続構造および導電部材、並びに半導体装置およびその製造方法
EP2011762B1 (en) * 2007-07-02 2015-09-30 Denso Corporation Semiconductor device with a sensor connected to an external element
JP5224845B2 (ja) * 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
JP5557441B2 (ja) * 2008-10-31 2014-07-23 日立オートモティブシステムズ株式会社 電力変換装置および電動車両
EP3633723B1 (en) * 2009-05-14 2023-02-22 Rohm Co., Ltd. Semiconductor device
JP5541618B2 (ja) * 2009-09-01 2014-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5341824B2 (ja) * 2010-06-14 2013-11-13 日立オートモティブシステムズ株式会社 半導体装置
JP2012069884A (ja) * 2010-09-27 2012-04-05 Sanken Electric Co Ltd 半導体モジュールの設計方法、半導体モジュール
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
US20130025914A1 (en) * 2011-07-25 2013-01-31 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
KR101890752B1 (ko) * 2012-11-01 2018-08-22 삼성전자 주식회사 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
JP2016035970A (ja) 2014-08-01 2016-03-17 株式会社日立製作所 半導体モジュールの製造方法、半導体モジュール、自動車用パワーモジュールおよび鉄道車両用パワーモジュール
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
JP6351731B2 (ja) * 2014-08-25 2018-07-04 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6399962B2 (ja) * 2015-04-16 2018-10-03 三菱電機株式会社 半導体装置
JP6350765B2 (ja) * 2016-01-15 2018-07-04 富士電機株式会社 半導体装置
US10580754B2 (en) * 2016-04-01 2020-03-03 Mitsubishi Electric Corporation Semiconductor module with temperature detecting element
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
EP3480846A1 (en) * 2017-11-03 2019-05-08 Infineon Technologies AG Semiconductor arrangement with reliably switching controllable semiconductor elements

Also Published As

Publication number Publication date
US10957673B2 (en) 2021-03-23
CN110911388B (zh) 2023-07-04
US10658344B2 (en) 2020-05-19
CN110911388A (zh) 2020-03-24
JP2020047677A (ja) 2020-03-26
US20200091118A1 (en) 2020-03-19
US20200243490A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US8987777B2 (en) Stacked half-bridge power module
US10483216B2 (en) Power module and fabrication method for the same
US11605613B2 (en) Semiconductor device
CN106252320B (zh) 半导体装置
US8373197B2 (en) Circuit device
JP6786416B2 (ja) 半導体装置
KR20140026496A (ko) 반도체 유닛 및 그것을 이용한 반도체 장치
JP6852011B2 (ja) 半導体装置
US11398448B2 (en) Semiconductor module
US9105601B2 (en) Power module package
US11923266B2 (en) Semiconductor module circuit structure
JP2015162609A (ja) 半導体装置
JP2021153094A (ja) 半導体装置
US11705438B2 (en) Semiconductor device
US11335660B2 (en) Semiconductor module
JP6921794B2 (ja) 半導体装置
JP5921723B2 (ja) 半導体装置
JP7215316B2 (ja) 半導体装置
US12002794B2 (en) Semiconductor device
JP6884723B2 (ja) 半導体装置
US20220406690A1 (en) Semiconductor device
US20240038643A1 (en) Semiconductor device
US20220406689A1 (en) Semiconductor device
US20230187334A1 (en) Semiconductor device
US20230411313A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210728

R150 Certificate of patent or registration of utility model

Ref document number: 6921794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150