Nothing Special   »   [go: up one dir, main page]

JP6539992B2 - 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 - Google Patents

配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 Download PDF

Info

Publication number
JP6539992B2
JP6539992B2 JP2014231842A JP2014231842A JP6539992B2 JP 6539992 B2 JP6539992 B2 JP 6539992B2 JP 2014231842 A JP2014231842 A JP 2014231842A JP 2014231842 A JP2014231842 A JP 2014231842A JP 6539992 B2 JP6539992 B2 JP 6539992B2
Authority
JP
Japan
Prior art keywords
circuit board
layer
forming
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014231842A
Other languages
English (en)
Other versions
JP2016096262A (ja
Inventor
孝二 今吉
孝二 今吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2014231842A priority Critical patent/JP6539992B2/ja
Priority to EP15858556.2A priority patent/EP3220417B1/en
Priority to PCT/JP2015/005144 priority patent/WO2016075863A1/ja
Priority to CN201580061907.1A priority patent/CN107112297B/zh
Priority to TW104137151A priority patent/TWI759259B/zh
Publication of JP2016096262A publication Critical patent/JP2016096262A/ja
Priority to US15/594,396 priority patent/US20170250141A1/en
Application granted granted Critical
Publication of JP6539992B2 publication Critical patent/JP6539992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線回路基板（インターポーザー）や半導体装置、特に、パッケージ基板と半導体素子との間に介在する配線回路基板や、半導体素子を接続するための配線回路基板を備える半導体装置に関するものである。
従来、ファインピッチの半導体素子をドータボード等の外部基板と接続するために、パッケージ基板が用いられている。パッケージ基板の材料としては、セラミックまたは樹脂が用いられている。
ここで、セラミックパッケージ基板は、焼成したメタライズを用いるため、抵抗値が高くなる。さらに、セラミックの誘電率は高く、高周波、高性能の半導体素子を搭載することが難しい。一方、樹脂製パッケージ基板は、めっきによる銅配線を用いるため、配線抵抗を下げることが可能であり、樹脂の誘電率は低く、高周波、高性能の半導体素子を搭載することが相対的に容易である。
ここで、パッケージ基板と半導体素子との間にインターポーザー（配線回路基板）を介在させる技術として、例えば、特許文献１〜特許文献４の技術がある。また、近年では、ハイエンド向けのインターポーザーとして、基板の材質にシリコンやガラスを用いたインターポーザーの研究が活発に行われるようになり、大きな注目が集まっている。
基材としてシリコンやガラスを用いたインターポーザーでは、内部に貫通穴を形成し、その貫通穴を導電性物質で充填するＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）や、ＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ Ｖｉａ）と呼ばれる技術が用いられることが大きな特徴である。この技術により形成された貫通電極は、表裏を最短距離で接続することで配線長が短縮され、信号伝送速度の高速化等、優れた電気特性が期待されている。
また、線膨張係数が半導体素子と同等、もしくは、半導体素子に近い値となるため、加熱時の基板寸法変化が小さくなり、より高密度な実装・高密度配線を実現する可能性がある。さらに、貫通電極を採用することで、多ピン並列接続が可能となり、ＬＳＩ自体を高速化させるが必要無く、優れた電気特性が得られるため、低消費電力化の実現が期待されている。
特に、近年では、ガラスを基板の材質として用いたガラスインターポーザーに大きな注目が集まっている。また、ガラスインターポーザーへの大きな関心の一つとして、低コスト化の実現が挙げられる。それは、シリコンインターポーザーが、ウエハサイズでしか製造できないのに対し、ガラスインターポーザーは、大型パネルでの大量処理が可能であると考えられており、これまでハイエンド向けのインターポーザーで大きな課題とされていた、コストの問題を解決できる可能性があるためである。
特開２００１−１０２４７９号公報 特開２００２−３７３９６２号公報 特開２００２−２６１２０４号公報 特開２０００−３３２１６８号公報
しかしながら、ガラスインターポーザーを設計するにあたり、いくつかの克服すべき課題も多い。その課題の１つとして、ガラス基板は熱伝導性が低く、またガラスと密着が得られる導電材料が限られるため、半導体素子の発熱の放熱が不十分となり半導体素子の駆動が阻害されるという問題や、半導体素子とガラスインターポーザーの構成材料とのＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ：熱膨張率）差により、導通破壊をおこしてしまうという問題がある。また実装時の高温プロセスや信頼性試験の温度サイクル等により、銅等からなる導電層パターンが、ガラス面から剥離してしまうという現象が発生する。
本発明は、このような問題点を解決しようとするものであり、半導体素子からの発熱を効率的に放熱し、ガラス基板と導電層パターンの密着力を向上することで、充分な信頼性を有することが可能な配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供することを目的とする。
本発明に係る配線回路基板は、貫通孔を有する基材と、基材上に積層され、且つ導通ビアを形成した絶縁性樹脂層と、絶縁性樹脂層上に積層された配線群とを有するものであって、貫通孔内に形成される無機密着層と、無機密着層上に第１の導電層を積層することによって形成される中空状の貫通電極と、金属粉と樹脂材料との混合物を貫通電極内に充填することによって形成される穴埋め樹脂と、貫通電極の上下端を被覆する第２の導電層とを備える。
貫通電極と第２の導電層との間に設けられる第２の無機密着層と、第２の無機密着層の上に設けられ、ランドと配線とを有する第１の配線群を更に備えても良い。
また、第１の配線群を被覆する絶縁性樹脂層の熱膨張率が、第１の導電層及び第２の導電層の形成材料の熱膨張率より高いが好ましい。
また、穴埋め樹脂の熱伝導率が１Ｗ／ｍ・ｋ以上であることが好ましい。
また、無機密着層が、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅からなる群より選ばれる１種類の材料よりなる単層膜、もしくは、２種類以上の材料よりなる単層膜、または、２種類以上の材料を積層した積層膜であることが好ましい。
また、第１の導電層及び第２の導電層を形成する導電性材料が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛よりなる群から選ばれるいずれかの単体金属、または、二つ以上の化合物であることが好ましい。
また、穴埋め樹脂が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛からなる群より選ばれる少なくとも一つの金属粉と、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂からなる群より選ばれるいずれかの樹脂材料との混合物よりなることが好ましい。
また、絶縁性樹脂層が、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂からなる群より選ばれる１種類以上の材料よりなることが好ましい。
また、基材がガラスからなることが好ましい。
本発明に係る半導体装置は、上記のいずれかの配線回路基板と、配線回路基板に実装された半導体素子とを備える。
本発明に係る配線回路基板の製造方法は、基材に貫通孔を形成する工程と、基材の両面と貫通孔の内周面とに無機材料からなる第１の無機密着層を形成する工程と、第１の無機密着層の上に導電性材料からなる第１の導電層を積層することによって、貫通孔内に中空状の貫通電極を形成する工程と、貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、基材の両面に積層された第１の導電層を肉薄化する工程と、貫通孔内の第１の導電層の両端部を覆うように、導電性材料よりなる第２の導電層を形成し、貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、第１の配線群を被覆する絶縁性樹脂層を形成する工程と、第１の配線群上にある絶縁性樹脂層の一部にビア孔を形成する工程と、絶縁性樹脂層上に導電性物質よりなる第２の配線群及び導通ビアを形成する工程とを備える。
あるいは、本発明に係る配線回路基板の製造方法は、基材に貫通孔を形成する貫通孔形成工程と、基材の両面と貫通孔の内周面とに無機材料からなる第１の無機密着層を形成する工程と、第１の無機密着層の上に導電性材料からなる第１の導電層を積層することによって、貫通孔内に中空状の貫通電極を形成する工程と、貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、基材の両面に積層された第１の無機密着層及び第１の導電層を除去する工程と、基材の両面と貫通電極上とに無機材料からなる第２の無機密着層を形成する工程と、第２の無機密着層上に導電性材料からなる第２の導電層を形成し、貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、第１の配線群を被覆する絶縁性樹脂層を形成する工程と、第１の配線群上にある絶縁性樹脂層の一部にビア孔を形成する工程と、絶縁性樹脂層上に導電性物質よりなる第２の配線群及び導通ビアを形成する工程とを備えても良い。
上記の配線回路基板の製造方法において、基材がガラスからなることが好ましい。
また、本発明に係る半導体装置の製造方法は、上記のいずれかの配線回路基板の製造方法により、配線回路基板を形成する工程と、配線回路基板に導通パッドを形成する工程と、導通パッド上に半導体素子を固定する工程とを備える。
本発明によれば、半導体素子の発熱を配線回路基板経由で効率よく放熱することで半導体素子の温度上昇を抑え、駆動を安定化することができる。さらに、熱膨張、熱収縮による導電層パターンの剥離を防止することで充分な信頼性を有することが可能な、配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法を提供することが可能となる。
本発明の第一実施形態の配線回路基板の構成を示す断面図 本発明の第一実施形態の半導体装置の構成を示す断面図 本発明の第一実施形態の配線回路基板の製造方法を示す図 本発明の第一実施形態の配線回路基板の製造方法を示す図 本発明の第一実施形態の配線回路基板の製造方法を示す図 本発明の第一実施形態の配線回路基板の製造方法を示す図 本発明の第一実施形態の配線回路基板の製造方法を示す図 本発明の第一実施形態の配線回路基板の製造方法を示す図 本発明の第一実施形態の配線回路基板の製造方法を示す図 本発明の第二実施形態の配線回路基板の製造方法を示す図 本発明の第二実施形態の配線回路基板の製造方法を示す図 本発明の第二実施形態の配線回路基板の製造方法を示す図 本発明の第二実施形態の印刷回路基板の製造方法を示す図 本発明の第二実施形態の印刷回路基板の製造方法を示す図 本発明の第二実施形態の印刷回路基板の製造方法を示す図 本発明の第二実施形態の印刷回路基板の製造方法を示す図 比較例の印刷回路基板の製造方法を示す図 比較例の印刷回路基板の製造方法を示す図 比較例の印刷回路基板の製造方法を示す図 比較例の印刷回路基板の製造方法を示す図 比較例の印刷回路基板の製造方法を示す図 比較例の配線回路基板の製造方法を示す図 比較例の配線回路基板の製造方法を示す図
以下、本発明の実施形態について、図面を参照しつつ説明する。
（第一実施形態）
以下、本発明の第一実施形態について、図１〜９を参照しつつ説明する。
（配線回路基板１００の構成）
図１に示すように、配線回路基板（ガラスインターポーザー）１００は、基材１と、貫通電極３と、無機密着層４ａ及び４ｂと、導電層５ａ及び５ｂ（導電層パターン）と、ランド６と、絶縁性樹脂層７と、配線群８と、導通ビア９と、穴埋め樹脂１４を備えている。また、貫通電極３として、電気的導通を確保する為の貫通孔と、熱を伝導する為のサーマルビアを形成した。貫通電極３を形成する為の貫通孔１３の径は特に規定しないが、サーマルビアの径は配線回路基板の設計で許される範囲で大きく形成することが望ましい。
基材１は、ＳｉＯ２を主成分とする、ガラスからなる基板（ガラス基板）であり、貫通孔１３を有している。
ガラス基板は熱伝導率０．５５〜０．７５Ｗ／ｍ・ｋ、絶縁樹脂は０．６Ｗ／ｍ・ｋ以下と熱伝導性が低い。導電層５に使用するＣｕは熱伝導率８０〜４００Ｗ／ｍ・ｋと熱伝導性が低い。本発明の穴埋め樹脂１４の熱伝導率は１〜２０Ｗ／ｍ・ｋと絶縁樹脂の２倍から４０倍の熱伝導効果が得られる。なお、熱伝導率の測定は、ＪＩＳ：Ｒ１６１１やＲ１６５０−３，Ｈ７８０１に従い、レーザフラッシュ法熱定数測定装置にて測定した値である。
また、基材１の熱膨張率は、低膨張ガラスで３〜４ｐｐｍ／℃、ソーダガラスで８〜９ｐｐｍ／℃であり、製造方法や、Ｎａ等の金属成分の添加により、３〜９ｐｐｍ／℃の制御が可能である。なお、熱膨張率は、ＪＩＳ：Ｒ３１０２やＪＩＳ：Ｋ７１９７に従い、ＴＭＡ（熱機械分析）にて測定した値である。
基材１に貫通孔１３を形成する方法としては、例えば、ＣＯ２レーザーやＵＶレーザー、ピコ秒レーザーやフェムト秒レーザー、エキシマレーザーや放電加工、感光性ガラスやブラスト加工等を使用可能であり、基材１の厚さや貫通孔１３の孔径で選択すれば良い。
なお、感光性ガラスは紫外線を照射することで内部に金属コロイドが形成されフッ酸への溶解性が向上する。この非照射部とのガラス分解液への溶解性の差を用いて貫通孔を形成することができる材料である。
また、無機密着層４ａ及び４ｂの材料としては、基材１と導電性材料との密着性が高い材料である、酸化錫、酸化インジウム、酸化亜鉛、ニッケル（熱膨張率：１５ｐｐｍ／℃）、ニッケルリン、クロム（熱膨張率：８ｐｐｍ／℃）、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル（熱膨張率：６ｐｐｍ／℃）、チタン（熱膨張率：９ｐｐｍ／℃）、銅（熱膨張率：１６ｐｐｍ／℃）等の材料が使用可能である。
また、無機密着層４ａ及び４ｂは、上記の材料を、単体、または、ＩＴＯ膜（熱膨張率：９ｐｐｍ／℃）のように、二種類以上の複合材料を単層にて使用する事が可能である。また、無機密着層４は、クロム／銅、チタン／銅のように、二種類以上の複合材料を２層以上の積層膜にて使用することが可能である。
無機密着層４ａ及び４ｂを設けることにより、基材１と、貫通電極３（導電層５ａ）及び導電層５ｂとの間の密着力を向上させることが可能となる。これに加え、無機密着層４ａ及び４ｂが基材１に比べて熱膨張率が高い事で、貫通電極３（導電層５ａ）及び導電層５ｂと基材１との線膨張係数の差によって発生する、層間にかかる応力を低減することが可能となる。
また、無機密着層４ａ及び４ｂの膜厚は特に規定しないが、０．１μｍ以上１μｍ以下の範囲内であれば、基材１との密着性と、熱膨張率の差を緩和する効果を得ることが可能である。また、無機密着層４ａ及び４ｂの形成方法は特に規定しないが、スパッタ成膜法、無電解めっき法等を用いることが可能である。
尚、無機密着層４ａが第１の無機密着層に相当し、無機密着層４ｂが第２の無機密着層に相当する。
貫通電極３は、導電性材料で形成されている。貫通電極３は、貫通孔１３内の無機密着層４ａ上に形成された導電層５ａよりなり、中空形状を有している。貫通電極３を形成する導電性材料としては、例えば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または、いずれかの単体金属の積層や化合物が使用可能であり、無機密着層４との密着性や、電気的に接続安定性の高い材料を選定すれば良い。
尚、貫通電極３を導電層５ａにより形成する代わりに、無機密着層４を形成した後に、無機密着層４の内部に上述した第１の導電層５ａの形成材料の少なくとも１つの金属粉と樹脂材料との混合物を充填した穴埋め樹脂により形成することも可能である。
導電層５ａを形成する方法としては、無電解めっき法や電解めっき法を用いて、コンフォーマルめっき形態で形成すればよい。半導体装置の高密度化により、配線や貫通電極３の径が微細化され、貫通電極３が高アスペクト比になりフィルドめっき形態が不可能な領域が存在する。高アスペクト比の領域ではコンフォーマルめっき形態で貫通電極３を形成すれば良い。また低いアスペクト比の領域はフィルドめっき形態で貫通電極３を形成すれば良い。
なお、めっき法で形成するコンフォーマルめっき形態では、貫通孔１３の中央にスルーホール状の孔が残っており、この中央のスルーホール状の孔は穴埋め樹脂１４をスクリーン印刷法で充填すれば良い。
なお、フィルドめっき形態では、基材１の両面に積層される導電層５ａ（第１の導電層）の膜厚が厚くなるので、基材１上に微細配線を形成する為に、基材１の両面に積層された導電層５ａを肉薄化すればよい。この際、基材１の表面まで研磨して貫通電極３の上下端を露出させた後、基材１上に無機密着層４ｂ（第２の無機密着層）と導電層５ｂ（第２の導電層）を積層し配線群を形成する構成が可能である（図３〜９参照）。
導電層５ｂは、導電性材料で形成されており、無機密着層４ｂを介して、基材１の両面に形成されている。導電層５ｂを形成する導電性材料としては、例えば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛のうちいずれかの単体金属、または、いずれかの単体金属の積層や化合物が使用可能であり、無機密着層４ｂとの密着性や、電気的に接続安定性の高い材料を選定すれば良い。
また、導電層５ｂを形成する導電性材料としては、例えば、上述した材料のうち少なくとも一つの金属粉と樹脂材料との混合物である導電性ペーストも使用可能である。また、導電層５を形成する方法としては、特に規定しないが、無電解めっき法や電解めっき法を用いることが可能である。
ランド６は、導電層５ｂを挟んで貫通電極３の上下端ないし貫通電極３より引き回した配線上に形成されている。ランド６の形状は、例えば、基材１の表面と同じ高さで形成する形状や、基材１の表面よりも数ミクロン高く形成する形状とすることが可能である。
配線群は、図３〜９に示すように、貫通孔１３の内部を穴埋め樹脂１４で充填した後、基材１の両面に積層された導電層５ｂと貫通孔１３内に充填した穴埋め樹脂１４とを基材１の表面まで研磨除去して貫通電極３の上下端を露出させた後、基材１に無機密着層４ｂ（第２の無機密着層）と導電層５ｂ（第２の導電層５）を積層することによって形成することが可能である。配線群を形成する方法は特に規定しないが、導電層５ｂを形成した後、配線回路となる部分を感光性レジストにて被覆し、非被覆部分をエッチング除去して形成すれば良い。また、無機密着層４ｂを形成した後、感光性レジストにて配線回路となる部分を開口し、開口部に導電層５ｂを形成した後、感光性レジストと無機密着層４ｂを除去して形成すれば良い。
絶縁性樹脂層７は、導電層５ｂ上に形成されている。また、絶縁性樹脂層７は、必要な層数が積層されている。なお、絶縁性樹脂層７の層数は、例えば、製品の設計により設定すれば良い。
また、絶縁性樹脂層７の材料としては、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂のうちいずれか一つの材料、または、少なくとも二つの材料を組み合わせた複合材料を用いることが可能である。この場合、例えば、絶縁性樹脂層７の材料を、熱膨張率が３０〜１００ｐｐｍ／℃と導電性材料よりも高く、かつ弾性率が高い材料とすることにより、導電層５ｂを覆うことで導電層５ｂと基材１との層間にかかる応力を減少させて、導電層５ｂの剥離を抑制する効果を付与することが可能となる。
また、絶縁性樹脂層７の材料としては、例えば、ドライフィルムや液レジが使用可能であり、特に規定するものではない。
また、配線群８は、必要な層数が積層されている。なお、配線群８の層数は、例えば、製品の設計により設定すれば良い。配線群８の形成方法は特に規定しないが、無電解めっき、または、スパッタ膜をシード層として、電解めっきにて厚付けし、セミアディティブ法やサブトラクティブ法によりパターン形成する方法を用いてもよい。
導通ビア９は、絶縁性樹脂層７に形成されており、導電層５と配線群８を、電気的に接続させている。導通ビア９は、絶縁性樹脂層７に形成したビア孔内に、コンフォーマルめっき等、導電性物質を充填する加工を行って形成する。
絶縁性樹脂層７にビア孔を形成する方法は、例えば、絶縁性樹脂層７の材料により選択すれば良く、絶縁性樹脂層７の材料が熱硬化性樹脂であれば、ＣＯ２レーザーやＵＶレーザー等を用いた加工により形成可能であり、レーザー加工の後は、レーザー加工で発生したスミアを除去する為にデスミア処理を行えば良い。また、絶縁性樹脂層７の材料が感光性レジストの場合は、フォトリソ法にて形成すれば良い。
以上により、本実施形態の配線回路基板１００は、多層構造の貫通電極付きインターポーザーである。また、本実施形態の配線回路基板１００であれば、基材１の両面に形成した配線群８の間で、高い導通信頼性を実現することが可能となる。なお、図１に示す絶縁性樹脂層７及び配線群８の必要層数や、導通パッド部の金属層の形状や高さは、一例であり、特に規定するものではない。
（半導体装置２００の構成）
図２に示すように、半導体装置２００は、配線回路基板１００と、半導体素子１１を備えている。配線回路基板１００は、ハンダボール１４を用いて、図示しないプリント基板に搭載する。
半導体素子１１は、図示しないハンダボールを用いて、配線回路基板１００の片面（図２中では、上側の面）に搭載する。なお、図２に示す半導体素子１１の形状や、半導体素子１１と配線回路基板１００との接続方式は、一例であり、特に規定するものではない。
以上により、本実施形態の半導体装置２００であれば、接続対象である半導体素子１１や配線回路基板１００との間で貫通電極３内の穴埋め樹脂１４の材料を最適化することで、半導体素子１１の発熱を配線回路基板１００の貫通電極３を介してプリント基板側への高い放熱効果を得るとともに、実装時の配線群８が基板１からの剥離破断を回避し、高い接続信頼性を実現することが可能となる。
（第二実施形態）
以下、本発明の第二実施形態について、図１０〜１６を参照しつつ説明する。
本実施形態に係る配線回路基板は、図１０〜１６に示すように、貫通孔１３の内部を穴埋め樹脂１４で充填した後、第１の導電層５と貫通孔１３内に充填した穴埋め樹脂１４とを研磨除去して導電層５ａを肉薄化した後、基材１に導電層５ｃ（第２の導電層）を積層することによって形成したものである。配線群を形成する方法は特に規定しないが、導電層５ｃを形成した後、配線回路となる部分を感光性レジストにて被覆し、非被覆部分をエッチング除去して形成すれば良い。尚、導電層５ｃの形成方法及び形成材料は、上述した導電層５ａ及び５ｂと同じである。また、他の各層の形成方法及び形成材料は、第一実施形態と同じであるので、繰り返しの説明を省略する。
本発明の実施例について、配線回路基板の製造方法と、半導体装置の製造方法を含めて説明する。
（実施例１）
以下、実施例１について、図１及び図２を参照しつつ、図３から図９を用いて説明する。
実施例１に係る配線回路基板１００の製造方法は、貫通孔形成工程と、無機密着層形成工程と、導電層・貫通電極形成工程と、ランド形成工程と、絶縁性樹脂層形成工程と、ビア形成工程と、配線群・導通ビア形成工程とを含む。
まず、貫通孔形成工程では、図３に示すように、基板１に対し、ピコ秒レーザーにて貫通孔１３を形成した。基板１には、厚さが０．３ｍｍ、大きさが２００ｍｍ×２００ｍｍの矩形状の低膨張ガラス（熱伝導率：０．７Ｗ／ｍ・ｋ）を使用した。貫通孔１３として、電気導電性を目的とする穴と、熱の導電を目的とするサーマルビアとを形成し、各々の穴径はＴｏｐ５０μｍΦと１００μｍΦとした。
無機密着層形成工程では、図４に示すように、基材１の表面に、０．０５μｍ厚のスパッタＴｉ膜と、０．２μｍ厚のスパッタＣｕ膜とを連続して成膜し、基材１の表面と貫通孔１３内に、無機密着層４ａ（第１の無機密着層）を形成した。
導電層・貫通電極形成工程では、図５に示すように、導電層５ａを形成した。より詳細には、基材１の両面の無機密着層４ａの上に、導電性材料を用いて電解銅めっき（熱伝導率：４０Ｗ／ｍ・ｋ）により導電層５ａを形成した。これに加え、貫通孔１３内に、コンフォーマル銅めっきにより、貫通孔１３内に貫通電極３（導電層５ａ）を形成した。導電層５ａは、６μｍの膜厚とした。また、貫通電極３のスルーホール内部には、銀と銅粉と有機樹脂の混合材料からなる導電性ペースト（熱伝導率：１０Ｗ／ｍ・ｋ）を真空印刷にて充填した後、硬化させることにより、穴埋め樹脂１４を形成した。
ランド形成工程では、まず、図６に示すように、基板１のガラス面をストッパー層としてケミカルポリッシュにて基板１の両面を研磨し、基材１の両面に形成した導電層５ａと、無機密着層４ａと、貫通孔１３から突出した導電性ペースト（穴埋め樹脂１４）とを除去した。次に、貫通電極３のスルーホールに充填した穴埋め樹脂１４の蓋として機能するめっき（導電層５ｂ）を形成した。より詳細には、基板１の両面に、無機密着層４ａと同様に、０．０５μｍ厚のスパッタＴｉ膜と、０．２μｍ厚のスパッタＣｕ膜とを連続して成膜して、無機密着層４ｂ（第２の無機密着層）を形成した。セミアディティブ法によりランドパタン部６が開口した感光性レジストパターンを形成し、基材１に電解銅めっき（導電層５ｂ）を厚さ５μｍで形成した。その後、図７に示すように、感光性レジストを剥離し、基材１の表面のランドパタン部６以外にある無機密着層４ｂのＴｉ及びＣｕの積層膜をウエットエッチングして、基材１に貫通電極３を配置したコア基板１０を形成した。
絶縁性樹脂層形成工程及びビア形成工程では、図８に示すように、コア基板１０の両面にエポキシ系樹脂からなるＡＢＦフィルム（味の素ファインテクノ社製）をラミネートして絶縁性樹脂７を形成した。ラミネート後、貫通電極３上の絶縁性樹脂層７にＵＶ−ＹＡＧレーザーにてビア孔を形成した。ここで、ビア孔の径は、貫通電極３の径よりも小径とした。また、ＵＶ−ＹＡＧレーザー加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
次に、配線群・導通ビア形成工程において、導通ビア９は、絶縁性樹脂７に形成したビア孔内をコンフォーマル銅めっきにより充填することにより形成した。配線群８は、絶縁性樹脂７の上に、シード層として無電解銅めっきを形成し、シード層の上にネガ形レジストにて配線群８（図９参照）に対応する部分が開口したレジストパターンを形成し、セミアディティブ法により、導電性材料として電解銅めっきを６μｍ厚で形成した後、レジスト及び不要部分のシード層を除去することによって形成した。配線群のＬＳ（ラインスペース）値は、６μｍとした。
その後、必要な配線層数に応じて、図８及び図９で説明した工程を繰り返し、図９に示すように、基材１上に、配線群８と絶縁性樹脂７とが接続され、配線群８同士が導通ビア９で電気的に接続された多層配線層を形成した。
また、実施例１の半導体装置２００の製造方法としては、上述した配線回路基板の製造方法で製造された配線回路基板１００に導通パッド１３を形成する導通パッド形成工程と、導通パッド上に半導体素子１１を固定する半導体素子固定工程を含む方法を用いた。
導通パッド形成工程では、基板１へ感光性のソルダーレジスト１２を積層して露光及び現像を行い、Ｎｉ／Ａｕめっきにて導通パッド１３を形成した。
半導体素子固定工程では、ハンダにより、導通パッド１３上に半導体素子１１を固定した。
なお、実施例１では、片面の配線群８の層数を２層とし、表面の被覆層をソルダーレジスト１２とし、導通パッド１３表面の表面処理をＮｉ／Ａｕとしたが、これらの構成は、特に限定するものではない。
（実施例２）
以下、本発明例２について、図１及び図２と、図１０から図１６を用いて説明する。
実施例２の配線回路基板１００の製造方法は、貫通孔形成工程と、無機密着層形成工程と、導電層・貫通電極形成工程と、ランド形成工程と、絶縁性樹脂層工程と、ビア形成工程と、配線群・導通ビア形成工程とを含む。
まず、貫通孔形成工程では、図１０に示すように、基板１に対し、ピコ秒レーザーにて貫通孔１３を形成した。基板１は、厚さが０．３ｍｍ、大きさが２００ｍｍ×２００ｍｍの矩形状の低膨張ガラス（熱伝導率：０．７Ｗ／ｍ・ｋ）で形成した。図１０に示すように、貫通孔１３として、電気導電性を目的とする穴と、熱の導電を目的とするサーマルビアとを形成し、各々の穴径はＴｏｐ５０μｍΦと１００μｍΦとした。
次に、無機密着層形成工程では、図１１に示すように、基材１の両面に対し、０．０５μｍ厚のスパッタＴｉ−Ｎｉ−Ｃｕの合金膜と０．２μｍ厚スパッタＣｕ膜とを連続して成膜し、基材１の表面と貫通孔１３内に、無機密着層４ａを形成した。
次に、導電層・貫通電極形成工程では、図１２に示すように、導電層５ａを形成した。より詳細には、基材１の両面に対し、無機密着層４ａの上に、導電性材料を用いて電解銅めっき（熱伝導率：４０Ｗ／ｍ・ｋ）により導電層５ａを形成した。これに加え、貫通孔１３内に銅めっきを充填したコンフォーマルめっき構成により、貫通孔１３内に貫通電極３（導電層５ａ）を形成した。導電層５ａは、８μｍの膜厚とした。また、貫通電極３のスルーホール内部には、銀と銅粉と有機樹脂の混合材料からなる導電性ペースト（熱伝導率：１０Ｗ／ｍ・ｋ）を真空印刷にて充填した後に硬化させ、穴埋め樹脂１４を形成した。
次に、ランド形成工程では、ケミカルポリッシュにて基材１上の積層の厚さが３μｍになるまで研磨して貫通孔１３から突出した導電性ペーストを除去した後、図１３に示すように、スルーホール部の導電性ペーストの蓋として機能するめっきとして、基材１の表面に電解銅めっきにより導電層５ｃを厚さ５μｍで形成した。さらに、ランド形成工程では、図１４に示すように、貫通電極３の両端にランド６を形成するために、サブトラクティブ法にて、感光性レジストでランド６を被覆したレジストパターンを形成し、基材１の表面のランド６以外の部分の銅めっき（導電層５ｃ）と、無機密着層４ｂのＴｉ−Ｎｉ−Ｃｕの合金膜とをウエットエッチングして、基材１に貫通電極３を配置したコア基板１０を形成した。
次に、絶縁性樹脂層工程及びビア形成工程では、図１５に示すように、コア基板１０の両面にポキシ系樹脂からなるＡＢＦフィルム（味の素ファインテクノ社製）をラミネートして絶縁樹脂層７を形成した後、貫通電極３上の絶縁性樹脂層７にＵＶ−ＹＡＧレーザーにてビア孔を形成した。ビア孔の径は、貫通電極３の径よりも小径とした。また、ＵＶ−ＹＡＧレーザー加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
次に、配線群・導通ビア形成工程において、導通ビア９は、絶縁性樹脂７に形成したビア孔内をコンフォーマル銅めっきにより充填することにより形成した。配線群８は、絶縁性樹脂７の上に、シード層として無電解銅めっきを形成し、シード層の上にネガ形レジストにて配線群８（図１６参照）に対応する部分が開口したレジストパターンを形成し、セミアディティブ法により、導電性材料として電解銅めっきを８μｍ厚で形成した後、レジスト及び不要部分のシード層を除去して、配線群８を形成した。配線群のＬＳ（ラインスペース）値は１０μｍとした。
また、本発明例２の半導体装置２００の製造方法としては、上述した配線回路基板の製造方法で製造された配線回路基板１００に導通パッドを形成する導通パッド形成工程と、導通パッド上に半導体素子１１を固定する半導体素子固定工程を含む方法を用いた。
導通パッド形成工程では、基板１へ感光性のソルダーレジスト１２を積層して露光及び現像を行い、Ｎｉ／Ａｕめっきにて導通パッド１３を形成した。
半導体素子固定工程では、ハンダにより、導通パッド１３上に半導体素子１１を固定した。
なお、実施例２では、片面の配線群８の層数を２層とし、表面の被覆層をソルダーレジスト１２とし、導通パッド表面の表面処理をＮｉ／Ａｕとしたが、これらの構成は、特に限定するものではない。
（比較例１）
以下、比較例１について、図１７から図２３を用いて説明する。
比較例の配線回路基板１００を製造する方法では、まず、図１７に示すように、基板１に対し、ピコ秒レーザーにて貫通孔１３を形成した。基板１は、厚さが０．３ｍｍ、大きさが２００ｍｍ×２００ｍｍの矩形状の低膨張ガラス（熱伝導率：０．７Ｗ／ｍ・ｋ）で形成した。貫通孔１３として、電気導電性を目的とする穴と、熱の導電を目的とするサーマルビアとを形成し、各々の穴径はＴｏｐ５０μｍΦと１００μｍΦとした。
次に、図１８に示すように、基材１の両面に対し、スパッタにて、０．０５μｍ厚のＴｉ膜と０．２μｍ厚のＣｕ膜とを成膜し、基材１の表面と貫通孔１３内に無機密着層４ａを形成した。
次に、図１９に示すように、無機密着層４ａの上に、導電層５ａを形成した。より詳細には、導電性材料を用いて電解銅めっき（熱伝導率：４０Ｗ／ｍ・ｋ）により基材１の両面に導電層５ａを形成した。これに加え、貫通孔１３内にコンフォーマル銅めっきにより、貫通孔１３内に貫通電極３（導電層５ａ）を形成した。導電層５ａの膜厚は６μｍとした。また、貫通電極３のスルーホール内部は、有機樹脂と酸化珪素のフィラーの混合材料からなる穴埋め樹脂９４（熱伝導率：０．６Ｗ／ｍ・ｋ）を真空印刷にて充填し硬化させた。
次に、図２０に示すように、ケミカルポリッシュにて基材１上の積層の厚さが３μｍになるまで研磨して貫通孔１３から突出した穴埋め樹脂１４を除去した後、スルーホール部の穴埋め樹脂９４の蓋として機能するめっきとして、基材１の表面に電解銅めっき（導電層５ｃ）を厚さ５μｍで形成した。
次に、図２１に示すように、貫通電極３と電気的に導通のとれた配線群８を形成するために、感光性レジストで配線群８を被覆したレジストパターンを形成し、基材１の表面の、配線群８以外の銅めっきと無機密着層４ｂのＴｉ，Ｃｕスパッタ膜とをウエットエッチングして、基材１に導電層５と貫通電極３を配置したコア基板１０を形成した。
次に、図２２に示すように、コア基板１０の両面にエポキシ系樹脂からなるＡＢＦフィルム（味の素ファインテクノ社製）をラミネートして絶縁性樹脂７を形成し、貫通電極３上の絶縁性樹脂層７にＵＶ−ＹＡＧレーザーにてビア孔を形成した。ここで、ビア孔の径は、貫通電極３の径よりも小径とした。また、ＵＶ−ＹＡＧレーザー加工にて生じたビア孔内の塵を、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
次に、コンフォーマルめっきにより導通ビアを形成した。導通ビアの内径は６μｍとした。さらに、絶縁性樹脂７の上に、シード層として無電解銅めっきを形成し、シード層の上にネガ形レジストにて配線群８（図２３参照）に対応する部分が開口したレジストパターンを形成し、セミアディティブ法により、導電性材料として電解銅めっきを８μｍ厚で形成した後、レジスト及び不要部分のシード層を除去して、配線群８を形成した。配線群８のＬＳ値は、１０μｍとした。
また、比較例１の半導体装置２００の製造方法では、上述した配線回路基板の製造方法で製造された配線回路基板１００に対し、基板１へ感光性のソルダーレジスト１２を積層して露光及び現像を行い、Ｎｉ／Ａｕめっきにて導通パッド１３を形成した。そして、ハンダにより、導通パッド１３上に半導体素子１１を固定した。
（比較例２）
比較例２に係る半導体装置は、基板１に形成する貫通孔１３を電気導電性を目的とする穴のみとし、サーマルビアを形成しなかったことを除いて、比較例１に係る半導体装置と同様に製造した。基板１に形成した貫通孔１３の穴径はＴｏｐ５０μｍとした。
（比較例３）
比較例３に係る半導体装置は、無機密着層４ａを形成しなかったことを除いて、実施例１に係る半導体装置と同様に製造した。
（熱伝導性の評価）
実施例１及び２、並びに、比較例１及び２で作製した半導体装置を用いて熱伝導性を評価した。熱伝導性は、熱抵抗（Ｒｊａ［℃／Ｗ］：半導体部品のジャンクション−周囲温度間熱抵抗）によって判断した。熱抵抗は、値が高いほど、温度が伝わりにくいことを示す。周囲温度の測定にはＴ型熱電対（線径Φ０．８ｍｍ：銅−コンスタンタン）を使用し、ジャンクション温度の測定にはサーマルチップを使用することとした。サーマルチップ内のダイオードはジャンクション温度を求めるために、抵抗は発熱源として使用した。ジャンクション温度は、温度によるダイオード両端の電圧降下を利用して求めた。
表１に実施例１及び２と、比較例１及び２に係る半導体装置を用いて測定した熱抵抗の値を示す。
表１に示すように、実施例１及び２に係る半導体装置の熱抵抗値は、比較例１及び２のいずれの半導体装置の熱抵抗より低い値となった。したがって、貫通電極３の内の第１の導電層５の内側を、熱伝導性を有する穴埋め樹脂１４にて充填し、貫通電極３の上下端を第２の導電層で覆うことで、配線回路基板１００が、半導体素子１１からの熱を基板１の配線群と貫通電極３とを介して熱伝導により放熱できることが確認された。また、貫通電極３内部を熱伝導率の高い穴埋め樹脂１４で充填することにより、比較例１に比べ熱低効率が約３割向上することが確認された。
比較例１に係る半導体装置には、熱伝導を目的とするサーマルビアが形成されているが、サーマルビア内に充填された穴埋め樹脂９４の熱伝導率が低く、この熱伝導率の低い穴埋め樹脂９４がサーマルビアの体積の約７割を占めていることから、実施例１及び２に比べて、放熱性が低いことが確認された。比較例２に係る半導体装置には、サーマルビアが形成されていないため、放熱性が低いことが確認された。
実施例１及び２、比較例1及び２では、無機密着層４を形成し導電層５を形成することで、低膨張ガラスからなる基板１と高い密着性を実現した。しかし、無機密着層４ａを形成しなかった比較例３の場合には、基板１への導電層の密着が得られず、配線回路基板を得ることができなかった。
また、本実施例１により、基板１表面の第１の導電層を除去し、第２の無機密着層と第２の導電層５を形成することで基板１の直上の導電層の厚みの制御が容易で、且つ、穴埋め樹脂１４の表面とともに基板１と導電層５の密着性の高い配線回路基板１００を得ることが可能であることを確認した。
また、本実施例２により、基板１表面の第１の導電層を薄肉化し、第２の導電層５を形成することで、第２の無機密着層の形成工程を省略でき、且つ薄肉化した第１の導電層と第２の導電層の密着性が高く、且つ、穴埋め樹脂１４の表面と第２の導電層の密着性の高い配線回路基板１００を得ることが可能であることを確認した。
以上説明したように、本発明によれば、半導体素子１１の発熱を、配線回路基板１００の貫通電極３を介してプリント基板に放熱することが可能であり、かつ、基板１からの導電層５の剥離を防止することが可能であるとともに、充分な信頼性を有する配線回路基板１００及び半導体装置２００を提供することが可能であることを確認した。
本発明は、パッケージ基板と半導体素子との間に介在する配線回路基板や、半導体素子を接続するための配線回路基板を備える半導体装置に利用可能である。
１…基材、２…電解銅めっき、３…貫通電極、４ａ…無機密着層（第１の無機密着層）、４ｂ…無機密着層（第２の無機密着層）、５ａ…導電層（第１の導電層）、５ｂ…導電層（第２の導電層）、５ｃ…導電層（第２の導電層）６…ランド、７…絶縁性樹脂層、８…配線群、９…導通ビア、１０…コア基板、１１…半導体素子、１２…ソルダーレジスト、１３…貫通孔、１４・・・穴埋め樹脂、１００…配線回路基板、２００…半導体装置

Claims (14)

  1. 貫通孔を有する基材と、前記基材上に積層され、且つ導通ビアを形成した絶縁性樹脂層と、前記絶縁性樹脂層上に積層された配線群とを有する配線回路基板であって、
    前記貫通孔内に形成される第１の無機密着層と、
    前記第１の無機密着層上に第１の導電層を積層することによって形成される中空状の貫通電極と、
    金属粉と樹脂材料との混合物を前記貫通電極内に充填することによって形成される穴埋め樹脂と、
    前記貫通電極の上下端を被覆する第２の導電層とを備える、配線回路基板
  2. 前記貫通電極と前記第２の導電層との間に設けられる第２の無機密着層と、
    前記第２の無機密着層の上に設けられ、ランドと配線とを有する第１の配線群を更に備える、請求項１に記載の配線回路基板。
  3. 前記第１の配線群を被覆する前記絶縁性樹脂層の熱膨張率が、前記第１の導電層及び前記第２の導電層の形成材料の熱膨張率より高いことを特徴とする、請求項２に記載の配線回路基板。
  4. 前記穴埋め樹脂の熱伝導率が１Ｗ／ｍ・ｋ以上であることを特徴とする、請求項１から３のいずれか１項に記載の配線回路基板。
  5. 前記第１の無機密着層が、酸化錫、酸化インジウム、酸化亜鉛、ニッケル、ニッケルリン、クロム、酸化クロム、チッ化アルミ、チッ化銅、酸化アルミ、タンタル、チタン、銅からなる群より選ばれる１種類の材料よりなる単層膜、もしくは、２種類以上の材料よりなる単層膜、または、２種類以上の材料を積層した積層膜であることを特徴とする、請求項１から４のいずれか１項に記載の配線回路基板。
  6. 前記第１の導電層及び前記第２の導電層を形成する導電性材料が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛よりなる群から選ばれるいずれかの単体金属、または、二つ以上の化合物であることを特徴とする、請求項１から５のいずれか１項に記載の配線回路基板。
  7. 前記穴埋め樹脂が、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛からなる群より選ばれる少なくとも一つの金属粉と、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂からなる群より選ばれるいずれかの樹脂材料との混合物よりなることを特徴とする、請求項１から６のいずれか１項に記載の配線回路基板
  8. 前記絶縁性樹脂層が、エポキシ／フェノール系樹脂、ポリイミド樹脂、シクロオレフィン、ＰＢＯ樹脂からなる群より選ばれる１種類以上の材料よりなる、請求項１から７のいずれか１項に記載の配線回路基板。
  9. 前記基材がガラスからなることを特徴とする、請求項１から８のいずれか１項に記載の配線回路基板。
  10. 請求項１から９のいずれか１項に記載の配線回路基板と、
    前記配線回路基板に実装された半導体素子とを備えることを特徴とする、半導体装置。
  11. 配線回路基板の製造方法であって、
    基材に貫通孔を形成する工程と、
    前記基材の両面と前記貫通孔の内周面とに無機材料からなる第１の無機密着層を形成する工程と、
    前記第１の無機密着層の上に導電性材料からなる第１の導電層を積層することによって、前記貫通孔内に中空状の貫通電極を形成する工程と、
    前記貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、
    前記基材の両面に積層された前記第１の導電層を肉薄化する工程と、
    前記貫通孔内の前記第１の導電層の両端部を覆うように、導電性材料よりなる第２の導電層を形成し、前記貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、
    前記第１の配線群を被覆する絶縁性樹脂層を形成する工程と、
    前記第１の配線群上にある前記絶縁性樹脂層の一部にビア孔を形成する工程と、
    前記絶縁性樹脂層上に導電性物質よりなる第２の配線群及び導通ビアを形成する工程とを備える、配線回路基板の製造方法。
  12. 配線回路基板の製造方法であって、
    基材に貫通孔を形成する貫通孔形成工程と、
    前記基材の両面と前記貫通孔の内周面とに無機材料からなる第１の無機密着層を形成する工程と、
    前記第１の無機密着層の上に導電性材料からなる第１の導電層を積層することによって、前記貫通孔内に中空状の貫通電極を形成する工程と、
    前記貫通電極内に、金属粉と樹脂材料との混合物よりなる穴埋め樹脂を充填する工程と、
    前記基材の両面に積層された前記第１の無機密着層及び前記第１の導電層を除去する工程と、
    前記基材の両面と前記貫通電極上とに無機材料からなる第２の無機密着層を形成する工程と、
    前記第２の無機密着層上に導電性材料からなる第２の導電層を形成し、前記貫通電極の上下端を被覆するとともに第１の配線群を形成する工程と、
    前記第１の配線群を被覆する絶縁性樹脂層を形成する工程と、
    前記第１の配線群上にある前記絶縁性樹脂層の一部にビア孔を形成する工程と、
    前記絶縁性樹脂層上に導電性物質よりなる第２の配線群及び導通ビアを形成する工程とを備える、配線回路基板の製造方法。
  13. 前記基材がガラスからなること特徴とする、請求項１１または１２に記載の配線回路基板の製造方法。
  14. 半導体装置の製造方法であって、
    請求項１１から１３のいずれか１項に記載の配線回路基板の製造方法により、配線回路基板を形成する配線回路基板形成工程と、
    前記配線回路基板に導通パッドを形成する導通パッド形成工程と、
    前記導通パッド上に半導体素子を固定する半導体素子固定工程とを備えることを特徴とする、半導体装置の製造方法。
JP2014231842A 2014-11-14 2014-11-14 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 Active JP6539992B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014231842A JP6539992B2 (ja) 2014-11-14 2014-11-14 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
EP15858556.2A EP3220417B1 (en) 2014-11-14 2015-10-09 Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
PCT/JP2015/005144 WO2016075863A1 (ja) 2014-11-14 2015-10-09 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
CN201580061907.1A CN107112297B (zh) 2014-11-14 2015-10-09 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
TW104137151A TWI759259B (zh) 2014-11-14 2015-11-11 配線電路基板、半導體裝置、配線電路基板之製造方法、半導體裝置之製造方法
US15/594,396 US20170250141A1 (en) 2014-11-14 2017-05-12 Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014231842A JP6539992B2 (ja) 2014-11-14 2014-11-14 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016096262A JP2016096262A (ja) 2016-05-26
JP6539992B2 true JP6539992B2 (ja) 2019-07-10

Family

ID=55953970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014231842A Active JP6539992B2 (ja) 2014-11-14 2014-11-14 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20170250141A1 (ja)
EP (1) EP3220417B1 (ja)
JP (1) JP6539992B2 (ja)
CN (1) CN107112297B (ja)
TW (1) TWI759259B (ja)
WO (1) WO2016075863A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207074656U (zh) * 2015-08-10 2018-03-06 株式会社村田制作所 多层基板、部件安装基板
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
JP6883279B2 (ja) * 2017-04-06 2021-06-09 大日本印刷株式会社 貫通電極基板の製造方法及び貫通電極基板
CN109673111B (zh) * 2017-10-13 2021-08-20 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
JP2019106429A (ja) 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置
CN111868301A (zh) * 2018-03-28 2020-10-30 大日本印刷株式会社 布线基板以及制造布线基板的方法
EP3806330A4 (en) * 2018-05-24 2021-06-30 Toppan Printing Co., Ltd. SWITCHBOARD
JP2019204921A (ja) 2018-05-25 2019-11-28 凸版印刷株式会社 ガラス回路基板およびその製造方法
JP2020053512A (ja) * 2018-09-26 2020-04-02 凸版印刷株式会社 配線回路基板、半導体装置および配線回路基板の製造方法
JP7383215B2 (ja) * 2018-12-13 2023-11-20 Ｔｏｐｐａｎホールディングス株式会社 回路基板
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
KR102537005B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
JP7227798B2 (ja) * 2019-03-13 2023-02-22 イビデン株式会社 ガラス回路基板の製造方法
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
EP3905323B1 (en) 2019-08-23 2024-08-14 Absolics Inc. Packaging substrate and semiconductor device comprising same
WO2021152658A1 (ja) * 2020-01-27 2021-08-05 オリンパス株式会社 撮像装置、および、内視鏡
CN111328192A (zh) * 2020-02-18 2020-06-23 深圳市百柔新材料技术有限公司 加法制造玻璃基板pcb板及led显示器的方法
JP2021150311A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 半導体装置
JP2021166257A (ja) * 2020-04-07 2021-10-14 凸版印刷株式会社 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法
JP7512111B2 (ja) 2020-07-29 2024-07-08 新光電気工業株式会社 配線基板及びその製造方法
JP2022032233A (ja) 2020-08-11 2022-02-25 新光電気工業株式会社 配線基板及びその製造方法
WO2022192485A1 (en) * 2021-03-10 2022-09-15 Samtec, Inc. Filling materials and methods of filling vias
CN113993304A (zh) * 2021-09-26 2022-01-28 东莞康源电子有限公司 一种有埋铜块设计的高密度任意互联类封装载板的制作方法
CN113873788A (zh) * 2021-10-09 2021-12-31 深圳市百柔新材料技术有限公司 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技（成都）有限公司 导电结构及其制造方法
CN115460798B (zh) * 2022-11-11 2023-01-24 四川富乐华半导体科技有限公司 一种陶瓷基板的填孔方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
JP4344753B2 (ja) * 2007-02-22 2009-10-14 シークス株式会社 回路基板への電子部品実装方法
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
EP2543065A4 (en) * 2010-03-03 2018-01-24 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
JP5608605B2 (ja) * 2010-11-05 2014-10-15 新光電気工業株式会社 配線基板の製造方法
KR20120071921A (ko) * 2010-12-23 2012-07-03 한국전자통신연구원 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판
EP2764135A2 (en) * 2011-10-05 2014-08-13 Atotech Deutschland GmbH Formaldehyde-free electroless copper plating solution
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
CN102569251B (zh) * 2012-02-22 2014-07-02 华进半导体封装先导技术研发中心有限公司 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
US9001520B2 (en) * 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
CN105247331A (zh) * 2013-05-01 2016-01-13 索尼公司 传感器装置和电子设备
JP6158676B2 (ja) * 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6189187B2 (ja) * 2013-11-19 2017-08-30 新光電気工業株式会社 プローブカード及びプローブカードの製造方法
US9510454B2 (en) * 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US20170250141A1 (en) 2017-08-31
JP2016096262A (ja) 2016-05-26
WO2016075863A1 (ja) 2016-05-19
EP3220417A4 (en) 2018-07-04
TWI759259B (zh) 2022-04-01
CN107112297B (zh) 2020-06-09
EP3220417B1 (en) 2021-08-25
TW201626512A (zh) 2016-07-16
EP3220417A1 (en) 2017-09-20
CN107112297A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2015207580A (ja) 配線基板およびその製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP5363377B2 (ja) 配線基板及びその製造方法
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
JP2015070169A (ja) 配線基板および配線基板製造方法
KR102494340B1 (ko) 인쇄회로기판
JP6828733B2 (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
KR20100126991A (ko) 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6539992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250