JP5608605B2 - 配線基板の製造方法 - Google Patents

Description

半導体チップなどの電子部品が実装される配線基板の製造方法に関する。

従来、半導体チップなどの電子部品が実装される配線基板がある。そのような配線基板の一例では、コア基板に貫通電極が設けられており、コア基板の両面側に貫通電極を介して相互接続される多層配線層が形成される。

近年では、半導体チップなどの電子部品の高性能化に伴って、配線基板のさらなる高密度化が要求されており、コア基板に信頼性よく狭ピッチの貫通電極を形成する技術が要求される。

特開２００６−２３７４３１号公報 特開２００７−９５７４３号公報

半導体チップなどの電子部品が実装される配線基板の製造方法において、基板に貫通電極を信頼性よく形成することを目的とする。

以下開示の一観点によれば、厚み方向に貫通するスルーホールを備えた基板を用意する工程と、前記基板の下面に保護フィルムを配置する工程と、前記スルーホール内に樹脂部を充填する工程と、前記保護フィルムを除去して、前記基板の下面及び前記樹脂部の下面を露出させる工程と、前記基板の下面及び前記樹脂部の下面にシード層を形成する工程と、前記スルーホール内から樹脂部を除去する工程と、前記シード層をめっき給電経路に利用する電解めっきにより、前記スルーホール内に金属めっき層を充填して貫通電極を得る工程とをこの順で有する配線基板の製造方法が提供される。

以下の開示によれば、スルーホールが設けられた基板の下面に保護フィルムが配置された状態でスルーホール内に樹脂部を充填される。さらに、保護フィルムが除去された後に、基板の下面にシード層がスパッタ法などで密着性よく形成される。このようにしてスルーホールが設けられた基板の下面にシード層が密着性よく形成される。

その後に、電解めっきによってスルーホールの底部から金属めっきが施されて貫通電極が得られる。

このような手法を採用することにより不具合が発生することなく、基板のスルーホール内に信頼性の高い狭ピッチの貫通電極を歩留りよく形成することができる。

図１（ａ）及び（ｂ）は関連技術の配線基板の製造方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は関連技術の配線基板の製造方法を示す断面図（その２）である。 図３（ａ）〜（ｄ）は第１実施形態の配線基板の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｄ）は第１実施形態の配線基板の製造方法を示す断面図（その２）である。 図５（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その４）である。 図７は第１実施形態の配線基板の製造方法を示す断面図（その５）である。 図８は図７の第１実施形態の配線基板に半導体チップが実装された様子を示す断面図である。 図９は第１実施形態の変形例の配線基板に電子部品が実装された様子を示す断面図である。 図１０（ａ）〜（ｄ）は第２実施形態の配線基板の製造方法を示す断面図（その１）である。 図１１（ａ）〜（ｃ）は第２実施形態の配線基板の製造方法を示す断面図（その２）である。 図１２は第２実施形態の配線基板の製造方法を示す断面図（その３）である。 図１３（ａ）〜（ｄ）は第３実施形態の配線基板の製造方法を示す断面図（その１）である。 図１４（ａ）〜（ｅ）は第３実施形態の配線基板の製造方法を示す断面図（その２）である。 図１５（ａ）〜（ｅ）は第３実施形態の配線基板の製造方法を示す断面図（その３）である。 図１６は第３実施形態の配線基板の製造方法を示す断面図（その４）である。 図１７は図１６の第３実施形態の配線基板に半導体チップが実装され、キャップが設けられた様子を示す断面図である。

以下、実施形態について、添付の図面を参照して説明する。

本実施形態の説明の前に、基礎となる関連技術（予備的事項）について説明する。

関連技術の配線基板の製造方法では、図１（ａ）に示すように、まず、シリコンウェハ１００を上面から厚みの途中までＲＩＥ（Reactive Ion Etching）などでエッチングすることにより、非貫通ホールＨを形成する。

このとき、ＳＦ₆系のガスを使用するエッチングステップと、Ｃ₄Ｆ₈系のガスを使用するポリマー付着ステップを繰り返すエッチング手法が使用され、非貫通ホールＨの内面に微細な凹凸が連続して生じた状態となる。

その後に、シリコンウェハ１００の表面及び非貫通ホールＨの内面にシリコン酸化層などからなる絶縁層（不図示）を形成する。

さらに、シリコンウェハ１００の上面及び非貫通ホールＨの内面にスパッタ法により銅からなるシード層２００を形成する。このとき、図１（ａ）の部分拡大図に示すように、非貫通ホールＨの内面に凹凸が生じていることから、特に非貫通ホールＨの下部では凹凸の影の部分にシード層２００が上手く成膜されないため、シード層２００が断線した状態となる場合が多い。

次いで、図１（ｂ）に示すように、シード層２００をめっき給電経路に利用する電解めきにより、非貫通ホールＨ内及びシリコンウェハ１００の上面側に銅からなる電解めっき層３００を形成する。

このとき、上記したように非貫通ホールＨの下部ではシード層２００が断線しているため、電解めっきの電流の供給が行われず、ボイドＢが形成されてしまう。

また、図２（ａ）には、非貫通ホールＨの内面の凹凸全体にシード層２００をステップカバレッジよく繋げて成膜した場合が示されている。しかしながら、図２（ｂ）に示すように、非貫通ホールＨの上部の方が下部よりめっきが施されやすい傾向があるため非貫通ホールＨの内部にシームＳが発生しやすい。

電解めっきの条件によってシームＳの発生をある程度抑制することは可能であるが、非貫通ホールＨの径が小さくなるとシームＳの発生を完全に抑制することは困難である。

前述した関連技術では、電解めっき層３００を形成した後に、シリコンウェハ１００の背面側を非貫通ホールＨの下部に到達するまで研磨することにより、非貫通ホールＨ内の電解めっき層３００の下部を露出させて貫通電極として使用する。

関連技術の配線基板の製造方法では前述したような課題があるため、設計スペックで狭ピッチの貫通電極を歩留りよく形成することは困難である。

以下に説明する実施形態では前述した不具合を解消することができる。

（第１の実施の形態）
図３〜図７は第１実施形態の配線基板の製造方法を示す断面図、図８は第１実施形態の配線基板に半導体チップが実装された様子を示す断面図である。

第１実施形態の配線基板の製造方法では、図３（ａ）に示すように、まず、配線基板を得るための基板としてシリコンウェハ１０を用意する。シリコンウェハ１０の厚みは５０〜５００μｍであり、厚みが７００〜８００μｍのシリコンウェハがＢＧ（バックグラインダ）によって研削されて薄型化されて得られる。

次いで、図３（ｂ）に示すように、スルーホールを形成するための開口部１１ａが設けられたレジスト１１をシリコンウェハ１０の上にフォトリソグラフィによって形成する。レジスト１１は、ドライフィルムレジストを貼付してもよいし、あるいは液状のレジストを塗布してもよい。

続いて、図３（ｃ）に示すように、レジスト１１の開口部１１ａを通してＲＩＥなどのドライエッチングによってシリコンウェハ１０を貫通加工することにより、上面から下面まで貫通するスルーホールＴＨを形成する。

このとき、関連技術で説明したＳＦ₆系のガスを使用するエッチングステップと、Ｃ₄Ｆ₈系のガスを使用するポリマー付着ステップを繰り返すエッチング手法を使用する場合は、スルーホールＴＨの内面に凹凸（不図示）が生じた状態となる。

シリコンウェハ１０には多数の電子部品搭載領域が画定されており、各電子部品搭載領域に複数のスルーホールＴＨがそれぞれ配置される。スルーホールＴＨは水平方向の断面が例えば円形状で形成される。図３（ｃ）にはシリコンウェハ１０の一つの電子部品搭載領域が模式的に示されている。

ドライエッチングの代わりに、ウェットエッチングによってシリコンウェハ１０を貫通加工してスルーホールＴＨを形成してもよい。あるいは、レーザやドリルによってシリコンウェハ１０を貫通加工してスルーホールＴＨを形成してもよい。レーザやドリルを使用する場合はレジスト１１を省略してもよい。

なお、厚みが７００〜８００μｍのシリコンウェハの厚みの途中まで非貫通ホールを形成した後に、シリコンウェハの背面側を非貫通ホールに到達するまで研削してスルーホールを得てもよい。つまり、上面から下面まで貫通するスルーホールＴＨが設けられた所望の厚みを有するシリコンウェハ１０を用意すればよい。

次いで、図３（ｄ）に示すように、レジスト１１を除去した後に、シリコンウェハ１０を熱酸化することにより、シリコンウェハ１０の両面及びスルーホールＴＨの内面に厚みが１μｍ程度のシリコン酸化層からなる絶縁層１２を形成する。シリコンウェハ１０を熱酸化する条件としては、例えば、温度が１０００〜１１００℃、処理時間：２〜６時間のアニール処理が行われる。

あるいは、ＣＶＤによってシリコンウェハ１０の両面及びスルーホールＴＨの内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層１２としてもよい。

なお、高抵抗（シート抵抗値：１０００Ω／□）のシリコンウェハ１０を使用する際に、電気絶縁性が問題にならない場合は、絶縁層１２を省略することも可能である。

その後に、図４（ａ）に示すように、図３（ｄ）のシリコンウェハ１０の下面に保護フィルム２０を配置する。保護フィルム２０としては、ＰＥＴ（ポリエチレンテレフタレート）フィルムやアクリルフィルムなどが使用される。

処理ステージの上に配置された保護フィルム２０の上にシリコンウェハ１０を重ねて押し付けるだけでもよく、アクリルフィルムを使用する場合は加熱して軽く粘着させてもよい。保護フィルム２０は後で除去する必要があるので、容易に剥離できる状態で貼付される。

次いで、図４（ｂ）に示すように、スルーホールＴＨ内に樹脂部３０を充填する。樹脂部３０の形成方法としては、液状樹脂をスピンコート法、スキージ印刷法又は真空状態での印刷によりスルーホールＴＨ内に充填して形成した後に、１００℃程度の温度で加熱して樹脂を硬化させる。

あるいは、シリコンウェハ１０の上面全体に液状樹脂を塗布し、真空状態で樹脂をプレスしてスルーホールＴＨ内に樹脂部３０を充填してもよい。

樹脂部３０は後に除去する必要があるため、硬化しても容易に剥離液で除去できるアクリル樹脂やフェノール樹脂などが使用される。樹脂部３０として一般的なレジストを使用してもよい。

シリコンウェハ１０の上面に樹脂が形成されても特に問題はないが、スルーホールＴＨ内のみに樹脂部３０を形成する場合は感光性樹脂を使用して露光／現像によって余分な樹脂を除去するようにしてもよい。

さらには、アクリル樹脂やフェノール樹脂などの樹脂フィルムをシリコンウェハ１０の上に配置し、熱プレスすることにより、シリコンウェハ１０のスルーホールＴＨに樹脂部３０を充填してもよい。

続いて、図４（ｃ）に示すように、シリコンウェハ１０の下面に設けられた保護フィルム２０を引き剥がして除去することにより、シリコンウェハ１０及び樹脂部３０の下面を露出させる。このとき、シリコンウェハ１０（絶縁層１２）及び樹脂部３０の下面が同一面となって平坦な状態で露出する。

次いで、図４（ｄ）に示すように、シリコンウェハ１０及び樹脂部３０の下面にシード層４０をスパッタ法により形成する。シード層４０は銅などからなり、その厚みは５〜１５μｍ程度に設定される。

スパッタ法の他に、蒸着、又はＭＯ−ＣＶＤ（Metal Organic−Chemical Vapor Deposition）によってシード層４０を形成してもよい。あるいは、銅ペーストや銀ペーストなどの導電性ペーストを塗布してシード層４０としてもよい。

シリコンウェハ１０のスルーホールＴＨには樹脂部３０が充填されているので、シード層４０はスルーホールＴＨの下部を塞ぐようにしてシリコンウェハ１０の下面に密着性よく形成される。

なお、シード層４０の好適な形成方法としては、最初にスパッタ法などによって薄膜（１μｍ程度）の第１金属層を密着性がよい状態で形成し、その上に電解めっき又は無電解めっきによって補強層として厚膜（５〜１０μｍ程度）の第２金属層を積層する方法がある。この場合、スパッタ法のみでシード層４０を形成する場合より、ウェハ処理のタクトタイムが短縮されて生産効率の向上を図ることができる。

次いで、図５（ａ）に示すように、シリコンウェハ１０のスルーホールＴＨに充填された樹脂部３０を除去する。樹脂部３０がアクリル樹脂又はフェノール樹脂からなる場合は、それらの樹脂剥離液（ストリッパ）によって樹脂部３０が除去される。あるいは、樹脂部３０がレジストからなる場合は、レジスト剥離液（ストリッパ）又はドライアッシングによって樹脂部３０が除去される。

これにより、空洞のスルーホールＴＨを備えたシリコンウェハ１０の下面（絶縁層１２）にシード層４０が密着性よく確実に形成された状態となる。

続いて、図５（ｂ）に示すように、シード層４０をめっき給電経路に利用する電解めっきにより、シリコンウェハ１０のスルーホールＴＨ内に金属めっき層を形成して貫通電極５０を得る。貫通電極５０は、好適には電解銅めっき層又は電解ニッケルめっき層から形成される。

このとき、シリコンウェハ１０のスルーホールＴＨの底部のシード層４０からめっき成長が開始し、スルーホールＴＨの底部から上側に向けて順次めっきが施されていき、スルーホールＴＨ内が貫通電極５０で充填される。

従って、前述した関連技術と違って、スルーホールＴＨの底部から上側に順にめっきが施されるため、スルーホールＴＨの内面に凹凸が生じているとしても、めっき成長には何ら影響せず、スルーホールＴＨ内にボイドやシームが発生するおそれはない。

また、スルーホールＴＨが樽型などの形状で加工される場合であっても、スルーホールＴＨ内にボイドやシームが発生することなく安定して貫通電極５０を充填することができる。

さらには、シード層４０はシリコンウェハ１０のスルーホールＴＨの下部に隙間なく密着して形成されるので、シリコンウェハ１０の下面側に金属めっきが進行するおそれもない。

しかも、ボイドやシームの発生を抑制するためにめっき時間を長く設定するなどの特別なめっき条件を採用する必要もないので、めっき時間の短縮を図ることも可能である。

なお、貫通電極５０がシリコンウェハ１０の上面から上側に突出して形成される場合は、ＣＭＰなどよって貫通電極５０の上部を研磨することにより、シリコンウェハ１０の上面（絶縁層１２）と同一面になるように平坦化してもよい。

その後に、図５（ｃ）に示すように、シリコンウェハ１０からウェットエッチングによってシード層４０を除去することにより、シリコンウェハ１０及び貫通電極５０の下面を露出させる。

なお、シード層４０をフォトリソグラフィ及びエッチングによってパターニングして貫通電極５０に接続される配線層を形成してもよい。

以上により、シリコンウェハ１０のスルーホールＴＨに貫通電極５０が充填された配線部材３が得られる。

図５（ｃ）の配線部材３を各電子部品搭載領域が得られるように切断して個々の配線基板として使用してもよいが、図５（ｃ）の配線部材３に多層配線層を形成して配線基板とする形態について説明する。

図６（ａ）に示すように、図５（ｃ）の貫通電極５０が設けられたシリコンウェハ１０の両面側に貫通電極５０を介して相互接続される第１配線層６０をそれぞれ形成する。第１配線層６０は好適にはセミアディティブ法によって形成される。

詳しく説明すると、シリコンウェハ１０の両面側にスパッタ法又は無電解めっきにより銅などからなるシード層（不図示）をそれぞれ形成する。次いで、シリコンウェハ１０の両面側において、第１配線層６０が配置される部分に開口部が設けられためっきレジスト（不図示）をシード層の上にそれぞれ形成する。

続いて、シリコンウェハ１０の両面側において、シード層をめっき給電経路に利用する電解めっきによりめっきレジストの開口部に金属めっき層（不図示）をそれぞれ形成する。

さらに、シリコンウェハ１０の両面側において、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより第１配線層６０がそれぞれ得られる。

なお、前述した図５（ｂ）においてシード層４０をパターニングして第１配線層６０として利用する場合は、シリコンウェハ１０の上面のみにセミアディティブ法で第１配線層６０が形成される。

次いで、図６（ｂ）に示すように、シリコンウェハ１０の両面側において、第１配線層６０を被覆する層間絶縁層７０をそれぞれ形成した後に、層間絶縁層７０をレーザなどで加工することにより第１配線層６０に到達するビアホールＶＨをそれぞれ形成する。層間絶縁層７０は、エポキシ樹脂やポリイミド樹脂などの樹脂シートが貼付されて形成される。

あるいは、層間絶縁層７０として、感光性のエポキシ樹脂、感光性のポリイミド樹脂、又は感光性のレジストを使用し、フォトリソグラフィによってビアホールＶＨを形成してもよい。また、樹脂シートを貼付する他に、液状樹脂を塗布してもよい。

さらに、図６（ｃ）に示すように、シリコンウェハ１０の両面側において、第１配線層６０の形成方法と同様な方法によってビアホールＶＨ（ビア導体）を介して第１配線層６０に接続される第２配線層６２を層間絶縁層７０の上にそれぞれ形成する。

続いて、図７に示すように、シリコンウェハ１０の両面側において、第２配線層６２の接続部上に開口部７２ａが設けられたソルダレジスト７２をそれぞれ形成する。さらに、両面側の第２配線層６２の接続部に下から順にＮｉ／Ａｕめっき層を形成するなどしてコンタクト層Ｃをそれぞれ得る。

さらに、各電子部品搭載領域が得られるようにシリコンウェハ１０を切断することにより個々の配線基板１が得られる。シリコンウェハ１０を切断するタイミングは電子部品を搭載した後に行ってもよいし、電子部品を搭載する前に行ってもよい。

以上により、図７に示すように第１実施形態の配線基板１が得られる。図７では、電子部品を搭載する前にシリコンウェハ１０が切断された様子が示されており、シリコンウェハ１０が個々のシリコン基板１０ｘに分割される。

本実施形態では、シリコンウェハ１０の両面側に貫通電極５０に接続される２層の多層配線層をそれぞれ形成したが、ｎ層（ｎは１以上の整数）の多層配線層を任意に形成することができる。

前述したように、本実施形態の配線基板の製造方法では、スルーホールＴＨが設けられたシリコンウェハ１０の下面に保護フィルム２０を配置し、スルーホールＴＨ内に樹脂部３０を充填する。

次いで、保護フィルム２０を除去した後に、シリコンウェハ１０及び樹脂部３０の下面にシード層４０をスパッタ法などで密着性よく形成する。

さらに、樹脂部３０を除去してスルーホールＴＨを空洞にした後に、電解めっきによってスルーホールＴＨ内に貫通電極５０を形成する。必要に応じてシード層４０を除去し、シリコンウェハ１０の両面側に貫通電極５０に接続される多層配線層が形成される。

このような手法を採用することにより、不具合が発生することなくシリコンウェハ１０のスルーホールＴＨに金属めっき層を信頼性よく充填することができ、狭ピッチの貫通電極５０を歩留りよく得ることができる。

前述した形態では、基板としてシリコンウェハを使用しているが、ガラス基板、又はアルミナ（Ａｌ₂Ｏ₃）又は炭化珪素（ＳｉＣ）などのセラミックス基板を使用してもよい。ガラス基板を使用する場合は、レーザ、ウェットエッチング又はドリルによってスルーホールが形成される。また、セラミックス基板を使用する場合は、焼結する前のグリーンシードにパンチングによってスルーホールが形成されるか、セラミックス基板がレーザによって加工されてスルーホールが形成される。そして、ガラス基板又はセラミックス基板に設けられたスルーホールに同様な方法によって貫通電極が充填される。

図８には図７の第１実施形態の配線基板１に半導体チップが実装された様子が示されている。図８に示すように、半導体チップ８０（ＬＳＩチップ）の接続部がバンプ電極８２によって配線基板１の上側の第２配線層６２のコンタクト層Ｃにフリップチップ接続される。さらに、半導体チップ８０の下側の隙間にアンダーフィル樹脂８４が充填される。

例えば、半導体チップ８０としてＣＰＵチップが使用される場合は、その横近傍にメモリチップ（不図示）が同様に実装される。

そして、配線基板１の下側の第２配線層６２のコンタクト層Ｃにはんだボールを搭載するなどして外部接続端子８６が設けられる。

シリコン基板１０ｘの両面側の第１、第２配線層６０，６２によって、半導体チップ８０の接続部のピッチが実装基板の接続電極のピッチに対応するようにピッチが拡げられてピッチ変換される。

このように、図８の例では、第１実施形態の配線基板１は、半導体チップ８０と実装基板とを整合又はグリッド変換するためのインターポーザとして使用される。

図９には、第１実施形態の変形例の配線基板１ａに電子部品が実装された様子が示されている。図９に示すように、第１実施形態の変形例の配線基板１ａはパッケージ基板として使用される。シリコン基板１０ｘの中央部にキャビティ５（凹部）が形成されており、キャビティ５の底部側にスルーホールＴＨが設けられている。シリコン基板１０ｘの両面側及びスルーホールＴＨの内面に絶縁層１２が形成されている。

さらに、前述した方法と同様な方法により、シリコン基板１０ｘのスルーホールＴＨに貫通電極５０が充填されている。シリコン基板１０ｘの下面には貫通電極５０に接続される配線層６０ａが形成されている。

さらに、シリコン基板１０ｘの下面に配線層６０ａの接続部上に開口部７２ａが設けられたソルダレジスト７２が形成されている。配線層６０ａの接続にはＮｉ／Ａｕめっき層などからなるコンタクト層Ｃが形成されている。

そして、シリコン基板１０ｘのキャビティ５内の貫通電極５０の上面に、ＬＥＤやセンサなどの電子部品８０ａの接続電極８０ｘがフリップチップ接続されて実装されている。さらに、シリコン基板１０ｘの上にガラスなどからなるキャップ９０が接合されている。

以上のように、本実施形態で製造される配線基板は、インターポーザやパッケージ基板などの貫通電極を備えた各種の基板に適用することができる。

（第２の実施の形態）
図１０〜図１２は第２実施形態の配線基板の製造方法を示す断面図である。第２実施形態の特徴は、シリコンウェハに熱酸化又はＣＶＤで絶縁層を形成するのではなく、スルーホールに充填された樹脂部を内壁面にリング状に残して側壁絶縁部とすることにある。第２実施形態では、第１実施形態と同一工程についてはその詳しい説明を省略する。

第２実施形態の配線基板の製造方法では、図１０（ａ）に示すように、前述した第１実施形態においてシリコンウェハ１０に絶縁層１２を形成する工程（図３（ｄ））を省略し、シリコンウェハ１０の下面に保護フィルム２０を配置した後に、スルーホールＴＨに樹脂部３０を充填する。

次いで、図１０（ｂ）に示すように、シリコンウェハ１０から保護フィルム２０を除去する。さらに、図１０（ｃ）に示すように、第１実施形態と同様な方法により、シリコンウェハ１０及び樹脂部３０の下面にシード層４０を形成する。

続いて、図１０（ｄ）に示すように、レーザなどによって樹脂部３０の中央部を貫通加工して貫通孔を形成することにより、スルーホールＴＨの内壁面に樹脂部３０をリング状に残して側壁絶縁部３０ａとする。このとき、樹脂部３０はシード層４０（銅）に対して選択的に加工される。さらに、過マンガン酸法などによるデスミア処理を行うことにより、スルーホールＴＨ内をクリーニングする。

あるいは、樹脂部３０を感光性樹脂から形成し、フォトリソグラフィによるパターニングによって感光性樹脂に貫通孔を形成することにより、側壁絶縁部３０ａを得てもよい。

さらに、図１１（ａ）に示すように、第１実施形態と同様な方法により、シード層４０をめっき給電経路に利用する電解めっきによりスルーホールＴＨ内に貫通電極５０を充填する。

これにより、貫通電極５０は側壁絶縁部３０ａによってシリコンウェハ１０と電気絶縁された状態で形成される。その後に、図１１（ｂ）に示すように、シード層４０が除去される。

次いで、図１１（ｃ）に示すように、シリコンウェハ１０の両面側に感光性樹脂層を形成し、フォトリソグラフィによる露光／現像を行う。これにより、シリコンウェハ１０の両面側に絶縁パターン層１４が形成される。

両面側の絶縁パターン層１４は、シリコンウェハ１０上から側壁絶縁部３０ａ上に重なるまで延在して形成され、貫通電極５０の上下面に絶縁パターン層１４の開口部１４ａがそれぞれ配置される。

続いて、図１２に示すように、第１実施形態の図７と同様に、シリコンウェハ１０の両面側に、貫通電極５０に接続される２層の多層配線層（第１、第２配線層６０，６２、層間絶縁層７０、ソルダレジスト７２）がそれぞれ形成される。

これにより、第２実施形態の配線基板２が得られる。さらに、第１実施形態の図８と同様に、配線基板２の最上の第２配線層６２のコンタクト層Ｃに半導体チップ（不図示）がフリップチップ接続される。

第２実施形態においても、第１実施形態の図９と同様に、キャビティを備えたパッケージ基板として使用してもよい。

第２実施形態の配線基板の製造方法においても、第１実施形態と同様な効果を奏する。

（第３の実施の形態）
前述した第１実施形態の製造方法では、シリコンウェハ１０のスルーホールＴＨの全体に電解銅めっきを施して貫通電極５０を得ている。貫通電極５０（電解銅めっき層）はスルーホールＴＨの側面（シリコン酸化層）に単に接触しているだけなので、スルーホールＴＨの側面と貫通電極５０の密着性が十分ではない。

図９で例示したように、キャビティ５が設けられた配線基板１０ｘにキャップ９０が設けられて電子部品８０ａがキャビティ５内に気密封止される場合がある。この場合、キャビティ５内が真空引きされて減圧されたり、キャビティ５内に不活性ガスが充填されることがある。

そのような実装構造体では、貫通電極５０とスルーホールＴＨの側面との密着性が悪いため、キャビティ５内に外部から大気が侵入して減圧を確保できなくなったり、不活性ガスの濃度が低くなるおそれがあり、必ずしも十分な信頼性が得られない場合が想定される。

次に説明する第３実施形態の配線基板の製造方法では、スルーホールの下部において貫通電極が密着性よく形成されるため、気密封止されたキャビティ内に外部から大気が侵入することを防止することができる。

第３実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。

第３実施形態の配線基板の製造方法では、図１３（ａ）に示すように、まず、第１実施形態の図３（ａ）〜（ｄ）と同様な方法により、シリコンウェハ１０にスルーホールＴＨを形成した後に、シリコンウェハ１０の全体にシリコン酸化層を形成して絶縁層１２を得る。

次いで、図１３（ｂ）に示すように、シリコンウェハ１０の下面に保護フィルム２１を貼り付ける。このとき、保護フィルム２１として熱可塑性樹脂が使用され、保護フィルム２１を加熱しながらシリコンウェハ１０側に押圧する。これにより軟化した保護フィルム２１がシリコンウェハ１０のスルーホールＴＨに押し込まれてスルーホールＴＨの下部に充填部２１ａが部分的に形成される。

保護フィルム２１として、ＰＥＴフィルムやアクリルフィルムを使用することができる。

例えば、シリコンウェハ１０の厚みが２００〜３００μｍで、スルーホールＴＨの径が５０〜６０μｍの場合は、スルーホールＴＨの下端からの充填部２１ａの高さｈは２０〜５０μｍに設定される。

続いて、図１３（ｃ）に示すように、第１実施形態の図４（ｂ）の工程と同様な方法により、シリコンウェハ１０のスルーホールＴＨに樹脂部３０を充填する。

さらに、図１３（ｄ）に示すように、シリコンウェハ１０の下面に設けられた保護フィルム２１を引き剥がして除去する。これにより、シリコンウェハ１０及び樹脂部３０の下面が露出する。

このとき、樹脂部３０は保護フィルム２１の充填部２１ａの高さｈ分だけスルーホールＴＨ内で底上げされているため、保護フィルム２１が除去されると、スルーホールＴＨの下部が空洞となって下部側面ＬＳが部分的に露出した状態となる。

このようにして、シリコンウェハ１０のスルーホールＴＨに、その下部が空洞となるように樹脂部３０が部分的に充填された構造体を得る。

図１３（ａ）〜（ｄ）に示された第１の方法によって図１３（ｄ）の構造体を得る方法を説明したが、後述する図１４（ａ）〜（ｅ）に示す第２の方法を使用して図１３（ｄ）と同一の構造体を得てもよい。

詳しく説明すると、図１４（ａ）に示すように、まず、第１実施形態の図３（ａ）〜（ｄ）と同様な方法により、シリコンウェハ１０にスルーホールＴＨを形成した後に、シリコンウェハ１０の全体にシリコン酸化層を形成して絶縁層１２を得る。

次いで、図１４（ｂ）に示すように、第１実施形態の図４（ａ）の工程と同様な方法により、図１４（ａ）のシリコンウェハ１０の下面に、スルーホールＴＨの側面全体が露出するように保護フィルム２０を配置する。

続いて、図１４（ｃ）に示すように、第１実施形態の図４（ｂ）の工程と同様な方法により、シリコンウェハ１０のスルーホールＴＨ内全体に樹脂部３０を充填する。

さらに、図１４（ｄ）に示すように、第１実施形態の図４（ｃ）の工程と同様に、シリコンウェハ１０の下面に設けられた保護フィルム２０を引き剥がして除去する。

次いで、図１４（ｅ）に示すように、酸素（Ｏ₂）ガスを使用するアッシングなどのドライプロセスにより、樹脂部３０の下部を部分的に除去してスルーホールＴＨの下部側面ＬＳを露出させる。スルーホールＴＨの下部側面ＬＳの高さｈａが、前述した第１の方法の図１３（ｂ）の保護フィルム２１の充填部２１ａの高さｈに対応する。

樹脂部３０の下部を除去する際には、必要に応じて、シリコンウェハ１０の上面全体にマスク材が形成されて樹脂部３０の上面側が保護される。

これにより、図１４（ｅ）に示すように、第２の方法によって前述した図１３（ｄ）と同一の構造体が得られる。

このように、第１の方法又は第２の方法により、シリコンウェハ１０のスルーホールＴＨに、その下部が空洞となるように樹脂部３０が部分的に充填された構造体（図１３（ｄ）及び図１４（ｅ））を得ることができる。

次いで、図１５（ａ）に示すように、スパッタ法、蒸着法、又はＣＶＤ法などによって、シリコンウェハ１０と樹脂部３０の下面、及びスルーホールＴＨの下部側面ＬＳに第１シード層４１ａを形成する。

第１シード層４１ａの好適な一例では、シリコンウェハ１０側から順に、チタン（Ｔｉ）層／銅（Ｃｕ）層、又はクロム（Ｃｒ）層／銅層が形成された積層膜が使用される。第１シード層４１ａの厚みは１μｍ程度に設定される。

このとき、第１シード層４１ａはスパッタ法、蒸着法、又はＣＶＤ法などなどで形成されるため、シリコンウェハ１０の下面の絶縁層１２（シリコン酸化層）及びスルーホールＴＨの下部側面ＬＳの絶縁層１２（シリコン酸化層）の上に密着性よく形成される。

なお、チタン層又はクロム層は、銅層よりも絶縁層１２（シリコン酸化層）との密着性がよいため、銅層の下にチタン層又はクロム層を形成することが好ましいが、第１シード層４１ａを銅層のみから形成しても差し支えない。

次いで、図１５（ｂ）に示すように、第１シード層４１ａの上に電解めっき又は無電解めっきにより、銅又はニッケル（Ｎｉ）などからなる金属めっき層を形成して第２シード層４１ｂを得る。

金属めっき層を形成して第２シード層４１ｂを得る際に、スルーホールＴＨの下部空洞が埋め込まれて、かつその下側に凹部が発生しないように、スルーホールＴＨの下側が金属めっき層によって完全に埋め込まれる。このようにして、第２シード層４１ｂはその下面が全体にわたって平坦になって形成される。第２シード層４１ｂは基板補強層としても機能する。

なお、第２シード層４１ｂを形成する段階ではスルーホールＴＨの下部空洞を完全に充填せず、後述する上側金属めっき部５１ａを得る工程で同時にスルーホールＴＨの下部空洞を完全に充填してもよい。

これにより、シリコンウェハ１０と樹脂部３０の下面、及びスルーホールＴＨの下部側面ＬＳに、第１シード層４１ａ及び第２シード層４１ｂから形成されるシード層４１が得られる。

このようにして、シード層４１は、シリコンウェハ１０の下面及びスルーホールＴＨの下部側面ＬＳの各絶縁層１２に密着性よく形成される。

また、第２シード層４１ｂとして形成される無電解めっき層（銅層又はニッケル層など）は、絶縁層１２（シリコン酸化層）と密着性よく形成されるため、第１シード層４１ａを省略して、無電解金属めっき層のみからシード層を形成してもよい。

あるいは、図１３（ｄ）又は図１４（ｅ）の下面に、スキージ法や印刷などにより導電性ペーストを形成してシード層を得てもよい。導電性ペーストとしては、銅（Ｃｕ）ペースト又は銀（Ａｇ）ペーストなどが使用される。導電性ペーストは、導電性金属粉末とバインダ樹脂を主成分とし、バインダ樹脂を加熱硬化させることにより導電層が得られる。

導電性ペーストから得られる導電層は、絶縁層１２（シリコン酸化層）上に密着性よく形成される。このため、図１５（ａ）の第１シード層４１ａを省略して、導電性ペーストのみからシード層を形成してもよいし、第１シード層４１ａ（チタン層／銅層又はクロム層／銅層）の上に導電性ペースト形成してシード層としてもよい。

導電性ペーストはシリコンウェハ１０のスルーホールＴＨの下部空洞を埋め込む厚みで形成される。導電性ペーストを使用してシード層を得る場合は、第２シード層４１ｂ（銅めっき層又はニッケルめっき層）を形成する必要はない。

以上のように、スルーホールＴＨの下部でシード層４１の十分な密着性を得るために、スルーホールＴＨの下部側面ＬＳに接触する層は、スパッタ法、蒸着法、又はＣＶＤ法によって形成される金属層、無電解金属めっき層、又は導電性ペーストから形成される。さらには、スパッタ法、蒸着法、又はＣＶＤ法によって形成される金属層としては、チタン層又はクロム層が密着性に優れている。

続いて、図１５（ｃ）に示すように、第１実施形態の図５（ａ）の工程と同様な方法によって樹脂部３０を除去することにより、スルーホールＴＨの下部に第１シード層４１ａを露出させる。これにより、空洞のスルーホールＴＨを備えたシリコンウェハ１０の下面及びスルーホールＴＨの下部側面ＬＳにシード層４１が密着性よく確実に形成された状態となる。

第１シード層４１ａの最上層がチタン層又はクロム層の場合は、スルーホールＴＨ内において銅層が露出するまでチタン層又はクロム層がウェットエッチングなどで除去される。次の工程で、シリコンウェハ１０のスルーホールＴＨ内に電解銅めっき層を充填する際、チタン層又はクロム層の上には電解めっきが上手く施されないため、銅層を露出させておく必要がある。

その後に、図１５（ｄ）に示すように、第１実施形態の図５（ｂ）の工程と同様に、シード層４１をめっき給電経路に利用する電解めっきにより、シリコンウェハ１０のスルーホールＴＨ内に下側から上側に銅めっき層などを形成して上側金属めっき部５１ａを得る。

次いで、図１５（ｅ）に示すように、シリコンウェハ１０の下面側のシード層４１を絶縁層１２が露出するまでＣＭＰ（Chemical Mechanical Polishing）などにより研磨して除去する。

これより、シリコンウェハ１０のスルーホールＴＨの上側主要部に埋め込まれた上側金属めっき部５１ａとスルーホールＴＨの下部に埋め込まれた下側金属部５１ｂとにより貫通電極５１が形成される。

貫通電極５１の下側金属部５１ｂは、上側金属めっき部５１ａの下面とスルーホールＴＨの下部側面ＬＳに接触する第１シード層４１ａとその下に配置された第２シード層４１ｂとから形成される。

その後に、図１６に示すように、第１実施形態の図７と同様に、シリコンウェハ１０の両面側に、貫通電極５１に接続される２層の多層配線層（第１、第２配線層６０，６２、層間絶縁層７０、ソルダレジスト７２）がそれぞれ形成される。

これにより、第３実施形態の配線基板２ａが得られる。第３実施形態においても、電子部品を搭載する前又は後の所要のタイミングでシリコンウェハ１０が切断されて個々配線基板２ａが得られる。

その後に、図１７に示すように、第１実施形態の図８と同様に、配線基板２ａの最上の第２配線層６２のコンタクト層Ｃに半導体チップ８０がバンプ電極８２によってフリップチップ接続される。さらに、配線基板２の上にキャップ９０が設けられて半導体チップ８０がキャップ９０内の収容部Ｈに気密封止される。

なお、必要に応じて、半導体チップ８０の下側の隙間にアンダーフィル樹脂が充填される。

第３実施形態においても、第１実施形態の図９と同様に、キャビティを備えたパッケージ基板として使用してもよい。

第３実施形態の配線基板の製造方法においても、第１実施形態と同様な効果を奏する。これに加えて、第３実施形態では、シリコン基板１０ｘのスルーホールＴＨの下部側面ＬＳにスパッタ法などで形成された第１シード層４１ａが密着よく形成されており、貫通電極５１の一部として機能している。

このため、キャップ９０内の収容部Ｈを真空引きして減圧する場合、スルーホールＴＨの下部側面ＬＳと第１シード層４１ａとの界面は密着性がよいため外部からの大気の侵入が阻止される。

従って、外部からの大気がキャップ９０内の収容部Ｈに侵入して減圧が確保できなくなる不具合が解消される。また、キャップ９０内の収容部Ｈを不活性ガスで充填する場合であっても、大気の侵入によって不活性ガスの濃度が低くなることが防止される。

これにより、キャップ９０内の収容部Ｈに半導体チップ８０を信頼性よく気密封止することができる。

１，１ａ，２，２ａ…配線基板、３…配線部材、５…キャビティ、１０…シリコンウェハ、１０ｘ…シリコン基板、１１…レジスト、１１ａ，１４ａ，７２ａ…開口部、１２…絶縁層、２０，２１…保護フィルム、２１ａ…充填部、３０…樹脂部、３０ａ…側壁絶縁部、４０，４１…シード層、４１ａ…第１シード層、４１ｂ…第２シード層、５０，５１…貫通電極、５１ａ…上側金属めっき部、５１ｂ…下側金属部、６０…第１配線層、６０ａ…配線層、６２…第２配線層、７０…層間絶縁層、７２…ソルダレジスト、８０…半導体チップ、８０ａ…電子部品、８０ｘ…接続電極、８２…バンプ電極、８６…外部接続端子、９０…キャップ、Ｃ…コンタクト層、Ｈ…収容部、ＬＳ…下部側面、ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (12)

1. 厚み方向に貫通するスルーホールを備えた基板を用意する工程と、
   前記基板の下面に保護フィルムを配置する工程と、
   前記スルーホール内に樹脂部を充填する工程と、
   前記保護フィルムを除去して、前記基板の下面及び前記樹脂部の下面を露出させる工程と、
   前記基板の下面及び前記樹脂部の下面にシード層を形成する工程と、
   前記スルーホール内から樹脂部を除去する工程と、
   前記シード層をめっき給電経路に利用する電解めっきにより、前記スルーホール内に金属めっき層を充填して貫通電極を得る工程とをこの順で有することを特徴とする配線基板の製造方法。
2. 前記基板はシリコンウェハであり、
   前記スルーホールを備えた基板を用意する工程は、前記シリコンウェハの両面及び前記スルーホールの内面に絶縁層を形成することを含むことを特徴とする請求項１に記載の配線基板の製造方法。
3. 前記貫通電極を得る工程の後に、
   前記シード層を除去する工程をさらに有することを特徴とする請求項１又は２に記載の配線基板の製造方法。
4. 前記樹脂部は、アクリル樹脂、フェノール樹脂、又はレジストからなることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板の製造方法。
5. 前記シード層を除去する工程の後に、
   前記基板の両面側に前記貫通電極に接続されるｎ層（ｎは１以上の整数）の配線層を形成する工程をさらに有することを特徴とする請求項３に記載の配線基板の製造方法。
6. 前記基板はシリコンウェハであり、
   前記シード層を形成する工程の後に、
   前記スルーホール内の内壁面に前記樹脂部を残すように、前記樹脂部に貫通孔を形成することにより側壁絶縁部を得る工程をさらに有し、
   前記貫通電極を得る工程の後に、
   前記シード層を除去する工程をさらに有することを特徴とする請求項１に記載の配線基板の製造方法。
7. 前記シード層を除去する工程の後に、
   前記シリコンウェハの両面側に前記貫通電極の上に開口部が設けられた絶縁パターン層をそれぞれ形成する工程をさらに有することを特徴とする請求項６に記載の配線基板の製造方法。
8. 前記基板は、ガラス基板又はセラミックス基板であることを特徴とする請求項１に記載の配線基板の製造方法。
9. 前記基板の下面に保護フィルムを配置する工程において、
   前記保護フィルムが前記基板の前記スルーホールに押し込まれて該スルーホールの下部に充填部が部分的に形成され、
   前記保護フィルムを除去する工程において、
   前記基板の前記スルーホールの下部側面が露出し、
   前記シード層を形成する工程において、
   前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板の製造方法。
10. 前記保護フィルムを除去する工程の後に、前記樹脂部の下部を部分的に除去することにより、前記基板の前記スルーホールの下部側面を露出させる工程をさらに有し、
    前記シード層を形成する工程において、
    前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板の製造方法。
11. 前記シード層において、前記スルーホールの前記下部側面に接触する層は、スパッタ法、蒸着法、又はＣＶＤ法によって形成される金属層、無電解金属めっき層、又は導電性ペーストから形成されることを特徴とする請求項９又は１０に記載の配線基板の製造方法。
12. 前記金属層は、チタン層又はクロム層であることを特徴とする請求項１１に記載の配線基板の製造方法。

Images