JP6478306B2 - 電子部品組込み基板及びその製造方法 - Google Patents

Description

本発明は、電子部品が組み込まれた基板及びその製造方法に関する。

最近、市販中のスマートフォン、タブレットＰＣなどのモバイル機器はその性能が飛躍的に向上するにつれ、高い携帯性が要求される。そのため、モバイル機器に使われる電子部品の小型化、スリム化及び高性能化への研究が続いている。

特許文献１などに示されているような電子部品組込み基板は、電子部品を基板内に組み込んで、その表面に付加的な部品を実装可能な空間を確保することになり、モバイル機器に搭載される各電子部品の小型化、スリム化及び高性能化を具現するための方法として脚光を浴びている。

特に、半導体チップの性能が向上するほど、半導体チップに供給される電源の安定性が重要になる。そのため、いわゆるデカップリングコンデンサ（Ｄｅｃｏｕｐｌｉｎｇ ｃａｐａｃｉｔｏｒ）またはバイパスコンデンサ（Ｂｙｐａｓｓ ｃａｐａｃｉｔｏｒ）を半導体チップと電源供給線との間に設けて電源のノイズを除去し、電源電流が急変する状況でも半導体チップに安定な電流が供給されるようにしている。

コンデンサが組み込まれた基板に半導体チップを実装する場合、デカップリングコンデンサと半導体チップとの間の距離を最小化でき、高性能の半導体チップへの安定な電源の供給が可能になると共に小型化及びスリム化が可能になる。

一方、特許文献１によれば、電子部品が入る位置にキャビティ（ｃａＶ１ｔｙ）を加工した後、コンデンサを固定させ、絶縁材を用いて熱圧着し、組み込んだ後、レーザで微細ビアホール（ｍｉｃｒｏ Ｖ１ａ ｈｏｌｅ）を加工し、めっきによって電気的な接続を成す方式が示されている。

詳しくは、基板に組み込まれた電子部品と基板の表面に設けられる回路パターンとの間を電気的に接続するため、レーザを用いてビアホールを加工した後、該ビアホールの内部にメッキなどの方法で導電性材料を充填する方式が通常適用されていた。

このような通常の方法によれば、電子部品が基板に組み込まれる時発生する位置公差（ｐｌａｃｉｎｇ ｔｏｌｅｒａｎｃｅ）、ビアホールの加工公差、ビアホールの大きさなどの要因によって、組み込まれる電子部品に設けられるビア接触部の面積の最小条件が決まる。

韓国公開特許第２００７−０１０１１８３号公報

しかし、電子部品の大きさが小さくなるほどビア接触部も小さくなり、電子部品が小型化されるほどビアと電子部品との間の整合エラーが深刻な問題になる。

本発明は前記の問題点に鑑みて成されたものであって、基板に組み込まれる電子部品の電気的な接続性が改善された電子部品組込み基板を提供することに、その目的がある。

また、本発明は、基板に組み込まれる電子部品の電気的な接続性が改善された電子部品組込み基板の製造方法を提供することに、その他の目的がある。

上記の目的を解決するために、本発明の一実施形態による電子部品組込み基板は、キャビティを有する第１の絶縁層と、前記キャビティの内部に挿入され、少なくとも一つ以上の外部電極を有する電子部品と、前記第１の絶縁層の下面に形成され、前記電子部品が取り付けられ、前記外部電極の一部を露出させる少なくとも一つ以上のガイドホールを有する第１の金属パターンと、前記第１の絶縁層の下面に形成され、前記第１の金属パターンをカバーする第２の絶縁層と、前記第２の絶縁層の下面に形成される第１の回路パターンと、前記ガイドホールを通じて露出する前記外部電極と前記第１の回路パターンとを電気的に接続する第１のビアとを含む。

一実施形態によれば、前記第１の金属パターンは、前記外部電極の各々に対応して複数形成され、前記第１の金属パターンは、ギャップによって互いに離間している。

また、一実施形態によれば、前記第１の金属パターンと前記第１の回路パターンとを電気的に接続する第２のビアをさらに含む。

また、一実施形態によれば、前記第１の絶縁層の上面に形成され、前記キャビティの形成領域を画定する第２の金属パターンをさらに含む。

一実施形態によれば、前記第２の金属パターンの側壁及び前記キャビティの側壁は、同一面上に位する。

また、一実施形態によれば、前記第２の金属パターンは、前記キャビティの側壁から離間して配置される。

また、一実施形態によれば、前記第１の絶縁層を貫いて、前記第１の金属パターンと第２の金属パターンとを電気的に接続するスルービアをさらに含む。

また、一実施形態によれば、前記第１の絶縁層の上面に形成され、前記第２の金属パターン及び前記電子部品をカバーする第３の絶縁層と、前記第３の絶縁層の上面に形成される第２の回路パターンとをさらに含む。

また、一実施形態によれば、前記第３の絶縁層を貫いて、前記外部電極と前記第２の回路パターンとを電気的に接続する第３のビアをさらに含む。

また、一実施形態によれば、前記第３の絶縁層を貫いて前記第２の回路パターンと前記第２の金属パターンとを電気的に接続する第４のビアをさらに含む。

また、一実施形態によれば、前記キャビティと前記電子部品との間の空間を満たす充填材をさらに含む。

また、一実施形態によれば、前記第３の絶縁層と前記充填材とは、一体に形成される。

また、一実施形態によれば、前記電子部品の下面と前記第１の金属パターンとの間に絶縁性接着層がさらに設けられ、前記第１のビアは、前記絶縁性接着層を貫いて前記外部電極に接触する。

また、一実施形態によれば、前記第１のビアは、前記ガイドホールによって前記外部電極と自己整列（self-align）される。

また、一実施形態によれば、前記第１の金属パターンは、前記外部電極と接触される。

一実施形態によれば、前記第１のビアは、前記ガイドホールを通じて露出する外部電極及び前記第１の金属パターンと接触される。

本発明の一実施形態による電子部品組込み基板製造方法は、第１の絶縁層にキャビティを形成するステップと、前記第１の絶縁層の下面に形成され、前記キャビティの一部領域に延在し、少なくとも一つ以上のガイドホールを有する第１の金属パターンを形成するステップと、前記キャビティの内部に電子部品を挿入し、前記第１の金属パターンに取り付けるステップと、前記第１の絶縁層の下面に前記第１の金属パターンを覆う第２の絶縁層を形成するステップと、前記第２の絶縁層を貫くビアホールを形成し、前記ガイドホールを通じて前記電子部品の下面を露出させるステップと、前記ビアホールの内部に前記電子部品の下面と接触する第１のビアを形成するステップとを含む。

一実施形態によれば、前記ビアホールは、前記第２の絶縁層にＣＯ_２レーザを照射して形成される。

また、一実施形態によれば、前記電子部品は、前記第１の金属パターンの上面に絶縁性接着層を形成した状態で前記キャビティの内部に挿入される。

また、一実施形態によれば、前記電子部品は、前記電子部品の下面に絶縁性接着層を形成した状態で前記キャビティの内部に挿入されてもよい。

また、一実施形態によれば、前記第１の金属パターンを形成するステップは、前記第１の絶縁層の下面に絶縁性接着層を接着するステップと、前記絶縁性接着層下面に金属層を形成するステップと、前記金属層で前記ガイドホールが設けられる領域の金属材料を除去ステップとを含む。

また、一実施形態によれば、前記キャビティは、マスクホールが設けられた第２の金属パターンを前記第１の絶縁層の上面に結合した状態でレーザを照射して形成される。

また、一実施形態によれば、前記第１の絶縁層の上面に、前記第２の金属パターンの上面及び前記電子部品の上面をカバーする第３の絶縁層を形成するステップをさらに含む。

また、一実施形態によれば、前記電子部品は、少なくとも２つ以上の外部電極を有し、前記第１の金属パターンは、前記外部電極の各々に対応して複数形成され、前記第１の金属パターンは、ギャップによって互いに離間している。

本発明によれば、電子部品の外部電極のサイズが従来より小さくなる場合にも、精微なビアホールの加工が可能なので、位置公差、ビアホール加工公差、ビアホールの大きさなどの要因によって、外部電極のサイズが小さくなるほど該外部電極とビアとの間の接続性が低くなるという従来の問題点を解決することができるという効果が奏す。

また、電子部品をキャビティに取り付ける過程において、第１の金属パターンが電子部品を支持する役割をすることもでき、第１の金属パターンそれ自体が電子部品組込み基板の内部で導電経路を提供する回路パターンとしての機能をすることもできるというという効果が奏す。

本発明の一実施形態による電子部品組込み基板を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板の変形例を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板の他の変形例を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板のさらに他の変形例を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板の要部を概略的に示す断面図である。 本発明の一実施形態による電子部品組込み基板の要部で電子部品を除いた状態を概略的に示す低面図である。 本発明の一実施形態による電子部品組込み基板の要部で電子部品を除いた状態を概略的に示す断面図である。 本発明の他の実施形態による電子部品組込み基板を概略的に示す図面である。 本発明のさらに他の実施形態による電子部品組込み基板を概略的に示す図面である。 本発明のさらに他の実施形態による電子部品組込み基板を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板製造方法を概略的に示す順序図であって、キャビティに電子部品を挿入する前の状態を概略的に示す断面図である。 同じく、キャビティに電子部品を挿入した状態を概略的に示す断面図である。 同じく、第２の絶縁層及び第３の絶縁層を形成した状態を概略的に示す断面図である。 第２の絶縁層及び第３の絶縁層にビア及び回路パターンを形成した状態を概略的に示す断面図である。 ソルダレジスト及びソルダバンプが形成され、表面実装部品が結合された状態を概略的に示す断面図である。 本発明の他の実施形態による電子部品組込み基板製造方法を概略的に示す順序図であって、キャビティに電子部品を挿入する前の状態を概略的に示す断面図である。 同じく、キャビティに電子部品を挿入し、絶縁性接着層を用いて電子部品を固定した状態を概略的に示す断面図である。 第２の絶縁層及び第３の絶縁層を形成した状態を概略的に示す断面図である。 第２の絶縁層及び第３の絶縁層にビア及び回路パターンを形成した状態を概略的に示す断面図である。 ソルダレジスト及びソルダバンプが形成され、表面実装部品が結合された状態を概略的に示す断面図である。

以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化される。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現される。明細書全体に渡って同一の参照符号は同一の構成要素を示している。

本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。

図１ａは、本発明の一実施形態による電子部品組込み基板１００を概略的に示す図面で、図２ａは、本発明の一実施形態による電子部品組込み基板１００の要部を概略的に示す断面図であり、図２ｂは、本発明の一実施形態による電子部品組込み基板１００の要部で電子部品１４０を除いた状態を概略的に示す低面図で、図２ｃは、本発明の一実施形態による電子部品組込み基板１００の要部で電子部品１４０を除いた状態を概略的に示す断面図である。

図１ａ及び図２ａ〜図２ｃに示すように、本発明の一実施形態による電子部品組込み基板１００は、第１の絶縁層１１０、電子部品１４０、第１の金属パターン１２０、第２の絶縁層１５０、第１の回路パターン及び第１のビアＶ１を含む。

第１の絶縁層１１０は、電子部品１４０が挿入されるキャビティ１１１が設けられた絶縁材で具現され、通常のコア層でもよい。

電子部品１４０は、能動素子またはコンデンサなどの受動素子でもよく、第１の絶縁層１１０に設けられたキャビティ１１１の内部にその全部または一部が挿入される。

同図のように、電子部品１４０が２個の外部電極１４１及びボディ１４２が設けられたコンデンサであるものとして示したが、これに限定されるのではない。

第１の金属パターン１２０は、電子部品１４０及び第１の絶縁層１１０の下面に結合され、ガイドホール１２１とギャップ１２２を備える。

ガイドホール１２１は、円形、楕円形、三角形及び多角形など多様な形状に形成され、第１の金属パターン１２０の前面及び後面がガイドホール１２１によって貫通されるように形成され、電子部品１４０の外部電極１４１の一部を露出させる。

ギャップ１２２は、第１の金属パターン１２０の左側領域と右側領域とを互いに電気的に分離させる機能をし、電子部品１４０の外部電極１４１が２個の場合、外部電極１４１が互いに電気的に接続されないようにする。

外部電極１４１は、３個以上が設けられてもよい。この場合、第１の金属パターン１２０は、外部電極１４１の各々に対応して複数形成され、ギャップによって電気的に分離される。

第２の絶縁層１５０は、第１絶縁層１１０の下面の一部、第１の金属パターン１２０の下面、ガイドホール１２１によって露出する外部電極１４１の下面、ギャップ１２２によって露出する電子部品１４０の下面などと接触される。

第１の回路パターン１７０は、第２絶縁層１５０の下面に形成され、第１のビアＶ１によって外部電極１４１の下面と電気的に接続される。

第１の絶縁層１１０及び第２の絶縁層１５０に組み込まれた電子部品１４０は、第１ビアＶ１などによって外部の配線である第１の回路パターン１７０と電気的に接続される。

一般に、第２の絶縁層１５０を形成した後に第１のビアＶ１を形成するためのビアホールを加工するが、電子部品１４０、特に外部電極１４１の下方の第２の絶縁層１５０にＣＯ_２レーザを照射して、第１のビアＶ１を形成するためのビアホールを加工する。

例えば、ＣＯ_２レーザを用いてビアホールを加工する場合、約１５０μｍのビア接触部面積が必要になり、電子部品を実装する時発生する約５０μｍ程度の位置公差が発生する。そのため、ビア接触部のサイズは、最小２００μｍ以上確保される必要がある。

最近、普遍的に使われている１．０×０．５ｍｍ大きさのコンデンサは、外部電極の片側大きさを２００μｍ以上で具現することができるため、従来の一般的な方法を適用しても大きい問題がなかった。

しかし、コンデンサの大きさが０．６×０．３ｍｍまたは０．４×０．２ｍｍなどに小さくなると、該コンデンサの外部電極の大きさも１２０μｍ以下に減少される。このため、前述の一般的な方式でビアを形成するか、該ビアを用いて電気的な接続を具現しにくいという問題をもたらす。

このような従来技術の問題を解決するために、本発明の一実施形態による電子部品組込み基板１００では、ガイドホール１２１が設けられた第１の金属パターン１２０が電子部品１４０の下面に設けられるため、電子部品１４０の外部電極１４１のサイズが従来より小さくなる場合にも、第２の絶縁層１５０に照射されたＣＯ_２レーザが第１の金属パターン１２０を通過することができなく、ガイドホール１２１部分の第２の絶縁層１５０だけ除去するようになることによって、精微なビアホールの加工が可能になる。

また、前記第１のビアＶ１は、前記ガイドホール１２１によって前記外部電極１４１と自己整列（ｓｅｌｆ−ａｌｉｇｎ）される。

これによって、位置公差、ビアホール加工公差及びビアホールの大きさなどの要因によって、外部電極１４１のサイズが小さくなるほど外部電極１４１とビアとの間の接続性が低くなるという従来の問題点を解決することができる。

続いて、図１ａに示すように、第１の絶縁層１１０の上面一部には、第２の金属パターン１３０がさらに設けられる。

第２の金属パターン１３０には、第１の絶縁層１１０のキャビティ１１１の上方領域に対応する部分が開放されてなされるマスクホール１３１が設けられる。

すなわち、第１の絶縁層１１０にキャビティ１１１が設けられていない状態で、第２の金属パターン１３０を形成するための金属層が第１の絶縁層１１０の上面に形成された後、キャビティ１１１が形成される領域に対応する部分の金属層を除去してマスクホール１３１を形成し、第２の金属パターン１３０を形成するようになる。

このように形成された第２の金属パターン１３０は、レーザドリル方式でキャビティ１１１を形成する過程においてマスクの役割をする。

また、このように第２の金属パターン１３０をマスクとして用いてキャビティ１１１を形成すると、マスクホール１３１の側壁及びキャビティ１１１の側壁は、ほとんど等しい垂直線上に位置するようになる。

勿論、レーザドリル方式の普遍的特性を考慮すれば、第１の絶縁層１１０が第２の金属パターン１３０に接する部分から下方に行くほどキャビティ１１１の幅が細くなるような形状が具現されることがある。

また、図１ｄに示すように、マスクホール１３１の側壁とキャビティ１１１の側壁とは、必ず垂直線上に位置しなければならないのではない。

一方、第１の絶縁層１１０の上面と下面とに第２の金属パターン１３０と第１の金属パターン１２０とが各々設けられた場合、必要によって第２の金属パターン１３０と第１の金属パターン１２０とを電気的に接続するためにスルービアＶＴなどがさらに設けられてもよい。

また、電子部品１４０とキャビティ１１１との間の空間には、非電導性充填材１１２が充填される。この場合、第１の絶縁層１１０の上面、第２の金属パターン１３０の上面及び電子部品１４０の上面などを覆う第３の絶縁層１６０がさらに設けられる場合、第３の絶縁層１６０を成す材料が電子部品１４０とキャビティ１１１との間の空間に充填される。すなわち、非電導性充填材１１２と第３の絶縁層１６０を成す材料とは同じ材料でもよい。

また、必要によって、第１の金属パターン１２０と第１回路パターン１７０との間には、第１のビアＶ１他にも第２のビアＶ２など多数のビアがさらに設けられてもよい。第２のビアＶ２などは、第２の絶縁層１５０を貫く。

また、第３の絶縁層１６０の上面に第２の回路パターン１８０が設けられる場合、第２の金属パターン１３０と第２の回路パターン１８０とを電気的に接続する一つ以上の第４のビアＶ４が設けられてもよい。

一方、第１の回路パターン１７０の下面に第１のソルダレジスト１９１が設けられ、第１の回路パターン１７０と接触するソルダバンプＳＢを設けて半導体チップなどの表面実装部品１０と接続されてもよい。また、第２の回路パターン１８０の上面に第２のソルダレジスト１９２及びソルダバンプＳＢが設けられる。なお、表面実装部品１０は、接続ピン１１を備えてよい。また、接続ピン１１とソルダバンプＳＢとを接続してよい。

図１ｂは、本発明の一実施形態による電子部品組込み基板１００の変形例を概略的に示す図面で、図１ｃは、本発明の一実施形態による電子部品組込み基板１００の他の変形例を概略的に示す図面である。

図１ｂに示すように、ビアホール加工偏差、電子部品１４０の位置公差などの要因によって、第１のビアＶ１−１がガイドホール１２１の中心から脱した領域に形成されても、電子部品１４０の外部電極１４１と第１の回路パターン１７０との問で安定な電気的接続性が確保されることを理解されたい。

また、図１ｃに示すように、第１の金属パターン１２０がビアホール加工過程におけるマスクの役割をすることによって、ビアホールの直径が大きくなっても、ガイドホール１２１内部の領域では正確にビアホールが加工される。このため、該加工されたビアホールを充填して形成される第１のビアＶ１-２も電子部品１４０の外部電極１４１との接触面積を最大化しながら結合される可能性があることを理解されたい。

また、図１ｃに示す第１のビアＶ１-２は、第１の金属パターン１２０にも接触され、第１の金属パターン１２０も外部電極１４１に接触される。外部電極１４１と第１の回路パターン１７０との間の電荷移動経路の幅が従来に比べて遥かに広くなるようになる。

また、本発明の一実施形態による第１の金属パターン１２０は、電子部品１４０をキャビティ１１１に取り付ける過程で電子部品１４０を支持する役割をする。

図３は、本発明の他の実施形態による電子部品組込み基板２００を概略的に示す図面である。

図３に示すように、本の実施形態による電子部品組込み基板２００は、前述の実施形態と異なり、電子部品１４０と第１の金属パターン１２０との間に絶縁性接着層２１０がさらに設けられる。

絶縁性接着層２１０は、電子部品１４０の下面に塗布された状態で、電子部品１４０をキャビティ１１１に挿入する方式で形成されるか、第１の金属パターン１２０の上面に絶縁性接着層２１０が設けられた状態で電子部品１４０を挿入する方式によって形成される。

図４は、本発明のさらに他の実施形態による電子部品組込み基板３００を概略的に示す図面である。

図４に示すように、前述の実施形態と異なり、電子部品１４０の上面で第３の絶縁層１６０を通じて外部と電気的に接続される第３のビアＶ３がさらに形成される。

図５は、本発明のさらに他の実施形態による電子部品組込み基板を概略的に示す図面である。

図５に示すように、前述の実施形態と異なり、絶縁性接着層２１０が第１の金属パターン１２０と第１絶縁層１１０との間、及び第１の金属パターン１２０と電子部品１４０との間に設けられる。

すなわち、第１の絶縁層１１０の下面に第１の金属パターン１２０を結合させるための目的に絶縁性接着層２１０が設けられる。

前述の第１のビアＶ１は、絶縁性接着層２１０を貫いて電子部品１４０の下面または外部電極１４１の下面に電気的に接続されなければならない。

図６ａ〜図６ｅは各々、本発明の一実施形態による電子部品組込み基板１００の製造方法を概略的に示す順序図であって、図６ａは、キャビティ１１１に電子部品１４０を挿入する前の状態を概略的に示す断面図で、図６ｂは、キャビティ１１１に電子部品１４０を挿入した状態を概略的に示す断面図であり、図６ｃは、第２の絶縁層１５０及び第３の絶縁層１６０を形成した状態を概略的に示す断面図で、図６ｄは、第２の絶縁層１５０及び第３の絶縁層１６０にビア及び回路パターンを形成した状態を概略的に示す断面図で、図６ｅは、ソルダレジスト及びソルダバンプＳＢが形成され、実装部品１０が結合された状態を概略的に示す断面図である。

図６ａに示すように、第１の絶縁層１１０の下面に第１の金属パターン１２０が形成される。

第１の金属パターン１２０には、ガイドホール１２１及びギャップ１２２が設けられる。

また、第１の絶縁層１１０の上面には、マスクホール１３１の設けられた第２の金属パターン１３０が結合され、この場合、マスクホール１３１にレーザを照射して第１の絶縁層１１０にキャピテイ１１１を形成してもよい。

図６ｂに示すように、第１の絶縁層１１０のキャビティ１１１の内部に電子部品１４０が挿入される。

同図のように、電子部品１４０は、コンデンサなどの受動素子で、ここに限定されるのではない。

また、同図では、電子部品１４０の全てがキャビティ１１１の内部に挿入された場合を例示しているが、電子部品１４０の一部が、キャビティ１１１の外部に突出するように挿入されてもよい。

図６ｃに示すように、電子部品１４０がキャビティ１１１の内部に挿入された状態で、その下部に第２の絶縁層１５０が形成され、その上部に第３の絶縁層１６０が形成される。

図６ｄに示すように、第２の絶縁層１５０及び第３絶縁層１６０にビアＶ１、Ｖ２、Ｖ３、Ｖ１'が形成され、第１の回路パターン１７０及び第２の回路パターン１８０と電子部品１４０または第２の金属パターン１３０とが電気的に接続される。

電子部品１４０の外部電極１４１の下面は、ガイドホール１２１によって露出している状態なので、外部電極１４１と第１の回路パターン１７０との間を接続する第１のビアＶ１は、外部電極１４１の大きさが小さくなっても電子部品１４０の位置公差やビアホール加工公差にもかかわらず安定な電気的接続を具現するようになる。

図６ｅに示すように、第１の回路パターン１７０の下面に第１のソルダレジスト１９１が設けられ、第１の回路パターン１７０と接触するソルダバンプＳＢを設けて半導体チップなどの表面実装部品１０と接続されてもよい。

また、第２の回路パターン１８０の上面に第２のソルダレジスト１９２及びソルダバンプＳＢが設けられてもよい。

図７ａ〜図７ｅは各々、本発明の他の実施形態による電子部品組込み基板２００製造方法を概略的に示す順序図であって、図７ａはキャビティ１１１に電子部品１４０を挿入する前の状態を概略的に示す断面図で、図７ｂは、キャビティ１１１に電子部品１４０を挿入し、絶縁性接着層２１０を用いて電子部品１４０を固定した状態を概略的に示す断面図であり、図７ｃは、第２の絶縁層１５０及び第３の絶縁層１６０を形成した状態を概略的に示す断面図で、図７ｄは、第２の絶縁層１５０及び第３の絶縁層１６０にビア及び回路パターンを形成した状態を概略的に示す断面図で、図７ｅは、ソルダレジスト及びソルダバンプＳＢが形成され、表面実装部品１０が結合された状態を概略的に示す断面図である。

図７ａ〜図７ｅに示すように、前述の実施形態と異なり、キャビティ１１１に電子部品１４０を挿入する前に電子部品１４０の下面に絶縁性接着層２１０を塗布するか、第１の金属パターン１２０の上面に絶縁性接着層２１０を塗布した状態で電子部品１４０と第１金属パターン１２０とが結合される。

また、図５に示すように、絶縁性接着層２１０は、第１金属パターン１２０と第１絶縁層１１０との間及び第１の金属パターン１２０と電子部品１４０との間に設けられることによって、第１の絶縁層１１０の下面に第１の金属パターン１２０を結合させる機能及び電子部品１４０の下面を第１の金属パターン１２０の上面に結合させる機能をする。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１０ 表面実装部品
１１ 接続ピン
１００ 電子部品組込み基板
１１０ 第１の絶縁層
１１１ キャビティ
１２０ 第１の金属パターン
１２１ ガイドホール
１２２ ギャップ
１３０ 第２の金属パターン
１３１ マスクホール
１４０ 電子部品
１４１ 外部電極
１４２ ボディ
１５０ 第２の絶縁層
１６０ 第３の絶縁層
１７０ 第１の回路パターン
１８０ 第２の回路パターン
１９１ 第１のソルダレジスト
１９２ 第２のソルダレジスト
Ｖ１ 第１のビア
Ｖ２ 第２のビア
Ｖ３ 第３のビア
Ｖ４ 第４のビア
ＶＴ スルービア
ＳＢ ソルダバンプ
２１０ 絶縁性接着層

Claims (14)

1. 第１の絶縁層にキャビティを形成するステップと、
   前記第１の絶縁層の下面に形成され、前記キャビティの一部領域に延在し、少なくとも一つ以上のガイドホールを有する第１の金属パターンを形成するステップと、
   前記キャビティの内部に電子部品を挿入し、前記第１の金属パターンに取り付けるステップと、
   前記第１の絶縁層の下面に前記第１の金属パターンをカバーする第２の絶縁層を形成するステップと、
   前記第２の絶縁層の下面に第１の回路パターンを形成するステップと、
   前記第２の絶縁層を貫くビアホールを形成し、前記ガイドホールを通じて前記電子部品の下面の電極を露出させるステップと、
   前記ビアホールの内部に、前記ガイドホールを通じて露出する前記電子部品の下面の前記電極と前記第１の回路パターンとを電気的に接触する第１のビアを形成するステップと、
   前記第１の絶縁層の上面に、前記キャビティの形成領域を画定する第２の金属パターンを形成するステップと、
   を含み、
   前記ガイドホールの面積よりも前記電極の面積が大きい、電子部品組込み基板製造方法。
2. 前記電子部品は、前記第１の金属パターンの上面に絶縁性接着層を形成した状態で前記キャビティの内部に挿入される、請求項１に記載の電子部品組込み基板製造方法。
3. 前記電子部品は、前記電子部品の下面に絶縁性接着層を形成した状態で前記キャビティ内部に挿入される、請求項１または２に記載の電子部品組込み基板製造方法。
4. 前記第１の金属パターンを形成するステップは、
   前記第１の絶縁層の下面に絶縁性接着層を接着するステップと、
   前記絶縁性接着層の下面に金属層を形成するステップと、
   前記金属層で前記ガイドホールが設けられる領域の金属材料を除去するステップと
   を含む、請求項１から３のいずれか一項に記載の電子部品組込み基板製造方法。
5. 前記キャビティは、マスクホールの設けられた前記第２の金属パターンを前記第１の絶縁層の上面に結合した状態で、レーザを照射して形成される、請求項１から４のいずれか一項に記載の電子部品組込み基板製造方法。
6. 前記第２の金属パターンの側壁及び前記キャビティの側壁は、同一面上に位置する、請求項１から５のいずれか一項に記載の電子部品組込み基板製造方法。
7. 第１の絶縁層にキャビティを形成するステップと、
   前記第１の絶縁層の下面に形成され、前記キャビティの一部領域に延在し、少なくとも一つ以上のガイドホールを有する第１の金属パターンを形成するステップと、
   電子部品の下面と前記第１の金属パターンとの間で接着を行うために絶縁性接着層を形成するステップと、
   前記キャビティの内部に電子部品を挿入し、前記第１の金属パターンに取り付けるステップと、
   前記第１の絶縁層の下面に前記第１の金属パターンをカバーする第２の絶縁層を形成するステップと、
   前記第２の絶縁層の下面に第１の回路パターンを形成するステップと、
   前記第２の絶縁層を貫くビアホールを形成し、前記ガイドホールを通じて前記電子部品の下面の電極を露出させるステップと、
   前記ビアホールの内部に、前記ガイドホールを通じて露出する前記電子部品の下面の前記電極と前記第１の回路パターンとを電気的に接触する第１のビアを前記絶縁性接着層を貫いて形成するステップと、
   を含み、
   前記ガイドホールの面積よりも前記電極の面積が大きい、電子部品組込み基板製造方法。
8. 前記電子部品は、前記第１の金属パターンの上面に前記絶縁性接着層を形成した状態で前記キャビティの内部に挿入される、請求項７に記載の電子部品組込み基板製造方法。
9. 前記電子部品は、前記電子部品の下面に前記絶縁性接着層を形成した状態で前記キャビティ内部に挿入される、請求項７または８に記載の電子部品組込み基板製造方法。
10. 前記第１の金属パターンを形成するステップは、
    前記第１の絶縁層の下面に前記絶縁性接着層を接着するステップと、
    前記絶縁性接着層の下面に金属層を形成するステップと、
    前記金属層で前記ガイドホールが設けられる領域の金属材料を除去するステップと
    を含む、請求項７から９のいずれか一項に記載の電子部品組込み基板製造方法。
11. 前記キャビティは、マスクホールの設けられた第２の金属パターンを前記第１の絶縁層の上面に結合した状態で、レーザを照射して形成される、請求項７から１０のいずれか一項に記載の電子部品組込み基板製造方法。
12. 前記ビアホールは、前記第２の絶縁層にＣＯ_２レーザを照射して形成される、請求項１から１１のいずれか１項に記載の電子部品組込み基板製造方法。
13. 前記第１の絶縁層の上面に前記第２の金属パターンの上面及び前記電子部品の上面をカバーする第３の絶縁層を形成するステップをさらに含む、請求項５または１１に記載の電子部品組込み基板製造方法。
14. 前記電子部品は、少なくとも２つ以上の外部電極を備え、前記第１の金属パターンは、前記外部電極の各々に対応して複数形成され、
    前記第１の金属パターンは、ギャップによって互いに離間している、請求項１から１３のいずれか一項に記載の電子部品組込み基板製造方法。

Images