Nothing Special   »   [go: up one dir, main page]

JP2013038374A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP2013038374A
JP2013038374A JP2011220865A JP2011220865A JP2013038374A JP 2013038374 A JP2013038374 A JP 2013038374A JP 2011220865 A JP2011220865 A JP 2011220865A JP 2011220865 A JP2011220865 A JP 2011220865A JP 2013038374 A JP2013038374 A JP 2013038374A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
capacitor
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011220865A
Other languages
English (en)
Inventor
Yukinobu Mikado
幸信 三門
Shunsuke Sakai
俊輔 酒井
Mitsuhiro Tomikawa
満広 冨川
Toshiki Furuya
俊樹 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2011220865A priority Critical patent/JP2013038374A/ja
Priority to KR20157002747A priority patent/KR20150024944A/ko
Priority to CN201280034652.6A priority patent/CN103703874A/zh
Priority to KR1020137030068A priority patent/KR101539166B1/ko
Priority to PCT/JP2012/063956 priority patent/WO2013008552A1/ja
Priority to TW101121196A priority patent/TWI436701B/zh
Publication of JP2013038374A publication Critical patent/JP2013038374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線板における電気的接続の信頼性を高める。
【解決手段】第1面F1と、第1面F1とは反対側の第2面F2と、第1面F1から第2面F2まで貫通するキャビティR10(開口部)と、スルーホール300aと、を有する基板100(コア基板)と、キャビティR10に配置されるコンデンサ200と、を有する配線板10において、スルーホール300aは導体(スルーホール導体300b)で充填されてなり、スルーホール導体300bは第1面F1から第2面F2に向かって細くなっている第1導体部と第2面F2から第1面F1に向かって細くなっている第2導体部とで形成されていて、第1導体部と第2導体部とは基板100内でつながっている。
【選択図】図1

Description

本発明は、コンデンサを内蔵する配線板、及びその製造方法に関する。
特許文献1には、キャビティが形成された樹脂基板(コア基板)と、キャビティ内に配置され、樹脂基板の側方に位置するコンデンサと、を有する配線板が開示されている。
特開2007−266197号公報
近年、配線板の薄型化が要求されている。特許文献1に記載の配線板では、コンデンサを内蔵することにより、コンデンサ(特にセラミック材料)の熱膨張係数とコア基板(樹脂基板)の熱膨張係数との間の差異に起因して反り易くなると考えられる。そして、配線板が反った場合には、コンデンサの電極とビア導体との接続信頼性が低下し易くなり、あるいはコンデンサの電極表面で絶縁材料のデラミネーションが生じ易くなる。
本発明は、こうした実情に鑑みてなされたものであり、配線板における電気的接続の信頼性を高めることを目的とする。
本発明に係る配線板は、第1面と、該第1面とは反対側の第2面と、該第1面から該第2面まで貫通する開口部と、スルーホールと、を有するコア基板と、前記開口部に配置されるコンデンサと、を有する配線板であって、前記スルーホールは、導体で充填されており、該導体は前記第1面から前記第2面に向かって細くなっている第1導体部と前記第2面から前記第1面に向かって細くなっている第2導体部とで形成されていて、前記第1導体部と前記第2導体部とは前記コア基板内でつながっている。
本発明に係る配線板の製造方法は、第1面と、該第1面とは反対側の第2面と、を有する基板を準備することと、前記基板を貫通する開口部を形成することと、前記開口部にコンデンサを配置することと、前記基板に、前記第1面から前記第2面に向かって細くなる部分と前記第2面から前記第1面に向かって細くなる部分とを有するスルーホールを形成することと、前記スルーホール内に導体を充填することと、を含む。
本発明によれば、配線板における電気的接続の信頼性を高めることができる。
本発明の実施形態に係る配線板の断面図である。 図1中のコア基板に形成されるスルーホール導体の拡大図である。 図2Aに示すスルーホール導体の平面図である。 本発明の実施形態に係る配線板に内蔵されるコンデンサの断面図である。 本発明の実施形態に係る配線板において、キャビティに収容されたコンデンサの配置及び形態を示す平面図である。 コア基板の第1面側に形成される第1ビルドアップ部に含まれるビア導体の拡大図である。 コア基板の第2面側に形成される第2ビルドアップ部に含まれるビア導体の拡大図である。 厚み方向における中央部が両端部よりも外側に膨らんでいる側面電極を有するコンデンサを示す図である。 本発明の実施形態に係る配線板の製造方法を示すフローチャートである。 図7に示す製造方法において、基板(コア基板)を準備する工程を説明するための図である。 基板にスルーホール導体及び導体層を形成する第1の工程を説明するための図である。 図9の工程の後の第2の工程を説明するための図である。 図10の工程の後の第3の工程を説明するための図である。 図9〜図11に示す工程により形成された導体層の形状の第1の例を示す図である。 図9〜図11に示す工程により形成された導体層の形状の第2の例を示す図である。 図7に示す製造方法において、キャビティを形成する工程を説明するための図である。 図7に示す製造方法において、キャビティ形成後の基板を示す図である。 図7に示す製造方法において、キャビティが形成された基板をキャリアに取り付ける工程を説明するための図である。 図7に示す製造方法において、キャビティ内にコンデンサを配置する工程を説明するための図である。 図7に示す製造方法において、キャビティ内にコンデンサが配置された状態を示す図である。 図7に示す製造方法において、絶縁基板上及びコンデンサ上に、第1の層間絶縁層及び第1の銅箔を形成する工程を説明するための図である。 図7に示す製造方法において、プレス工程を説明するための図である。 図19Aのプレス後の状態を示す図である。 図7に示す製造方法において、キャリア除去後、絶縁基板上及びコンデンサ上に、第2の層間絶縁層及び第2の銅箔を形成する工程を説明するための図である。 図7に示す製造方法において、第1、第2の層間絶縁層上に導体層を形成し、各導体層の導体パターンとコンデンサの電極とを互いに電気的に接続する第1の工程を説明するための図である。 図21の工程の後の第2の工程を説明するための図である。 図22Aの工程の後の第3の工程を説明するための図である。 図22Bの工程の後の第4の工程を説明するための図である。 図22Cの工程の後の第5の工程を説明するための図である。 本発明の実施形態に係る配線板の表面に電子部品が実装された状態を示す図である。 本発明の他の実施形態において、スルーホール導体の第1の別例を示す図である。 図25に示すスルーホール導体の製造方法の一例について、第1工程を説明するための図である。 図26Aの工程の後の第2の工程を説明するための図である。 図26Bの工程の後の第3の工程を説明するための図である。 図26Cの工程の後の第4の工程を説明するための図である。 図27Aの工程の後の第5の工程を説明するための図である。 本発明の他の実施形態において、スルーホール導体の第2の別例を示す図である。 図28に示すスルーホール導体の製造方法の一例について、第1工程を説明するための図である。 図29Aの工程の後の第2の工程を説明するための図である。 図29Bの工程の後の第3の工程を説明するための図である。 図29Cの工程の後の第4の工程を説明するための図である。 図30Aの工程の後の第5の工程を説明するための図である。 本発明の他の実施形態において、スルーホール導体の第3の別例を示す図である。 本発明の実施形態に係る配線板において、キャビティの他の形状を示す図である。 フィルド導体の平面形状の別例としての正四角形を示す図である。 フィルド導体の平面形状の別例としての十字形を示す図である。 フィルド導体の平面形状の別例としての正多角星形を示す図である。 本発明の他の実施形態において、片面配線板を示す図である。 本発明の他の実施形態において、より多層な構造を有する配線板を示す図である。 本発明の他の実施形態において、金属板を内蔵するコア基板を有する配線板を示す図である。 図36に示す配線板に用いられる金属板の第1の形態を示す図である。 図36に示す配線板に用いられる金属板の第2の形態を示す図である。 図36に示す配線板において、配線板に内蔵される金属板とコア基板上の導体層との第1の形態を示す図である。 図36に示す配線板において、配線板に内蔵される金属板とコア基板上の導体層との第2の形態を示す図である。 図36に示す配線板において、配線板に内蔵される金属板とコア基板上の導体層との第3の形態を示す図である。 図36に示す配線板において、配線板に内蔵される金属板とコア基板上の導体層との第4の形態を示す図である。 図36に示す配線板に用いられるコア基板を製造する第1工程を説明するための図である。 図40Aの工程の後の第2の工程を説明するための図である。 図36に示す配線板において、コア基板に形成された開口部に配置されるコンデンサとコア基板との境界部周辺を示す図である。 電子部品内蔵配線板の好ましい一例を示す断面図である。 図42Aに示すスルーホール導体の平面図である。
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向に相当する配線板の積層方向(又は配線板の厚み方向)を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(又は各層の側方)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。
相反する法線方向を向いた2つの主面を、第1面又は第3面(Z1側の面)、第2面又は第4面(Z2側の面)という。積層方向において、コアに近い側を下層(又は内層側)、コアから遠い側を上層(又は外層側)という。直上は、Z方向(Z1側又はZ2側)を意味する。平面形状は、特に指定がなければ、X−Y平面の形状を意味する。
導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線(グランドも含む)、パッド、又はランド等を含む場合もあれば、電気回路を構成しない平面状の導体パターン等を含む場合もある。
開口部には、孔や溝のほか、切欠や切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホール及びスルーホールが含まれる。以下、ビアホール内(壁面又は底面)に形成される導体をビア導体といい、スルーホール内(壁面)に形成される導体をスルーホール導体という。
めっきには、電解めっき等の湿式めっきのほか、PVD(Physical Vapor Deposition)やCVD(Chemical Vapor Deposition)等の乾式めっきも含まれる。
「準備すること」には、材料や部品を購入して自ら製造することのほかに、完成品を購入して使用することなども含まれる。
コンデンサが開口部に配置されることには、コンデンサの全体が開口部に完全に収容されることのほか、コンデンサの一部のみが開口部に配置されることも含まれる。
孔又は柱体(突起)の「幅」は、特に指定がなければ、円の場合には直径を意味し、円以外の場合には2√(断面積/π)を意味する。
均一でない寸法(凹凸がある部分の厚み又はテーパした部分の幅など)が所定の範囲に含まれるか否かは、原則として、その寸法の平均値(異常値を除いた有効値のみの平均)がその範囲に含まれるか否かによって判断する。ただし、最大値など、平均値以外の値を用いることを明記している場合は、この限りでない。
以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。
本実施形態に係る配線板10は、図1に示すように、基板100(絶縁基板)と、第1ビルドアップ部B1と、第2ビルドアップ部B2と、コンデンサ200と、ソルダーレジスト11、12と、を有する。本実施形態の配線板10は、矩形板状のリジッド配線板である。ただし、配線板10は、フレキシブル配線板であってもよい。以下、基板100の表裏面(2つの主面)の一方を第1面F1、他方を第2面F2という。また、コンデンサ200の表裏面(2つの主面)のうち、第1面F1と同じ方向を向く面を第3面F3といい、他方を第4面F4という。
第1ビルドアップ部B1は、基板100の第1面F1側に形成され、第2ビルドアップ部B2は、基板100の第2面F2側に形成される。第1ビルドアップ部B1は、絶縁層101(層間絶縁層)と、導体層110と、から構成され、第2ビルドアップ部B2は、絶縁層102(層間絶縁層)と、導体層120と、から構成される。コンデンサ200は、配線板10に内蔵される。第1ビルドアップ部B1、第2ビルドアップ部B2上にはそれぞれ、ソルダーレジスト11、12が形成される。
基板100は、絶縁性を有し、配線板10のコア基板となる。基板100の第1面F1上には導体層301が形成され、基板100の第2面F2上には導体層302が形成される。基板100にはキャビティR10が形成される。キャビティR10は、コンデンサ200が収容される開口部に相当する。本実施形態では、キャビティR10が、基板100を貫通する孔からなる。
コンデンサ200は、キャビティR10に配置されることにより、基板100の側方(X方向又はY方向)に位置する。本実施形態では、コンデンサ200の略全体がキャビティR10に完全に収容される。しかしこれに限られず、コンデンサ200の一部のみがキャビティR10に配置されてもよい。本実施形態では、キャビティR10におけるコンデンサ200と基板100との隙間R1に、絶縁体101aが充填される。本実施形態では、絶縁体101aが、上層の絶縁層101(詳しくは樹脂絶縁層)を構成する絶縁材料(詳しくは樹脂)からなる(図19A参照)。絶縁体101aは、基板100及びコンデンサ200のいずれよりも大きな熱膨張係数を有する。絶縁体101aは、コンデンサ200の周りを完全に覆う。これにより、コンデンサ200が、絶縁体101a(樹脂)で保護されるとともに、所定の位置に固定される。
絶縁層101(第1絶縁層)は、基板100の第1面F1上及びコンデンサ200の第3面F3上に形成され、絶縁層102(第2絶縁層)は、基板100の第2面F2上及びコンデンサ200の第4面F4上に形成される。そして、キャビティR10(孔)の一方(第1面F1側)の開口は絶縁層101によって塞がれ、キャビティR10(孔)の他方(第2面F2側)の開口は絶縁層102によって塞がれる。本実施形態では、導体層110及び120が、最外層となる。ただしこれに限られず、より多くの層間絶縁層及び導体層を積層してもよい(後述の図35参照)。
導体層110は、第1面F1側の最外の導体層となり、導体層120は、第2面F2側の最外の導体層となる。導体層110、120上にはそれぞれ、ソルダーレジスト11、12が形成される。ただし、ソルダーレジスト11、12にはそれぞれ、開口部11a、12aが形成されている。このため、導体層110の所定の部位(開口部11aに位置する部位)は、ソルダーレジスト11に覆われず露出しており、パッドP1となる。また、導体層120の所定の部位(開口部12aに位置する部位)は、パッドP2となる。パッドP1は、例えば他の配線板と電気的に接続するための外部接続端子となり、パッドP2は、例えば電子部品を実装するための外部接続端子となる(後述の図24参照)。ただしこれに限られず、パッドP1、P2の用途は任意である。
本実施形態では、パッドP1、P2が、その表面に、例えばNi/Au膜からなる耐食層を有する。耐食層は、電解めっき又はスパッタリング等により形成することができる。また、OSP(Organic Solderability Preservative)処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。なお、耐食層は必須の構成ではなく、必要がなければ割愛してもよい。
基板100(コア基板)にはスルーホール300aが形成され、スルーホール300a内に導体(例えば銅めっき)が充填されることにより、スルーホール導体300bが形成される。本実施形態では、スルーホール導体300bの形状が、砂時計状(鼓状)である。
本実施形態のスルーホール導体300bは、図2Aに示すように、基板100(コア基板)中の基準面F0から第1面F1に向かって幅が広くなる第1導体部R11と、基準面F0から第2面F2に向かって幅が広くなる第2導体部R12と、を有する。図2Bに示すように、第1導体部R11及び第2導体部R12の平面形状は、例えば円である。すなわち、本実施形態における第1導体部R11及び第2導体部R12の形状はそれぞれ、基準面F0に向かって幅が狭くなる(細くなる)ようにテーパしたテーパ円柱(円錐台)である。スルーホール導体300bは、第1導体部R11と第2導体部R12とが、基準面F0で直接接続されてなる。スルーホール導体300bは、最小幅となる括れ部300cを有し、括れ部300cは基準面F0に位置する。本実施形態では、基準面F0が、X−Y平面に相当する。図2Bに示すように、括れ部300cの平面形状は、例えば円である。
本実施形態では、第1面F1から基準面F0までの寸法T11と、第2面F2から基準面F0までの寸法T12とが、互いに略同一である。また、第1導体部R11は、第1面F1から括れ部300c(基準面F0)に近づくにつれて徐々に細くなり、第2導体部R12は、第2面F2から括れ部300c(基準面F0)に近づくにつれて徐々に細くなる。ここで、第1導体部R11のテーパ角度θ1と第2導体部R12のテーパ角度θ2とは、互いに略同一である。スルーホール導体300bは、基準面F0について対称的な形状を有する。なお、テーパ角度は、幅が狭くなる割合又は幅が広くなる割合に相当する。
本実施形態では、スルーホール300aの壁面が平面である。これにより、第1導体部R11のテーパ角度及び第2導体部R12のテーパ角度がそれぞれ、略一定になる。しかしこれに限られず、スルーホール300aの壁面は曲面であってもよい(図25及び図28参照)。導体層301、302にはそれぞれ、スルーホール導体300bのランドが含まれる。
ここで、スルーホール導体300bの各寸法の好ましい値の一例を示す。第1面F1側端面の幅D31は80μmであり、括れ部300cの幅D32は50μmであり、第2面F2側端面の幅D33は80μmである。
絶縁層101には孔311a及び312a(それぞれビアホール)が形成され、絶縁層102には孔321a及び322a(それぞれビアホール)が形成されている。孔311a、312a、321a、322a内にそれぞれ導体(例えば銅のめっき)が充填されることにより、各孔内の導体がそれぞれ、ビア導体311b、312b、321b、322b(それぞれフィルド導体)となる。本実施形態では、孔311aが第1ビアホールに相当し、孔321aが第2ビアホールに相当する。
孔311a及び321aの各々は、コンデンサ200の電極210及び220に達し、ビア導体311b及び321bはそれぞれ、基板100の第1面F1側又は第2面F2側から、コンデンサ200の電極210、220に電気的に接続される。孔311a(第1ビアホール)に充填された導体(ビア導体311b)及び孔321a(第2ビアホール)に充填された導体(ビア導体321b)はそれぞれ、コンデンサ200に向かって幅が狭くなり、コンデンサ200の電極に電気的に接続される。このように、本実施形態では、コンデンサ200が両面からビア導体311b及び321bに接続されている。以下、この構造を、両面ビア構造という。本実施形態では、両面ビア構造により、配線板10の構造が上下対称に近づき、配線板10の反りが抑制されると考えられる。
上記両面ビア構造により、コンデンサ200の電極210、220と絶縁層101上の導体層110とは、ビア導体311bを介して、互いに電気的に接続され、また、コンデンサ200の電極210、220と絶縁層102上の導体層120とは、ビア導体321bを介して、互いに電気的に接続される。本実施形態では、コンデンサ200、ビア導体311b、及びビア導体321bが、電源ラインを構成する。
また、基板100の第1面F1上の導体層301と絶縁層101上の導体層110とは、ビア導体312bを介して、互いに電気的に接続され、また、基板100の第2面F2上の導体層302と絶縁層102上の導体層120とは、ビア導体322bを介して、互いに電気的に接続される。また、基板100の第1面F1上の導体層301と基板100の第2面F2上の導体層302とは、スルーホール導体300bを介して、互いに電気的に接続されている。ビア導体312b、322b及びスルーホール導体300bは、いずれもフィルド導体であり、これらがZ方向にスタックされることで、フィルドスタックSが形成される。本実施形態では、フィルドスタックSが信号ラインを構成する。
コンデンサ200は、例えば図3に示すように、チップ型のMLCC(積層セラミック・コンデンサ)であり、コンデンサ本体201と、U字状の電極210及び220と、を有する。コンデンサ本体201は、複数の誘電層231〜239と複数の導体層211〜214及び221〜224とが交互に積層されて構成される。誘電層231〜239はそれぞれ、例えばセラミックからなる。電極210及び220は、コンデンサ本体201の両端部にそれぞれ形成されている。コンデンサ本体201は、下面(第4面F4側の面)から、側面、そして上面(第3面F3側の面)にかけて、電極210及び220で覆われる。以下、電極210のうち、コンデンサ本体201の上面を覆う部分を上部210aといい、コンデンサ本体201の側面を覆う部分を側部210bといい、コンデンサ本体201の下面を覆う部分を下部210cという。また、電極220のうち、コンデンサ本体201の上面を覆う部分を上部220aといい、コンデンサ本体201の側面を覆う部分を側部220bといい、コンデンサ本体201の下面を覆う部分を下部220cという。本実施形態では、側部210b及び220bがそれぞれ、側面電極に相当する。上部210a及び220aはそれぞれ、ビア導体311bに電気的に接続され、下部210c及び220cはそれぞれ、ビア導体321bに電気的に接続される。本実施形態では、コンデンサ200の電極210、220の表面が粗化されていない。
電極210と電極220との間に位置するコンデンサ本体201の中央部は、図3に示されるように、電極210、220に覆われず、誘電層231、239(セラミック)が露出するため、比較的強度が弱くなる。しかし、コンデンサ200が配線板10に実装(内蔵)された状態においては、コンデンサ本体201の中央部は絶縁層101、102又は絶縁体101aで覆われるため、それらの絶縁材料(樹脂等)により、コンデンサ本体201が保護されると考えられる。
図4に、コンデンサ200が基板100(コア基板)のキャビティR10に収容された状態を示す。
キャビティR10は、基板100を貫通する。キャビティR10の両端(第1面F1側及び第2面F2側)の開口形状はそれぞれ、略長方形になっている。コンデンサ200の形状は、例えば矩形板状であり、コンデンサ200の主面の形状は、例えば略長方形である。本実施形態では、コンデンサ200がキャビティR10に対応した平面形状(例えば略同じ大きさの相似形)を有する。
ここで、図1〜図3中に示す各寸法の好ましい値の一例を示す。
配線板10の厚さT1(図1)、すなわちソルダーレジスト11からソルダーレジスト12までの厚さは、290μmである。基板100(コア基板)の厚さT20(図2A)は、106μmである。コンデンサ200の厚さT3(図3)、詳しくは電極210、220まで含めた厚さは、150μmである。導体層301、302の厚さT4(図2A)はそれぞれ、20μmである。絶縁層101、102の厚さT5(図1)はそれぞれ、39μmである。導体層110、120の厚さT6(図1)はそれぞれ、18μmである。ソルダーレジスト11、12の厚さT7(図1)はそれぞれ、15μmである。
配線板10の厚さT1と、基板100(コア基板)及びその両面の導体層301、302の厚さの合計T2(=T20+T4×2)と、コンデンサ200の厚さT3とについては、T3/T2が0.6〜1.7の範囲にあり、且つ、T3/T1が0.2〜0.7の範囲にあることが好ましい。こうした寸法であれば、反りを抑制し易くなると推測される。
次に、図4中に示す各寸法の好ましい値の一例を示す。
キャビティR10の長手方向の幅D1は、1080μmであり、キャビティR10の短手方向の幅D2は、580μmである。コンデンサ200の長手方向の幅D11は、1000μmであり、コンデンサ200の短手方向の幅D12は、500μmである。コンデンサ200とキャビティR10との隙間の長手方向の幅D3は、40μm(クリアランスは2倍の80μm)であり、コンデンサ200とキャビティR10との隙間の短手方向の幅D4は、40μm(クリアランスは2倍の80μm)である。電極210の上部210aもしくは下部210c、又は、電極220の上部220aもしくは下部220cの幅D13は、230μmである。
ビア導体311bとビア導体321bとは、例えばコンデンサ200を挟んで、互いに対向するように配置される。ビア導体311b又は321bのピッチD5は、770μmである。
コンデンサ200の表裏面(第3面F3及び第4面F4)の少なくとも一方は、面積占有率40%〜90%で電極210、220を有していることが好ましい。すなわち、電極210の第3面F3において上部210a及び220aが占める割合(以下、第1の面積占有率という)は、40%〜90%の範囲にあることが好ましい。また、電極220の第4面F4において下部210c及び220cが占める割合(以下、第2の面積占有率という)は、40%〜90%の範囲にあることが好ましい。第1又は第2の面積占有率が40%以上であると、電極210、220とビア導体311b、321bとの電気的接続(ビア接続)のアライメントが容易になる。また、第1又は第2の面積占有率が90%以下であると、電極210、220の表面でのデラミネーションが生じにくくなるため、デラミネーションを抑制するための処理、例えば電極210、220表面の粗化処理等を割愛し易くなる。なお、本実施形態では、第1及び第2の面積占有率(%)がそれぞれ、100×(幅D12×幅D13+幅D12×幅D13)/(幅D11×幅D12)に相当する。
本実施形態では、例えば図4に示すように、複数のスルーホール導体300b(及びフィルドスタックS)が、コンデンサ200の周辺に配置される。ただしこれに限られず、スルーホール導体300bの配置及び数は任意である。スルーホール導体300bの数は1つであっても複数であってもよい。
基板100は、例えばガラスクロス(心材)にエポキシ樹脂を含浸させたもの(以下、ガラエポという)からなる。心材は、主材料(本実施形態ではエポキシ樹脂)よりも熱膨張率の小さい材料である。心材としては、例えばガラス繊維(例えばガラス布又はガラス不織布)、アラミド繊維(例えばアラミド不織布)、又はシリカフィラー等の無機材料が好ましいと考えられる。ただし、基板100の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、又はアリル化フェニレンエーテル樹脂(A−PPE樹脂)等を用いてもよい。基板100は、異種材料からなる複数の層から構成されていてもよい。
本実施形態では、絶縁層101、102の各々が、心材を樹脂に含浸してなる。絶縁層101、102は、例えばガラエポからなる。ただしこれに限定されず、例えば絶縁層101、102は心材を含まない樹脂からなってもよい。また、絶縁層101、102の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、又はアリル化フェニレンエーテル樹脂(A−PPE樹脂)等を用いてもよい。各絶縁層は、異種材料からなる複数の層から構成されていてもよい。
導体層110は、銅箔111(下層)と、銅めっき112(上層)と、から構成され、導体層120は、銅箔121(下層)と、銅めっき122(上層)と、から構成される。導体層110、120は、例えば電気回路(例えばコンデンサ200を含む電気回路)を構成する配線、ランド、及び配線板10の強度を高めるためのベタパターンなどを有する。
導体層301に電気的に接続されるビア導体312bの各々は、図1に示すように、基準面F0に向かって幅が狭くなっている。また、コンデンサ200の電極210、220(詳しくは、上部210a、220a)に電気的に接続されるビア導体311bの各々は、図1に示すように、基準面F0に向かって幅が狭くなっている。本実施形態では、図5Aに示すように、ビア導体311b及び312bの形状がそれぞれ、例えば導体層301又はコンデンサ200の電極210、220から上層に向かって幅が広くなるようにテーパしたテーパ円柱(円錐台)である。ビア導体311b、312bの各々は、例えば銅めっきからなる。
一方、導体層302に電気的に接続されるビア導体322bの各々は、図1に示すように、基準面F0に向かって幅が狭くなっている。また、コンデンサ200の電極210、220(詳しくは、下部210c、220c)に電気的に接続されるビア導体321bの各々は、図1に示すように、基準面F0に向かって幅が狭くなっている。本実施形態では、図5Bに示すように、ビア導体321b及び322bの形状がそれぞれ、例えば導体層302の導体パターン又はコンデンサ200の電極210、220から上層に向かって幅が広くなるようにテーパしたテーパ円柱(円錐台)である。ビア導体321b、322bの各々は、例えば銅めっきからなる。
基板100の熱膨張係数(X、Y方向)は、例えば3ppm〜11ppmの範囲にあり、コンデンサ200の熱膨張係数は、例えば10ppm〜15ppmの範囲にある。ただし、基板100の厚さT20(図2A)が0.06mm〜1.0mmの範囲にある場合には、基板100(コア基板)の熱膨張係数が、コンデンサ200の熱膨張係数と同様もしくはこれよりも小さいことが好ましい。これにより、基板100(コア基板)が薄い場合でも、反りを抑制し易くなる。
各導体層及び各ビア導体の材料は、導体であれば任意であり、金属でも非金属でもよい。各導体層及び各ビア導体は、異種材料からなる複数の層から構成されていてもよい。
本実施形態の基板100には、基板100(コア基板)中の基準面F0から第1面F1に向かって幅が広くなる第1導体部R11と、基準面F0から第2面F2に向かって幅が広くなる第2導体部R12と、を有するスルーホール導体300b(図2A参照)が形成されている。このため、例えば図6に示すように、電極210の側部210b(側面電極)においてコンデンサ200の厚み方向(Z方向)における中央部が両端部よりも外側に膨らんでいる場合、スルーホール導体300bとコンデンサ200(詳しくは、側部210bの表面)との距離D0が、コンデンサ200の厚み方向において略均一になり易くなる。これにより、スルーホール導体300bとコンデンサ200との間での熱応力による収縮量がコンデンサ200の厚み方向において略均一になるため、配線板10に歪みが生じにくくなる。その結果、配線板10の反りが抑制される。そして、配線板10の反りが抑制されることにより、コンデンサ200の電極210、220表面でのデラミネーション、各電気的接続部位における亀裂、又はコンデンサ200のクラック等が生じにくくなる。その結果、配線板10における電気的接続の信頼性が向上する。また、距離D0が均一になることで、スルーホール導体300bとコンデンサ200との間における絶縁信頼性を確保し易くなる。その結果、スルーホール導体300bとコンデンサ200とを互いに近づけることが可能になり、コンデンサ200の近傍にスルーホール導体300bを配置し易くなる。スルーホール導体300bとコンデンサ200との距離D0は150μm〜500μmの範囲にあることが好ましい。距離D0がこうした範囲にあれば、スルーホール導体300bとコンデンサ200との間における絶縁信頼性を確保しつつ、配線板10の小型化を図り易くなる。特に好ましい一例では、距離D0は200μmである。
なお、図6の例では、側面電極(側部210b)の中央部が、その両端部よりも寸法D20だけ外側に膨らんでいる。
本実施形態では、絶縁層101(第1絶縁層)に形成される全てのビア導体(ビア導体311b及び312b)が基準面F0に向かって幅が狭くなり、且つ、絶縁層102(第2絶縁層)に形成される全てのビア導体(ビア導体321b及び322b)が基準面F0に向かって幅が狭くなる。これにより、応力等が、基板100(コア基板)中の基準面F0に集中し易くなり、X−Y平面における応力分布の均一化が図られると考えられる。またその結果、配線板10の反りが抑制され、配線板10における電気的接続の信頼性が向上すると考えられる。
配線板10のビア導体は、基準面F0について対称的な構造を有する。詳しくは、基準面F0の第1面F1側に位置するビア導体(ビア導体311b及び312b)と、基準面F0の第2面F2側に位置するビア導体(ビア導体321b及び322b)とは、互いに対称的な配置及び形状を有する(図1参照)。これにより、基準面F0の両側で応力が相殺され易くなると考えられる。またその結果、配線板10の反りが抑制され、配線板10における電気的接続の信頼性が向上すると考えられる。
配線板10の基準面F0を挟む上下(Z1側及びZ2側)間で熱膨張・熱収縮のアンバランスがある場合、配線板10に反りが生じ易くなると考えられる。しかし、本実施形態では、剛性の高いコンデンサ200(例えばMLCC)及びスルーホール導体300bが、基準面F0付近に位置するため、このような場合でも配線板10に反りが生じにくい。すなわち、コンデンサ200が存在する領域では、コンデンサ200の剛性が高いことから、反りが抑制される。また、コンデンサ200が存在しない領域でも、高い剛性を有し基準面F0から離れるに従って幅が広くなるスルーホール導体300bにより、熱応力が、基準面F0から外側へ、ひいては基板100全体に伝播されにくくなる。その結果、配線板10の反りは抑制される。
以下、図7等を参照して、配線板10の製造方法について説明する。図7は、本実施形態に係る配線板10の製造方法の概略的な内容及び手順を示すフローチャートである。
ステップS11では、図8に示すように、出発材料として両面銅張積層板1000を準備する。両面銅張積層板1000は、基板100(コア基板)と、基板100の第1面F1上に形成された銅箔1001と、基板100の第2面F2上に形成された銅箔1002と、から構成される。本実施形態では、この段階において、基板100が、完全に硬化した状態のガラエポからなる。
続けて、図7のステップS12で、スルーホール導体300b及び導体層301、302を形成する。
詳しくは、図9に示すように、例えばCOレーザを用いて、第1面F1側からレーザを両面銅張積層板1000に照射することにより孔1003を形成し、第2面F2側からレーザを両面銅張積層板1000に照射することにより孔1004を形成する。孔1003の形状は第1導体部R11(図2A及び図2B参照)に対応し、孔1004の形状は第2導体部R12(図2A及び図2B参照)に対応する。孔1003と孔1004とは、X−Y平面において略同じ位置に形成され、最終的にはつながって、両面銅張積層板1000を貫通するスルーホール300aとなる。スルーホール300aの形状は、スルーホール導体300b(図2A及び図2B参照)に対応し、砂時計状(鼓状)である。孔1003と孔1004との境界は括れ部300c(図2A及び図2B参照)に相当する。第1面F1に対するレーザ照射と第2面F2に対するレーザ照射とは、同時に行っても、片面ずつ行ってもよい。スルーホール300aを形成した後には、スルーホール300aについてデスミアを行うことが好ましい。デスミアにより、不要な導通(ショート)が抑制される。また、レーザ光の吸収効率を高めるため、レーザ照射に先立って銅箔1001、1002の表面を黒化処理してもよい。なお、スルーホール300aの形成は、ドリル又はエッチングなど、レーザ以外の方法で行ってもよい。ただし、レーザ加工であれば、微細な加工をし易い。特に、基板100の熱膨張係数が小さい場合には、ドリル加工が困難になるため、レーザ加工が有効である。
続けて、例えばパネルめっき法により、図10に示すように、銅箔1001、1002上及びスルーホール300a内に、例えば銅のめっき1005を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき1005を形成する。これにより、スルーホール300aにめっき1005が充填され、スルーホール導体300bが形成される。
続けて、例えばエッチングレジスト及びエッチング液を用いて、基板100の第1面F1及び第2面F2に形成された各導体層のパターニングを行う。具体的には、導体層301、302に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分(エッチングレジストの開口部で露出する部位)を、エッチングで除去する。これにより、図11に示すように、基板100の第1面F1、第2面F2上にそれぞれ、導体層301、302が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
本実施形態では、図12Aに示すように、基板100上、キャビティR10に対応した領域R100には、導体層301が形成されない。導体層301がこうした導体パターンを有すると、キャビティR10の位置及び形状が明確になるため、後の工程(図7のステップS13)において、キャビティR10を形成するためのレーザ照射のアライメントが容易になる。
ただし、導体層301の導体パターンは、図12Aに示すパターンに限られない。例えば図12Bに示すように、基板100上の、後の工程(図7のステップS13)においてレーザを照射する部分(以下、レーザ照射路という)のみ、導体層301が形成されていなくてもよい。この場合、レーザ照射路の内側には、導体層301が存在する。こうした導体層301であっても、キャビティR10を形成するためのレーザ照射のアライメントが容易になる。
また、本実施形態では、図12Aに示すように、導体層301がアライメントマーク301aを有する。アライメントマーク301aは、例えば後の工程(図7のステップS14)において光学的に認識できるパターンであり、例えばエッチング等により、部分的に導体を除去することによって形成することができる。本実施形態では、アライメントマーク301aが、領域R100の周囲(例えば4隅)に配置される。ただしこれに限られず、アライメントマーク301aの配置及び形状は任意である。
続けて、図7のステップS13で、基板100(コア基板)にキャビティR10を形成する。本実施形態では、図13に示すように、基板100にレーザを照射することにより、キャビティR10を形成する。具体的には、例えば図12Aに示すように、四角形を描くようにレーザを照射することにより、基板100における、キャビティR10に対応した領域R100を、その周りの部分から切り取る。レーザの照射角度は、例えば基板100の第1面F1に対して略垂直の角度とする。これにより、図14に示すように、キャビティR10が形成される。本実施形態では、キャビティR10をレーザにより形成するため、キャビティR10が容易に得られる。キャビティR10は、コンデンサ200の収容スペースとなる。
続けて、図7のステップS14で、コンデンサ200を、基板100のキャビティR10に配置する。
具体的には、図15に示すように、例えばPET(ポリ・エチレン・テレフタレート)からなるキャリア1006を、基板100の片側(例えば第2面F2)に設ける。これにより、キャビティR10(孔)の一方の開口がキャリア1006で塞がれる。本実施形態では、キャリア1006が、粘着シート(例えばテープ)からなり、基板100側に粘着性を有する。キャリア1006は、例えばラミネートにより、基板100と接着される。
続けて、図16に示すように、キャビティR10(孔)の塞がれた開口とは反対側(Z1側)から、キャビティR10にコンデンサ200を入れる。コンデンサ200は、例えば部品実装機によりキャビティR10に入れ込まれる。例えばコンデンサ200は、真空チャック等により保持され、キャビティR10の上方(Z1側)に運ばれた後、そこから鉛直方向に沿って下降し、キャビティR10に入れられる。これにより、図17に示すように、キャリア1006(粘着シート)上に、コンデンサ200が配置される。なお、コンデンサ200の位置決めをする際には、アライメントマーク301a(図12A、図12B参照)を用いることが好ましい。そうすることで、コンデンサ200とキャビティR10との位置合わせの精度を高めることが可能になると考えられる。
本実施形態では、コンデンサ200の電極210、220及び導体層301、302の表面を粗化しない。しかし、必要に応じて、エッチング等により粗化してもよい。
続けて、図7のステップS15で、図18に示すように、半硬化の状態で、キャビティR10(孔)の塞がれた開口とは反対側(Z1側)の、基板100の第1面F1上及びコンデンサ200の第3面F3上に、絶縁層101(第1の層間絶縁層)を配置する。さらに、絶縁層101上に、銅箔111(第1の銅箔)を配置する。絶縁層101は、例えばガラエポのプリプレグからなる。続けて、図19Aに示すように、絶縁層101を半硬化の状態でプレスすることにより、絶縁層101から樹脂を流出させてキャビティR10へ流し込む。これにより、図19Bに示すように、キャビティR10における基板100とコンデンサ200との隙間R1に絶縁体101a(絶縁層101を構成する樹脂)が充填される。この際、基板100とコンデンサ200との隙間が狭ければ、コンデンサ200の固定が弱くても、樹脂がキャビティR10へ流れ込む勢いで、コンデンサ200の位置ずれや、好ましくない傾きは生じにくい。なお、絶縁体101aは、基板100及びコンデンサ200のいずれよりも大きな熱膨張係数を有する。
キャビティR10に絶縁体101aが充填されたら、その充填樹脂(絶縁体101a)とコンデンサ200との仮溶着を行う。具体的には、加熱により充填樹脂にコンデンサ200を支持できる程度の保持力を発現させる。これにより、キャリア1006に支持されていたコンデンサ200が、充填樹脂によって支持されるようになる。その後、キャリア1006を除去する。
なお、この段階では、絶縁体101a(充填樹脂)及び絶縁層101は半硬化しているにすぎず、完全には硬化していない。ただしこれに限られず、例えば、この段階で絶縁体101a及び絶縁層101を完全に硬化させてもよい。
続けて、図7のステップS16で、基板100の第2面F2側にビルドアップを行う。
具体的には、図20に示すように、基板100の第2面F2上に、絶縁層102(第2の層間絶縁層)及び銅箔121(第2の銅箔)を配置する。絶縁層102は、例えばガラエポのプリプレグからなる。続けて、例えばプレスにより、絶縁層102を半硬化の状態で基板100及びコンデンサ200に接着させた後、加熱して絶縁層101、102の各々を硬化させる。本実施形態では、粘着シート(キャリア1006)を除去した後に、キャビティR10に充填した樹脂を硬化させるため、絶縁層101、102の硬化を同時に行うことが可能になる。そして、両面の絶縁層101、102の硬化を同時に行うことにより、基板100の反りが抑制されるため、基板100を薄くし易くなる。
続く図7のステップS17では、ビア導体及び導体層を形成する。
詳しくは、図21に示すように、例えばレーザにより、絶縁層101及び銅箔111に孔311a及び312a(それぞれビアホール)を形成し、絶縁層102及び銅箔121に孔321a及び322a(それぞれビアホール)を形成する。孔311a及び312aの各々は絶縁層101及び銅箔111を貫通し、孔321a及び322aの各々は絶縁層102及び銅箔121を貫通する。そして、孔311a及び321aの各々は、コンデンサ200の電極210又は220に至り、孔312a及び322aの各々は、スルーホール導体300bの直上に至る。その後、必要に応じて、デスミアを行う。
続けて、図22Aに示すように、例えば化学めっき法により、銅箔111、121上及び孔311a、312a、321a、322a内に、例えば銅の無電解めっき膜1007、1008を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、絶縁層101、102の表面に吸着させてもよい。
続けて、図22Bに示すように、リソグラフィ技術又は印刷等により、第1面F1側の主面(無電解めっき膜1007上)に、開口部1009aを有するめっきレジスト1009を、また、第2面F2側の主面(無電解めっき膜1008上)に、開口部1010aを有するめっきレジスト1010を、それぞれ形成する。開口部1009a、1010aはそれぞれ、導体層110、120(図1)に対応したパターンを有する。
続けて、図22Cに示すように、例えばパターンめっき法により、めっきレジスト1009、1010の開口部1009a、1010aに、それぞれ例えば銅の電解めっき1011、1012を形成する。具体的には、陽極にめっきする材料である銅を接続し、陰極に被めっき材である無電解めっき膜1007、1008を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、無電解めっき膜1007、1008の表面に銅を析出させる。これにより、孔311a及び312a、孔321a及び322aに、それぞれ電解めっき1011、1012が充填され、例えば銅のめっきからなるビア導体311b、312b、321b、322bが形成される。
その後、例えば所定の剥離液により、めっきレジスト1009及び1010を除去し、続けて不要な無電解めっき膜1007、1008及び銅箔111、121を除去することにより、図23に示すように、導体層110及び120が形成される。
なお、電解めっきのためのシード層は無電解めっき膜に限られず、無電解めっき膜1007、1008に代えて、スパッタ膜等をシード層として用いてもよい。
続けて、図7のステップS18で、絶縁層101、102上にそれぞれ、開口部11aを有するソルダーレジスト11、開口部12aを有するソルダーレジスト12を形成する(図1参照)。導体層110、120はそれぞれ、開口部11a、12aに位置する所定の部位(パッドP1、P2及びランド等)を除いて、ソルダーレジスト11、12で覆われる。ソルダーレジスト11及び12は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により、形成することができる。
続けて、電解めっき又はスパッタリング等により、導体層110、120上、詳しくはソルダーレジスト11、12に覆われないパッドP1、P2(図1参照)の表面にそれぞれ、例えばNi/Au膜からなる耐食層を形成する。また、OSP処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
こうして、基板100の第1面F1上に、絶縁層101及び導体層110から構成される第1ビルドアップ部B1が形成され、基板100の第2面F2上に、絶縁層102及び導体層120から構成される第2ビルドアップ部B2が形成される。その結果、本実施形態の配線板10(図1)が完成する。その後、必要があれば、コンデンサ200の電気テスト(容量値及び絶縁性などのチェック)を行う。
本実施形態の製造方法は、配線板10の製造に適している。こうした製造方法であれば、低コストで、良好な配線板10が得られると考えられる。
本実施形態の配線板10は、例えば電子部品又は他の配線板と電気的に接続することができる。例えば図24に示すように、半田等により、配線板10のパッドP2に電子部品400(例えばICチップ)を実装することができる。また、パッドP1により、配線板10を他の配線板500(例えばマザーボード)に実装することができる。本実施形態の配線板10は、例えば携帯電話の回路基板として用いることができる。
本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
上記実施形態では、スルーホール導体300bは、基準面F0について対称的な形状を有していたが、スルーホール導体300bの形状はこれに限定されない。図25に示すように、基準面F0について非対称的な形状を有するスルーホール導体300bであってもよい。図25の例では、第2面F2から基準面F0までの寸法T12が、第1面F1から基準面F0までの寸法T11よりも大きい。また、スルーホール導体300bの寸法について、第1面F1側端面の幅D31と、括れ部300cの幅D32と、第2面F2側端面の幅D33とは、大きい方から、幅D31、幅D33、幅D32の順になっている。第1導体部R11の側面は曲面であり、第2導体部R12の側面は平面である。第1導体部R11のテーパ角度θ1は、第2導体部R12のテーパ角度θ2よりも大きい。
以下、図26A〜図27Bを参照して、図25に示すスルーホール導体300bの製造方法の一例について説明する。
まず、図26Aに示すように、上記実施形態と同様、両面銅張積層板1000を準備する(図7のステップS11参照)。
続けて、図26Bに示すように、例えばCOレーザを用いて、第1面F1側からレーザを両面銅張積層板1000に照射することにより孔1003を形成する。孔1003は有底孔であり、孔1003の形状は、例えば深くなるにつれ幅が狭くなるようにテーパした半球状である。孔1003の形状は第1導体部R11(図25参照)に対応する。すなわち、孔1003の壁面は曲面になる。
続けて、図26Cに示すように、例えば両面銅張積層板1000を裏返して、第2面F2側からレーザを両面銅張積層板1000に照射することにより、孔1003につながる孔1004を形成する。孔1004の形状は第2導体部R12(図25参照)に対応する。孔1003と孔1004とがつながることで、両面銅張積層板1000を貫通するスルーホール300aが形成される。その後、必要に応じて、スルーホール300aについてデスミアを行う。スルーホール300aの形状は、スルーホール導体300b(図25参照)に対応し、砂時計状(鼓状)となる。孔1003と孔1004との境界は括れ部300c(図25参照)に相当する。なお、第1面F1に対するレーザ照射と第2面F2に対するレーザ照射とは、同時に行ってもよい。
続けて、図27Aに示すように、無電解めっきを行い、銅箔1001、1002上及びスルーホール300a内に、例えば銅の無電解めっき膜1005aを形成する。
続けて、図27Bに示すように、めっき液を用いて、無電解めっき膜1005aをシード層として電解めっきを行うことにより、電解めっき1005bを形成する。これにより、無電解めっき膜1005a及び電解めっき1005bからなるめっき1005がスルーホール300aに充填され、スルーホール導体300bが形成される。
続けて、例えばエッチングレジスト及びエッチング液を用いて、基板100の第1面F1及び第2面F2に形成された各導体層のパターニングを行う。これにより、基板100の第1面F1、第2面F2上にそれぞれ、導体層301、302が形成される(図25参照)。なお、エッチングは、湿式に限られず、乾式であってもよい。
上記実施形態では、スルーホール導体300bにおける第1導体部R11及び第2導体部R12のテーパ角度がそれぞれ略一定であったが、これに限定されない。例えば図28に示すように、第1導体部R11が、テーパ角度θ11の導体部R21と、テーパ角度θ11よりも小さなテーパ角度θ12を有する(すなわち、幅が狭くなる割合又は幅が広くなる割合が小さい)導体部R22と、から構成されていてもよい。図28の例では、第1面F1から導体部R21と導体部R22との境界面F20に向かって幅が狭くなる導体部R21と、境界面F20から基準面F0に向かって幅が狭くなる導体部R22と、基準面F0から第2面F2に向かって幅が広くなる第2導体部R12とが、互いに接続されることで、スルーホール導体300bが形成されている。導体部R21と導体部R22と第2導体部R12とは、連続的(一体的)に形成されている。導体部R21の側面及び第2導体部R12の側面はそれぞれ曲面であり、導体部R22の側面は平面である。導体部R21のテーパ角度θ11と第2導体部R12のテーパ角度θ2とは、互いに略同一である。
また、第2面F2から基準面F0までの寸法T12は、第1面F1から基準面F0までの寸法T11よりも小さい。スルーホール導体300bの寸法については、第1面F1側端面の幅D31と、括れ部300cの幅D32と、第2面F2側端面の幅D33と、導体部R21と導体部R22との境界部の幅D34とが、大きい方から、幅D31(=幅D33)、幅D34、幅D32の順になっている。
以下、図29A〜図30Bを参照して、図28に示すスルーホール導体300bの製造方法の一例について説明する。
まず、図29Aに示すように、上記実施形態と同様、両面銅張積層板1000を準備する(図7のステップS11参照)。
続けて、図29Bに示すように、例えばCOレーザを用いて、第1面F1側からレーザを両面銅張積層板1000に照射することにより孔1003aを形成し、第2面F2側からレーザを両面銅張積層板1000に照射することにより孔1004を形成する。孔1003aと孔1004とは、それぞれ有底孔であり、X−Y平面において略同じ位置に、Z方向にずれて形成される。これにより、孔1003aと孔1004とは、基板100を挟んで、互いに対向するように配置される。孔1003aの形状は導体部R21(図28参照)に対応し、孔1004の形状は第2導体部R12(図28参照)に対応する。孔1003a及び1004の形状はそれぞれ、例えば深くなるにつれ幅が狭くなるようにテーパした半球状である。孔1003a及び1004の壁面はそれぞれ、例えば曲面になる。第1面F1に対するレーザ照射と第2面F2に対するレーザ照射とは、片面ずつ行っても、同時に行ってもよい。
続けて、図29Cに示すように、例えばCOレーザを用いて、第1面F1側からレーザを両面銅張積層板1000(詳しくは孔1003a内)に照射することにより、孔1003aと孔1004とを連通させる孔1003bを形成する。孔1003bの形状は導体部R22(図28参照)に対応する。孔1003aと孔1003bと孔1004とがつながることで、両面銅張積層板1000を貫通するスルーホール300aが形成される。その後、必要に応じて、スルーホール300aについてデスミアを行う。スルーホール300aの形状は、スルーホール導体300b(図28参照)に対応し、砂時計状(鼓状)となる。孔1003bと孔1004との境界は括れ部300c(図28参照)に相当する。
続けて、図30Aに示すように、無電解めっきを行い、銅箔1001、1002上及びスルーホール300a内に、例えば銅の無電解めっき膜1005aを形成する。
続けて、図30Bに示すように、めっき液を用いて、無電解めっき膜1005aをシード層として電解めっきを行うことにより、電解めっき1005bを形成する。これにより、無電解めっき膜1005a及び電解めっき1005bからなるめっき1005がスルーホール300aに充填され、スルーホール導体300bが形成される。
続けて、例えばエッチングレジスト及びエッチング液を用いて、基板100の第1面F1及び第2面F2に形成された各導体層のパターニングを行う。これにより、基板100の第1面F1、第2面F2上にそれぞれ、導体層301、302が形成される(図28参照)。なお、エッチングは、湿式に限られず、乾式であってもよい。
図31に示すように、スルーホール導体300bにおける第1導体部R11と第2導体部R12とは、X方向又はY方向にずれて連結されていてもよい。また、第1導体部R11と第2導体部R12との境界面は、配線板の主面に対して傾いていてもよく、曲面であってもよい。
コンデンサ200及びキャビティR10の形状は任意である。例えば図32に示すように、キャビティR10の開口形状が略楕円であってもよい。コンデンサ200の主面の形状、及びキャビティR10の開口形状は、略円(略真円)であってもよく、また、略正方形、略正六角形、略正八角形など、略長方形以外の略多角形であってもよい。なお、多角形の角の形状は任意であり、例えば略直角でも、鋭角でも、鈍角でも、丸みを帯びていてもよい。
スルーホール導体300b又はビア導体311b等のフィルド導体の平面形状は、円に限られず任意である。配線板におけるフィルド導体の平面形状は、例えば図33Aに示すように、正方形等の四角形であってもよく、例えば図33B又は図33Cに示すように、十字形又は正多角星形など、中心から放射状に直線を引いた形(複数の羽根を放射状に配置した形)であってもよく、その他、楕円又は三角形等であってもよい。また、第1導体部R11、第2導体部R12、及び括れ部300cの平面形状が、互いに異なる形状であってもよい。例えば第1導体部R11及び第2導体部R12の平面形状がそれぞれ円であって、括れ部300cの平面形状が四角形であってもよい。
上記実施形態では、コンデンサ200について両面ビア構造を有していたが、これに限定されない。例えば図34に示すように、コンデンサ200の電極210、220に電気的に接続するビア導体311bを片側のみに有する配線板であってもよい。
上記実施形態では、キャビティR10(コンデンサ200の収容スペース)にコンデンサ200を1つのみ有する配線板(配線板10)を示したが、これに限られない。例えばキャビティR10に複数のコンデンサ200を有する配線板であってもよい。複数のコンデンサ200は、積層方向(Z方向)に並べて配置しても、X方向又はY方向に並べて配置してもよい。また、複数のキャビティR10を形成してもよい。
上記実施形態では、コア基板の両側に導体層を有する両面配線板(配線板10)を示したが、これに限られない。例えば図34に示すように、コア基板(基板100)の片側のみに第1ビルドアップ部B1(導体層110を含む)を有する片面配線板であってもよい。
また、例えば図34に示されるように、キャビティR10(コンデンサ200の収容スペース)は、基板100を貫通しない孔(凹部)であってもよい。この場合も、コンデンサ200の厚さとキャビティR10(孔)の深さとは、略一致することが好ましいと考えられる。
上記実施形態では、基板100の厚さとコンデンサ200の厚さとが略一致している例を示したが、これに限られない。例えば図34に示されるように、コンデンサ200の厚さよりも基板100の厚さの方が大きくてもよい。
基板100(コア基板)の片側に2層以上のビルドアップ層を有する配線板であってもよい。例えば図35に示すように、基板100の第1面F1側に、2層の絶縁層101、103と2層の導体層110、130とが交互に積層され、基板100の第2面F2側に、2層の絶縁層102、104と2層の導体層120、140とが交互に積層されてもよい。図35の例では、絶縁層101上の導体層110と絶縁層103上の導体層130とが、絶縁層103に形成された孔332a(ビアホール)内のビア導体332bを介して、互いに電気的に接続される。また、絶縁層102上の導体層120と絶縁層104上の導体層140とが、絶縁層104に形成された孔342a(ビアホール)内のビア導体342bを介して、互いに電気的に接続される。スルーホール導体300b及びビア導体312b、322b、332b、342bは、いずれもフィルド導体であり、これらがZ方向にスタックされることで、フィルドスタックSが形成されている。
図35の例では、基板100(コア基板)の第1面F1側に形成される第1ビルドアップ部B1に含まれる全てのビア導体(ビア導体311b及び312b及び332b)がそれぞれ、基準面F0に向かって幅が狭くなり、基板100(コア基板)の第2面F2側に形成される第2ビルドアップ部B2に含まれる全てのビア導体(ビア導体321b及び322b及び342b)がそれぞれ、基準面F0に向かって幅が狭くなる。これにより、応力等が、基板100(コア基板)中の基準面F0に集中し易くなり、X−Y平面における応力分布の均一化が図られると考えられる。またその結果、配線板の反りが抑制され、配線板における電気的接続の信頼性が向上すると考えられる。そして、特に、絶縁層101(第1絶縁層)に形成される全てのビア導体(ビア導体311b及び312b)が基準面F0に向かって幅が狭くなり、且つ、絶縁層102(第2絶縁層)に形成される全てのビア導体(ビア導体321b及び322b)が基準面F0に向かって幅が狭くなる構成が、上述の配線板の反りを抑制する効果に寄与すると考えられる。
また、基板100の第1面F1側と基板100の第2面F2側とで、ビルドアップ層の数が異なっていてもよい。ただし、応力を緩和するためには、基板100の第1面F1側と基板100の第2面F2側とで、ビルドアップ層の数を同じにして、表裏の対称性を高めることが好ましいと考えられる。
図36に示すように、基板100(コア基板)が金属板100a(例えば銅箔)を内蔵していてもよい。こうした基板100では、金属板100aにより放熱性が向上する。図36の例では、金属板100aに至るビア導体100bが基板100に形成され、金属板100aとグランドライン(導体層301、302に含まれる導体パターン)とが、ビア導体100bを介して、互いに電気的に接続されている。金属板100aは、図36に示すように、基準面F0付近に配置されることが好ましい。金属板100aの平面形状は任意であり、例えば図37Aに示すように四角形であってもよく、例えば図37Bに示すように円であってもよい。
金属板100aは、例えば図38に示すように、キャビティR10(開口部)を囲むように形成されてもよい。図38の例では、キャビティR10の四方に、スルーホール導体300bが配置される。基板100(コア基板)上には、スルーホール導体300bのランド301bと、ランド301bに接続される配線301cと、が形成される。導体層301には、ランド301b及び配線301cに含まれる。
図38の例では、基板100(コア基板)の貫通部(キャビティR10又はスルーホール300a等)近傍を除く略全面に、金属板100aが設けられている。金属板100aは、貫通部近傍(例えば貫通部から距離D40の範囲)を避けて形成されている。距離D40は、例えば120μmである。また、基板100(コア基板)上の導体層301は、金属板100aよりもキャビティR10(開口部)から離れた位置に形成されている。すなわち、導体層301及び金属板100aはそれぞれ、キャビティR10近傍を避けて形成されている。さらに、金属板100aの一部は、スルーホール導体300b(又はスルーホール300a)とキャビティR10との間に配置されている。
図38中の寸法の好ましい一例を示す。コンデンサ200と金属板100aとの距離D41は、例えば160μmである。コンデンサ200と基板100との隙間R1(幅D3及びD4の各々)は、例えば40μmである。
金属板100aは、例えばキャビティR10から120μm(距離D41−幅D3)の範囲には形成されていない。また、基板100(コア基板)上の導体層301は、金属板100aよりもキャビティR10(開口部)から離れた位置に形成されている。すなわち、導体層301及び金属板100aはそれぞれ、キャビティR10近傍を避けて形成されている。
基板100(コア基板)上の導体層301は、例えば図39A〜図39Cに示すように、金属板100aよりもキャビティR10(開口部)に近い位置に形成されてもよい。
図39Aの例では、スルーホール導体300bのランド301bが、金属板100aよりもキャビティR10(開口部)に近い位置に形成されている。すなわち、コンデンサ200とランド301bとの距離D42は、コンデンサ200と金属板100aとの距離D41よりも小さい。
図39Bの例では、導体層301に含まれる補強パターン301dが、金属板100aよりもキャビティR10(開口部)に近い位置に形成されている。すなわち、コンデンサ200と補強パターン301dとの距離D43は、コンデンサ200と金属板100aとの距離D41よりも小さい。図39Bの例では、リング状の外形を有する補強パターン301dが、キャビティR10(開口部)を囲むように形成されている。
図39Cの例では、導体層301に含まれる配線パターン301eが、金属板100aよりもキャビティR10(開口部)に近い位置に形成されている。すなわち、コンデンサ200と配線パターン301eとの距離D44は、コンデンサ200と金属板100aとの距離D41よりも小さい。
以下、図40A及び図40Bを参照して、図36に示す基板100(コア基板)の製造方法の一例について説明する。
まず、図40Aに示すように、例えば銅箔からなる金属板100aを挟むように絶縁層2001、2002を配置し、さらに絶縁層2001上に銅箔1001を配置し、絶縁層2002上に銅箔1002を配置する。これにより、絶縁層2001(第1絶縁樹脂層)と、所定のパターンを有する金属板100aと、絶縁層2002(第2絶縁樹脂層)とが、この順で積層される。絶縁層2001、2002はそれぞれ、例えばガラエポのプリプレグからなる。金属板100aは、例えば図38に示すパターン(X−Y平面)を有する。金属板100aの厚さD22は、例えば35μmである。
続けて、銅箔1001、絶縁層2001、金属板100a、絶縁層2002、及び銅箔1002の積層体をプレスして、金属板100aに向けて圧力を加える。絶縁層2001、2002を半硬化の状態でプレスすることにより、図40Bに示すように、絶縁層2001、2002からそれぞれ樹脂を流出させる。これにより、金属板100aの側方(金属板100aのパターンにおける金属板100aが無い部分)に絶縁層2001又は2002を構成する樹脂を充填され、絶縁層2003が形成される。その後、加熱して絶縁層2001、2002、2003の各々を硬化させる。これにより、金属板100aを内蔵する基板100(コア基板)が完成する。
こうした方法により製造された配線板では、図41に示すように、キャビティR10(開口部)におけるコンデンサ200と基板100(コア基板)との隙間R1に絶縁体101a(第1絶縁体)が充填され、基板100は、金属板100aとキャビティR10との間に、絶縁層2003(第2絶縁体)を有する。絶縁層2003は、絶縁体101aとは異なる材料からなる。具体的には、絶縁体101aは、キャビティR10におけるコンデンサ200と基板100との隙間R1を跨いで基板100上及びコンデンサ200上に形成される絶縁層101又は102を構成する樹脂からなる(図19A参照)。一方、絶縁層2003は、絶縁層2001、2002を構成する樹脂からなる(図40B参照)。ここで、絶縁層101、102を構成する樹脂の各々は、絶縁層2001、2002を構成する各樹脂よりも、熱膨張率(CTE)が低い。このため、絶縁体101aの熱膨張率は、絶縁層2003よりも低くなっている。これにより、コンデンサと樹脂とのCTEミスマッチが緩和され、コンデンサと樹脂との間の密着性が向上する。絶縁層101、102の各々は、例えば無機フィラー入りエポキシ系樹脂フィルム(無機フィラー含有率40%以上)からなり、絶縁層2001、2002の各々は、例えばプリプレグ(ガラス基材入りエポキシ系樹脂シート)からなる。
電子部品内蔵配線板の好ましい一例としては、図42Aに示すような配線板も考えられる。以下、図42Aに示す配線板について、上記実施形態との相違点を中心に説明する。
図42Aの例では、基板100の第1面F1側に、4層の絶縁層101、103、105、107(それぞれ層間絶縁層)と4層の導体層110、130、150、170とが交互に積層されて、これらが第1ビルドアップ部B1を構成している。また、基板100の第2面F2側に、4層の絶縁層102、104、106、108(それぞれ層間絶縁層)と4層の導体層120、140、160、180とが交互に積層されて、これらが第2ビルドアップ部B2を構成している。基板100の第1面F1上の導体層301、及びそれよりも上層の導体層110、130、150、170は、各層間絶縁層に形成されたビア導体312b、332b、352b、372bにより、相互に電気的に接続されている。また、基板100の第2面F2上の導体層302、及びそれよりも上層の導体層120、140、160、180は、各層間絶縁層に形成されたビア導体322b、342b、362b、382bにより、相互に電気的に接続されている。
図42Aの例でも、上記実施形態と同様、コンデンサ200が、基板100に形成されたキャビティR10(貫通孔)に配置されて、基板100の側方(X方向又はY方向)に位置する。ただし、コンデンサ200の電極210、220は、片面(第1面F1側)からのみ、ビア導体311bに接続されている。コンデンサ200の電極210、220はそれぞれ、絶縁層101に形成されたビア導体311bを介して、導体層110に電気的に接続される。コンデンサ200は、片面ビア構造によって、配線板に内蔵(実装)される。
好ましい一例では、基板100はガラエポからなり、絶縁層101、102はそれぞれ、樹脂(プリプレグ)付き銅箔からなり、絶縁層103、104、105、106、107、108はそれぞれ、ABF(Ajinomoto Build-up Film:味の素ファインテクノ株式会社製)からなる。ABFは、絶縁材料を2枚の保護シートで挟んだフィルムである。
導体層110、120はそれぞれ、例えば銅箔(下層)及び銅めっき(上層)からなり、例えばサブトラクティブ法により形成される。また、導体層130、140、150、160、170、180はそれぞれ、例えば銅めっきからなり、例えばセミアディティブ(SAP)法により形成される。ビア導体311b、312b、322bはそれぞれ、例えば銅めっきからなるコンフォーマル導体であり、ビア導体332b、342b、352b、362b、372b、382bはそれぞれ、例えば銅めっきからなるフィルド導体である。
好ましい一例では、基板100の厚さは600μmであり、コンデンサ200の厚さ(電極210、220を含む)は550μmであり、導体層301、302の厚さはそれぞれ、35μmであり、導体層110、120、130、140、150、160、170、180の厚さはそれぞれ、60μmである。
基板100(コア基板)にはスルーホール300aが形成され、スルーホール300aの壁面に導体膜(例えば銅めっき)が形成されることにより、スルーホール導体300dが形成される。基板100の第1面F1上の導体層301と基板100の第2面F2上の導体層302とは、互いにスルーホール導体300dを介して電気的に接続される。スルーホール300aの形状は、例えば円柱である。
スルーホール300aにおけるスルーホール導体300dの内側(詳しくは、スルーホール導体300d、ランド300f、300gで囲まれる空隙)には、絶縁体300eが充填される。導体層301、302に含まれるランド300f、300gはそれぞれ、図42Bに示すように、例えば銅のめっきにより絶縁体300e上に形成される面状の導体(蓋めっき)であり、スルーホール導体300dに電気的に接続される。絶縁体300eは、例えば樹脂からなる。
導体層170は、第1面F1側の最外の導体層となり、導体層180は、第2面F2側の最外の導体層となる。導体層170、180上にはそれぞれ、ソルダーレジスト11、12が形成される。ただし、ソルダーレジスト11、12にはそれぞれ、開口部11a、12aが形成されている。このため、導体層170の所定の部位(開口部11aに位置する部位)は、ソルダーレジスト11に覆われず露出しており、パッドP1となる。また、導体層180の所定の部位(開口部12aに位置する部位)は、パッドP2となる。パッドP1、P2はそれぞれ、その表面に、例えばNi/Au膜からなる耐食層170a、180aを有する。耐食層170a、180aはそれぞれ、例えば電解めっき又はスパッタリングにより形成することができる。また、OSP(Organic Solderability Preservative)処理を行うことにより、有機保護膜からなる耐食層170a、180aを形成してもよい。
上記図42Aに示す配線板において、スルーホール導体300d(コンフォーマル導体)に代えて、上記実施形態(図1等を参照)に係る砂時計状(鼓状)のスルーホール導体300b(フィルド導体)を適用してもよい。この場合も、上記実施形態と同様、配線板における電気的接続の信頼性を高めることが可能になる。
配線板10の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
コンデンサ200の電極210及び220の形状は、U字形状に限定されず、例えば平板状の電極対でコンデンサ本体201を挟むものであってもよい。
コンデンサ200の種類は、MLCCに限られず任意である。
例えばビア導体311b等は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。
コンデンサ200をビア接続(ビア導体311b、321b)で実装せず、ワイヤボンディング接続など、他の手法で実装してもよい。
配線板の製造工程は、上記図7に示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
例えば各導体層の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ(SAP)法、サブトラクティブ法、転写法、及びテンティング法のいずれか1つ、又はこれらの2以上を任意に組み合わせた方法で、導体層を形成してもよい。
また、レーザに代えて、湿式又は乾式のエッチングで加工してもよい。エッチングで加工する場合には、予め除去したくない部分をレジスト等で保護しておくことが好ましいと考えられる。
上記実施形態や変形例等は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましいと考えられる。例えば図25又は図28に示した構造を、図31〜図37Bのいずれかに示した構造に適用してもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明に係る配線板は、携帯電話などの回路基板を実現するのに適している。本発明に係る配線板の製造方法は、そうした配線板の製造に適している。
10 配線板
11、12 ソルダーレジスト
11a、12a 開口部
100 基板
100a 金属板
100b ビア導体
101〜108 絶縁層
101a 絶縁体
110 導体層
111、121 銅箔
120、130、140 導体層
200 コンデンサ
201 コンデンサ本体
210、220 電極
210a、220a 上部
210b、220b 側部
210c、220c 下部
211〜214 導体層
221〜224 導体層
231〜239 誘電層
300a スルーホール
300b スルーホール導体
300c 括れ部
300d スルーホール導体
300e 絶縁体
301 導体層
301a アライメントマーク
301b ランド
301c 配線
301d 補強パターン
301e 配線パターン
302 導体層
311a、312a、321a、322a 孔
311b、312b、321b、322b ビア導体
332a、342a 孔
332b、342b、352b、362b、372b、382b ビア導体
400 電子部品
500 配線板
1000 両面銅張積層板
1001、1002 銅箔
1003、1003a、1003b、1004 孔
1005 めっき
1005a 無電解めっき膜
1005b 電解めっき
1006 キャリア
2001〜2003 絶縁層
B1 第1ビルドアップ部
B2 第2ビルドアップ部
F0 基準面
F1 第1面
F2 第2面
F3 第3面
F4 第4面
F20 境界面
P1、P2 パッド
R10 キャビティ
R11 第1導体部
R12 第2導体部
R21、R22 導体部
R100 領域
S フィルドスタック

Claims (21)

  1. 第1面と、該第1面とは反対側の第2面と、該第1面から該第2面まで貫通する開口部と、スルーホールと、を有するコア基板と、
    前記開口部に配置されるコンデンサと、
    を有する配線板において、
    前記スルーホールは、導体で充填されており、
    該導体は前記第1面から前記第2面に向かって細くなっている第1導体部と前記第2面から前記第1面に向かって細くなっている第2導体部とで形成されていて、前記第1導体部と前記第2導体部とは前記コア基板内でつながっている、
    ことを特徴とする配線板。
  2. 前記コア基板の前記第1面上に形成される第1絶縁層と、
    前記コア基板の前記第2面上に形成される第2絶縁層と、
    前記第1絶縁層に形成される第1ビアホールと、
    前記第2絶縁層に形成される第2ビアホールと、
    をさらに有し、
    前記第1ビアホール及び前記第2ビアホールは、導体で充填されており、
    前記第1ビアホールに充填された導体及び前記第2ビアホールに充填された導体はそれぞれ、前記コンデンサに向かって細くなり、前記コンデンサの電極に電気的に接続される、
    ことを特徴とする請求項1に記載の配線板。
  3. 前記第1絶縁層の全てのビアホールは導体で充填されており、該導体は、前記第1面に向かって細くなり、
    前記第2絶縁層の全てのビアホールは導体で充填されており、該導体は、前記第2面に向かって細くなる、
    ことを特徴とする請求項2に記載の配線板。
  4. 前記コア基板の前記第1面側に形成される第1ビルドアップ部の全てのビアホールは導体で充填されており、該導体は、前記第1面に向かって細くなり、
    前記コア基板の前記第2面側に形成される第2ビルドアップ部の全てのビアホールは導体で充填されており、該導体は、前記第2面に向かって細くなる、
    ことを特徴とする請求項3に記載の配線板。
  5. 前記コア基板の前記第1面側に位置するビアホールと、前記コア基板の前記第2面側に位置するビアホールとは、互いに対称的な配置及び形状を有する、
    ことを特徴とする請求項4に記載の配線板。
  6. 前記スルーホール内の導体は、前記第1導体部と前記第2導体部とが直接接続されてなる、
    ことを特徴とする請求項1乃至5のいずれか一項に記載の配線板。
  7. 前記コア基板の厚さは、0.06mm〜1.0mmの範囲にあり、
    前記コア基板の熱膨張係数は、前記コンデンサの熱膨張係数と同様又はこれよりも小さい、
    ことを特徴とする請求項1乃至6のいずれか一項に記載の配線板。
  8. 当該配線板の厚さをT1、前記コア基板及びその両面の導体層の厚さの合計をT2、前記コンデンサの厚さをT3とするとき、
    T3/T2は0.6〜1.7の範囲にあり、且つ、T3/T1は0.2〜0.7の範囲にある、
    ことを特徴とする請求項1乃至7のいずれか一項に記載の配線板。
  9. 前記コンデンサの表裏面の少なくとも一方は、面積占有率40%〜90%で電極を有する、
    ことを特徴とする請求項1乃至8のいずれか一項に記載の配線板。
  10. 前記コンデンサは側面電極を有し、
    前記側面電極においては、前記コンデンサの厚み方向における中央部が両端部よりも外側に膨らんでいる、
    ことを特徴とする請求項1乃至9のいずれか一項に記載の配線板。
  11. 前記コア基板は、金属板を内蔵している、
    ことを特徴とする請求項1乃至10のいずれか一項に記載の配線板。
  12. 前記コア基板は、前記スルーホールと前記開口部との間に前記金属板を有する、
    ことを特徴とする請求項11に記載の配線板。
  13. 前記開口部における前記コンデンサと前記コア基板との隙間に、第1絶縁体が充填され、
    前記コア基板は、前記金属板と前記開口部との間に、前記第1絶縁体とは異なる材料からなる第2絶縁体を有する、
    ことを特徴とする請求項11又は12に記載の配線板。
  14. 前記第1絶縁体は、前記第2絶縁体よりも熱膨張率が低い、
    ことを特徴とする請求項13に記載の配線板。
  15. 前記第1絶縁体は、前記開口部における前記コンデンサと前記コア基板との前記隙間を跨いで前記コア基板上及び前記コンデンサ上に形成される絶縁層を構成する樹脂からなる、
    ことを特徴とする請求項13又は14に記載の配線板。
  16. 前記コア基板上の導体層及び前記金属板はそれぞれ、前記開口部近傍を避けて形成されている、
    ことを特徴とする請求項11乃至15のいずれか一項に記載の配線板。
  17. 前記金属板は、前記開口部を囲むように形成される、
    ことを特徴とする請求項11乃至16のいずれか一項に記載の配線板。
  18. 第1面と、該第1面とは反対側の第2面と、を有する基板を準備することと、
    前記基板を貫通する開口部を形成することと、
    前記開口部にコンデンサを配置することと、
    前記基板に、前記第1面から前記第2面に向かって細くなる部分と前記第2面から前記第1面に向かって細くなる部分とを有するスルーホールを形成することと、
    前記スルーホール内に導体を充填することと、
    を含む、配線板の製造方法。
  19. 前記基板は金属板を内蔵する、
    ことを特徴とする請求項18に記載の配線板の製造方法。
  20. 前記基板を準備することには、
    第1絶縁樹脂層と、所定のパターンを有する前記金属板と、第2絶縁樹脂層とを、この順で積層することと、
    前記積層された積層体をプレスして、前記パターンにおける前記金属板が無い部分に、前記第1絶縁樹脂層又は前記第2絶縁樹脂層を構成する樹脂を充填することと、
    が含まれる、
    ことを特徴とする請求項19に記載の配線板の製造方法。
  21. 前記基板は、前記スルーホールと前記開口部との間に前記金属板を有する、
    ことを特徴とする請求項19又は20に記載の配線板の製造方法。
JP2011220865A 2011-01-20 2011-10-05 配線板及びその製造方法 Pending JP2013038374A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011220865A JP2013038374A (ja) 2011-01-20 2011-10-05 配線板及びその製造方法
KR20157002747A KR20150024944A (ko) 2011-07-13 2012-05-30 전자 부품 내장 배선판 및 그 제조 방법
CN201280034652.6A CN103703874A (zh) 2011-07-13 2012-05-30 电子部件内置电路板及其制造方法
KR1020137030068A KR101539166B1 (ko) 2011-07-13 2012-05-30 전자 부품 내장 배선판 및 그 제조 방법
PCT/JP2012/063956 WO2013008552A1 (ja) 2011-07-13 2012-05-30 電子部品内蔵配線板及びその製造方法
TW101121196A TWI436701B (zh) 2011-07-13 2012-06-13 Built-in electronic parts of the wiring board and its manufacturing methods

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011010309 2011-01-20
JP2011010309 2011-01-20
JP2011155277 2011-07-13
JP2011155277 2011-07-13
JP2011220865A JP2013038374A (ja) 2011-01-20 2011-10-05 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013038374A true JP2013038374A (ja) 2013-02-21

Family

ID=46543317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011220865A Pending JP2013038374A (ja) 2011-01-20 2011-10-05 配線板及びその製造方法

Country Status (2)

Country Link
US (1) US8829357B2 (ja)
JP (1) JP2013038374A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517860B1 (ko) * 2013-12-23 2015-05-15 전자부품연구원 인쇄회로기판 및 그 제조 방법
JP2015115398A (ja) * 2013-12-10 2015-06-22 イビデン株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
WO2015111923A1 (ko) * 2014-01-22 2015-07-30 엘지이노텍 주식회사 매립형 인쇄회로기판
WO2015146476A1 (ja) * 2014-03-27 2015-10-01 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
JP2016082089A (ja) * 2014-10-17 2016-05-16 イビデン株式会社 プリント配線板
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207959A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207957A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2018117111A (ja) * 2017-01-18 2018-07-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタ及びその製造方法
JP2019016672A (ja) * 2017-07-05 2019-01-31 大日本印刷株式会社 実装基板及び実装基板の製造方法
JP2020199748A (ja) * 2019-06-13 2020-12-17 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器
JP2022508408A (ja) * 2019-08-23 2022-01-19 エスケイシー・カンパニー・リミテッド パッケージング基板及びこれを含む半導体装置
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
US20120199386A1 (en) * 2011-02-04 2012-08-09 Ibiden Co., Ltd. Multilayer printed wiring board
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
KR102038407B1 (ko) * 2012-02-27 2019-10-30 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR101522780B1 (ko) * 2013-10-07 2015-05-26 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP2015170769A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015173141A (ja) * 2014-03-11 2015-10-01 イビデン株式会社 コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法
KR20160004157A (ko) * 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
JP2016025143A (ja) 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102268781B1 (ko) * 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
US9420695B2 (en) * 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
KR102306719B1 (ko) 2015-04-22 2021-09-30 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2018163901A (ja) * 2017-03-24 2018-10-18 イビデン株式会社 プリント配線板
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
WO2020073344A1 (zh) * 2018-10-12 2020-04-16 庆鼎精密电子(淮安)有限公司 内埋式电路板及其制作方法
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
KR20210138992A (ko) * 2020-05-13 2021-11-22 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20220001634A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
EP4156874A4 (en) * 2020-07-07 2024-02-14 Shennan Circuits Co., Ltd. PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME
EP4017226A4 (en) * 2020-07-07 2023-07-19 Shennan Circuits Co., Ltd. INTEGRATED CIRCUIT CARD AND METHOD OF MANUFACTURING FOR INTEGRATED CIRCUIT CARD
CN114093844A (zh) * 2022-01-20 2022-02-25 晶芯成(北京)科技有限公司 内连线结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2002246757A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2003218525A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2010034578A (ja) * 2002-08-09 2010-02-12 Ibiden Co Ltd 多層プリント配線板
JP2010212652A (ja) * 2009-03-06 2010-09-24 Ibiden Co Ltd 配線板及びその製造方法
US20100300740A1 (en) * 2009-06-01 2010-12-02 Seiji Ichiyanagi Ceramic Capacitor and Wiring Board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP4256603B2 (ja) * 2001-08-02 2009-04-22 イビデン株式会社 積層配線板の製造方法
JP4497548B2 (ja) 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2002246757A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2003218525A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
JP2010034578A (ja) * 2002-08-09 2010-02-12 Ibiden Co Ltd 多層プリント配線板
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2010212652A (ja) * 2009-03-06 2010-09-24 Ibiden Co Ltd 配線板及びその製造方法
US20100300740A1 (en) * 2009-06-01 2010-12-02 Seiji Ichiyanagi Ceramic Capacitor and Wiring Board
JP2011014882A (ja) * 2009-06-01 2011-01-20 Ngk Spark Plug Co Ltd セラミックコンデンサ、配線基板

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115398A (ja) * 2013-12-10 2015-06-22 イビデン株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
KR101517860B1 (ko) * 2013-12-23 2015-05-15 전자부품연구원 인쇄회로기판 및 그 제조 방법
WO2015111923A1 (ko) * 2014-01-22 2015-07-30 엘지이노텍 주식회사 매립형 인쇄회로기판
WO2015146476A1 (ja) * 2014-03-27 2015-10-01 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
JP2015188037A (ja) * 2014-03-27 2015-10-29 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
CN106105405A (zh) * 2014-03-27 2016-11-09 索尼公司 安装板、其制造方法、以及安装元件的方法
US9814139B2 (en) 2014-03-27 2017-11-07 Sony Semiconductor Solutions Corporation Mounting substrate, manufacturing method for the same, and component mounting method
JP2016082089A (ja) * 2014-10-17 2016-05-16 イビデン株式会社 プリント配線板
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207959A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207957A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2018117111A (ja) * 2017-01-18 2018-07-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタ及びその製造方法
JP2021184487A (ja) * 2017-07-05 2021-12-02 大日本印刷株式会社 実装基板及び実装基板の製造方法
JP2019016672A (ja) * 2017-07-05 2019-01-31 大日本印刷株式会社 実装基板及び実装基板の製造方法
JP7245452B2 (ja) 2017-07-05 2023-03-24 大日本印刷株式会社 実装基板及び実装基板の製造方法
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
JP2020199748A (ja) * 2019-06-13 2020-12-17 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器
JP7302318B2 (ja) 2019-06-13 2023-07-04 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器
JP7104245B2 (ja) 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
JP7416868B2 (ja) 2019-08-23 2024-01-17 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
JP2022133442A (ja) * 2019-08-23 2022-09-13 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
JP2022508408A (ja) * 2019-08-23 2022-01-19 エスケイシー・カンパニー・リミテッド パッケージング基板及びこれを含む半導体装置
US12027454B1 (en) 2019-08-23 2024-07-02 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
US20120186866A1 (en) 2012-07-26
US8829357B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
JP2013038374A (ja) 配線板及びその製造方法
KR101539166B1 (ko) 전자 부품 내장 배선판 및 그 제조 방법
JP5600803B2 (ja) 配線板及びその製造方法
US9883592B2 (en) Wiring board and method for manufacturing the same
US9215805B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2012151372A (ja) 配線板及びその製造方法
US9113575B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US9119322B2 (en) Wiring board and method for manufacturing the same
US8530755B2 (en) Wiring board and method for manufacturing the same
JP2012164952A (ja) 電子部品内蔵配線板及びその製造方法
US9603248B2 (en) Wiring board and method for manufacturing the same
US8908377B2 (en) Wiring board and method for manufacturing the same
US20130256007A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US20130025914A1 (en) Wiring board and method for manufacturing the same
JP2013183029A (ja) 電子部品内蔵配線板及びその製造方法
WO2013008552A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
JP2013183028A (ja) 電子部品内蔵配線板、チップコンデンサ、及び電子部品内蔵配線板の製造方法
JP2015146345A (ja) 電子部品内蔵多層配線板およびその製造方法
KR20130048161A (ko) 배선판 및 그 제조 방법
JP2015126103A (ja) プリント配線板及びその製造方法
JP2013183027A (ja) 電子部品内蔵配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908