Nothing Special   »   [go: up one dir, main page]

JP6121692B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6121692B2
JP6121692B2 JP2012243289A JP2012243289A JP6121692B2 JP 6121692 B2 JP6121692 B2 JP 6121692B2 JP 2012243289 A JP2012243289 A JP 2012243289A JP 2012243289 A JP2012243289 A JP 2012243289A JP 6121692 B2 JP6121692 B2 JP 6121692B2
Authority
JP
Japan
Prior art keywords
lead
region
wire
plating
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012243289A
Other languages
English (en)
Other versions
JP2014093431A (ja
Inventor
金田　芳晴
芳晴 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012243289A priority Critical patent/JP6121692B2/ja
Priority to US14/065,242 priority patent/US9147647B2/en
Priority to CN201810065539.3A priority patent/CN108461457B/zh
Priority to CN201310538497.8A priority patent/CN103811452B/zh
Publication of JP2014093431A publication Critical patent/JP2014093431A/ja
Priority to US14/829,422 priority patent/US9240368B2/en
Priority to US14/961,589 priority patent/US9349675B2/en
Application granted granted Critical
Publication of JP6121692B2 publication Critical patent/JP6121692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、例えば２種類の直径のワイヤを用いた半導体装置とその組み立てに適用して有効な技術に関するものである。
半導体装置におけるリードフレーム組立体として、各リード端子のパッド部の導出部側の半分の領域にニッケルを主成分とする金属から成る第１のメッキ面が形成され、パッド部の支持板の縁部寄りの半分の領域に銀を主成分とする金属から成る第２のメッキ面が形成された構造が、例えば特開２００３−２０９１３２号公報（特許文献１）に開示されている。
また、リードフレーム組立体において、５本のリード端子のパッド部の先端面に銀めっき面が形成され、リード端子の１つにアルミニウム細線及び金細線が接続され、アルミニウム細線がニッケルめっき面に接続され、金細線が銀めっき面に接続された構造が、例えば特開２００７−２９４５３０号公報（特許文献２）に開示されている。
また、パワーＭＯＳＦＥＴまたはパワーバイポーラトランジスタを有する半導体チップを備えた半導体デバイスにおいて、上記ＭＯＳＦＥＴまたはバイポーラトランジスタが半導体チップの表面に２つの対称配置された出力端を有し、この出力端が２本の同一ボンディングワイヤを介して回路板に対称に接続された構造が、例えば特表２０００−５０３４９１号公報（特許文献３）に開示されている。
また、半導体装置において、半導体素子と半導体素子搭載部のないリードフレームの内部リードを接続する金属細線のうち少なくとも１本を他の金属細線より太く、また最短経路で接続し、内部リードに半導体素子に固定した構造が、例えば特開平３−１９８３５６号公報（特許文献４）に開示されている。
また、半導体装置において、放熱板と、複数本一組のリードと、放熱板上に固定した半導体ペレットとを有し、複数本のリードのうち１本のリードは放熱板に連結され、半導体ペレット上の電極と他のリードとがワイヤによって電気的に接続された構造が、例えば実開平３−１０９８１８号公報（特許文献５）に開示されている。
特開２００３−２０９１３２号公報 特開２００７−２９４５３０号公報 特表２０００−５０３４９１号公報 特開平３−１９８３５６号公報 実開平３−１０９８１８号公報
リードフレームを用いて組み立てられる半導体パッケージ（半導体装置）において、機能向上を図るために、半導体パッケージの外観サイズを変えることなく、出力リードの本数を増やしたいという要求がある。
すなわち、半導体パッケージの高機能化に伴い、同じパッケージサイズを維持して出力リード（出力ピン）の本数のみ増加させることを要求される場合がある。例えば、１つのパッケージ内にＭＯＳ(Metal Oxide Semiconductor) ＩＣ（Integrated Circuit）と制御ＩＣとが混載され、かつ出力リードが、例えば５本のパワーデバイスが知られている。
このような半導体パッケージにおいては、ＯＮ抵抗低減のため、出力側（ＭＯＳ側）用の内部接続配線には抵抗を少なくして大電流を流すために可能な限り太い（直径が大きい）ワイヤの使用が求められるが、制御側ＩＣは信号程度の微弱な電流しか流さないため、細い（直径が小さい）ワイヤの使用でよい。
すなわち、１つのパッケージ内で、流れる電流の大きさに応じて２種類の直径のワイヤ（以降、細線ワイヤおよび太線ワイヤ等と言う）が用いられている。
しかしながら、太線ワイヤと細線ワイヤの使用を１つの半導体パッケージで実現するためには、ワイヤボンディングにおける２ｎｄ側（リード側）のワイヤ接合部（以降、ステッチ部とも言う）のめっき種別、めっきの形成方法およびステッチ部の形状に制約があり、技術的な難易度が高いが故にコストの引き下げは非常に困難になる。
したがって、上記のような半導体パッケージの場合、一般的には、細線ワイヤとしてＡｕワイヤが用いられ、一方、太線ワイヤとしてＡｌワイヤが用いられることが多く、この場合には、各リードのステッチ部に施すめっきとして、両方のワイヤ種別に共用で対応させるため、下地Ｃｕや下地Ｎｉめっきの影響を受けないように膜厚の厚いＡｕめっき（例えば、厚さ１μｍ程度）を施すことが多い。
ところが、膜厚の厚いＡｕめっきを採用すると、近年のＡｕの高騰により、半導体装置のコストが上昇し、半導体装置のコスト低減化がさらに困難になることが課題である。
本願において開示される実施の形態の目的は、半導体装置のコストの低減化を図ることができる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置は、ダイパッドと、ダイパッド上に搭載された半導体チップと、複数のリードと、半導体チップの第１電極パッドと複数のリードのうちの第１リードとを接続する第１ワイヤと、第１ワイヤより直径が太く、かつ半導体チップの第２電極パッドと複数のリードのうちの第２リードとを接続する第２ワイヤと、を有している。さらに、上記半導体装置は、複数のリードのワイヤ接合部は、最表面に第１めっきが施された第１領域と、最表面に第１めっきと異なる第２めっきが施された第２領域とを有し、ワイヤ接合部における第２領域は、ダイパッド側に配置され、第１領域は、第２領域よりダイパッドから離れた位置に配置されているものである。
上記一実施の形態によれば、半導体装置のコストの低減化を図ることができる。
実施の形態の半導体装置の構造の一例を示す斜視図である。 図１の半導体装置の表面側の構造の一例を示す平面図である。 図１の半導体装置の側面側の構造の一例を示す側面図である。 図１の半導体装置の裏面側の構造の一例を示す裏面図である。 図１の半導体装置の構造の一例を封止体を透過して示す平面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１のＣ−Ｃ線に沿って切断した構造の一例を示す断面図である。 図１のＤ−Ｄ線に沿って切断した構造の一例を示す断面図である。 図１のＥ−Ｅ線に沿って切断した構造の一例を示す断面図である。 図１のＡ−Ａ線におけるリード断面構造とめっき構造の一例を示す部分断面図および拡大部分断面図である。 図１のＢ−Ｂ線におけるリード断面構造とめっき構造の一例を示す部分断面図および拡大部分断面図である。 図１の半導体装置の組み立て手順の一例を示すフロー図である。 図１３の組み立てで用いられるリードフレームにおけるめっき形成方法の一例を示すプロセスフロー図である。 図１３の組み立てで用いられるリードフレームの構造の一例を示す部分平面図である。 図１の半導体装置の組み立ての太線ワイヤのワイヤボンディング工程におけるクランプエリアの一例を示す拡大部分平面図である。 図１６のクランプエリアを押さえて太線ワイヤをワイヤボンディングしている状態の一例を示す拡大部分平面図である。 実施の形態の第１変形例の半導体装置の構造を示す断面図である。 実施の形態の第１変形例の半導体装置の構造を示す断面図である。 実施の形態の第２変形例の半導体装置の構造を封止体を透過して示す平面図である。 図２０の半導体装置の組み立てで用いられるリードフレームの構造を示す部分平面図である。 図２０の半導体装置における太線ワイヤの接合状態を示す拡大部分平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
図１は実施の形態の半導体装置の構造の一例を示す斜視図、図２は図１の半導体装置の表面側の構造の一例を示す平面図、図３は図１の半導体装置の側面側の構造の一例を示す側面図、図４は図１の半導体装置の裏面側の構造の一例を示す裏面図、図５は図１の半導体装置の構造の一例を封止体を透過して示す平面図である。また、図６は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図７は図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図８は図１のＣ−Ｃ線に沿って切断した構造の一例を示す断面図、図９は図１のＤ−Ｄ線に沿って切断した構造の一例を示す断面図である。さらに、図１０は図１のＥ−Ｅ線に沿って切断した構造の一例を示す断面図、図１１は図１のＡ−Ａ線におけるリード断面構造とめっき構造の一例を示す部分断面図および拡大部分断面図、図１２は図１のＢ−Ｂ線におけるリード断面構造とめっき構造の一例を示す部分断面図および拡大部分断面図である。
図１〜図５に示す本実施の形態の半導体装置は、リードフレームを用いて組み立てられる樹脂封止型の半導体パッケージ（以降、単にパッケージと言う）７であり、半導体チップとリードとの電気的な接続に大小２種類の太さ（直径）のワイヤ（細線）が用いられたものである。
本実施の形態では、上記パッケージ７の一例として、出力ピン（出力リード）が７本設けられたＩＰＤ（インテリジェントパワーデバイス）を取り上げて説明する。ＩＰＤは、主に、車載用等として用いられるパワーデバイス用のパッケージ７であるが、パッケージ７においても、ＯＮ抵抗低減のため、出力側（ＭＯＳ側）用の内部接続配線には抵抗を少なくして大電流を流すために可能な限り太い（直径が大きい）ワイヤを使用し、一方、制御回路側は信号程度の微弱な電流しか流さないため、細い（直径が小さい）ワイヤを使用している。
すなわち、本実施の形態のパッケージ７では、制御回路用の信号等に用いられる細い（直径が小さい）第１ワイヤと、出力側（ＭＯＳ側）の内部接続配線に接続されて大きな電流が流れる太い（直径が大きい）第２ワイヤとが用いられている。
図１〜図５に示すパッケージ７の構造について説明すると、半導体素子（ＭＯＳやその制御回路等の半導体集積回路）が形成された半導体チップ１と、半導体チップ１が搭載されたダイパッド３ａと、ダイパッド３ａの横に並んで配置された複数（ここでは、７本）のリードと、半導体チップ１の電極パッド１ｃと複数のリードとを電気的に接続する複数のワイヤ６とを有している。
なお、図５に示すように、半導体チップ１の表面１ａ（図６，７参照）には、複数の電極パッド１ｃが設けられており、これら複数の電極パッド１ｃは、複数の第１電極パッド１ｃａと複数の第２電極パッド１ｃｂとを含んでいる。
また、複数のリードのそれぞれは、インナリード３ｂと、このインナリード３ｂと一体に形成され、かつ出力ピン（外部端子）となるアウタリード３ｃとを含んでおり、さらに、複数のインナリード３ｂは、第１リード３ｂａと第２リード３ｂｂとを含んでいる。
また、複数のワイヤ６は、直径が小さい（細い）第１ワイヤであるＡｕワイヤ６ａと、Ａｕワイヤ６ａより直径が大きい（太い）第２ワイヤであるＡｌワイヤ６ｂとを含んでいる。ここで、Ａｕワイヤ６ａは、Ａｕを主成分とするワイヤであり、一例として、Ａｕ−Ｐｄワイヤであるが、Ｃｕワイヤ等を用いても良い。Ａｕワイヤ６ａの直径は、例えば２３μｍ程度である。一方、Ａｌワイヤ６ｂの直径は、例えば３００μｍ程度である。
なお、半導体チップ１、複数の第１リード３ｂａと第２リード３ｂｂ、複数のＡｕワイヤ６ａとＡｌワイヤ６ｂ、およびダイパッド３ａの一部は、封止用樹脂から成る封止体４によって封止されている。
また、ダイパッド３ａは、図６，７に示すように上面３ａａとその反対側の下面３ａｂを有しており、半導体チップ１は、ダイパッド３ａの上面３ａａにダイボンド材５を介して搭載されている。ダイボンド材５は、例えば、半田である。
また、ダイパッド３ａの上面３ａａは、図５に示すように略四角形であり、複数のインナリード３ｂのリード列と対向する第１辺３ａｃと、第１辺３ａｃに交差すると共にお互いに対向する第２辺３ａｄおよび第４辺３ａｆと、第１辺３ａｃに対向する第３辺３ａｅとを有している。
なお、ダイパッド３ａは、その第１辺３ａｃにおいて、吊りリード３ｄと一体で形成されており、これにより、吊りリード３ｄによって支持されている。吊りリード３ｄは、複数のインナリード３ｂのリード列の中央に配置されている。
また、ダイパッド３ａは、その第３辺３ａｅにおいて、放熱板３ｅと一体で形成されており、図２〜図５に示すように、放熱板３ｅは、封止体４から露出している。さらに、図４に示すように、ダイパッド３ａもその下面３ａｂが封止体４の裏面４ａに露出している。
このように封止体４から露出する放熱板３ｅが設けられていると共に、ダイパッド３ａの下面３ａｂも封止体４の裏面４ａに露出しているため、半導体チップ１から発せられる熱を放熱板３ｅとダイパッド３ａの下面３ａｂとから放出することができ、パッケージ７の放熱性を高めることができる。
また、半導体チップ１は、表面（主面）１ａと、その反対側の裏面１ｂを有しており、表面１ａには、図５に示すように複数の電極パッド１ｃが形成されている。したがって、図６に示すように、半導体チップ１は、その裏面１ｂがダイパッド３ａの上面３ａａと対向するように、ダイボンド材５を介してダイパッド３ａ上に搭載されている。
なお、半導体チップ１の表面１ａに形成された複数の電極パッド１ｃのうち、図５に示す第２電極パッド１ｃｂは、大電流が流れるため、その面積も大きく確保されており、一方、複数の第１電極パッド１ｃａのそれぞれは、第２電極パッド１ｃｂに比べて遥かに小さな面積のパッドとなっている。
したがって、半導体チップ１の複数の電極パッド１ｃのうちの第１電極パッド１ｃａと、複数のインナリード３ｂのうちの第１リード３ｂａとが、細いＡｕワイヤ６ａを介して電気的に接続されている。
一方、半導体チップ１の複数の電極パッド１ｃのうちの第２電極パッド１ｃｂと、複数のインナリード３ｂのうちの第２リード３ｂｂとが、太いＡｌワイヤ６ｂで電気的に接続されている。
また、第１リード３ｂａや第２リード３ｂｂにそれぞれ繋がる複数のアウタリード３ｃは、吊りリード３ｄに繋がるアウタリード３ｃを除いて、図１および図３に示すようにガルウィング状に曲げ成形されており、さらに、全てのアウタリード３ｃの表面（先端の切断面は除く）は、図６〜図８に示すように、外装めっき９が施されている。外装めっき９は、例えば錫（Ｓｎ）１００％のめっきであり、同様の外装めっき９がダイパッド３ａの下面３ａｂや放熱板３ｅの表面等、封止体４から露出する部分に施されている。
なお、ダイパッド３ａ、各リード（インナリード３ｂ、アウタリード３ｃ）、吊りリード３ｄおよび放熱板３ｅは、例えば銅（Ｃｕ）合金あるいは鉄（Ｆｅ）系合金等の板材からなるものである。
また、封止体４は、例えばエポキシ系の熱硬化性樹脂等からなるものである。
本実施の形態のパッケージ７では、複数のインナリード３ｂのそれぞれは、図５に示すように、ダイパッド３ａ側の先端にワイヤ接合部であるステッチ部３ｂｃを有しており、さらに、各ステッチ部３ｂｃは、最表面に第１めっきが施された第１領域３ｂｄと、最表面に第１めっきと異なる第２めっきが施された第２領域３ｂｅとを有している。
さらに、ステッチ部３ｂｃにおける第２領域３ｂｅは、ダイパッド３ａ側に配置され、一方、第１領域３ｂｄは、第２領域３ｂｅよりダイパッド３ａから離れた位置に配置されている。
すなわち、各ステッチ部３ｂｃにおいて、ダイパッド３ａ側には、最表面に第２めっきが施された第２領域３ｂｅが形成され、封止体４の周縁部側には、最表面に第１めっきが施された第１領域３ｂｄが形成されている。
また、ステッチ部３ｂｃの第１領域３ｂｄには、Ａｕワイヤ６ａが電気的に接続されており、一方、第２領域３ｂｅには、Ａｌワイヤ６ｂが電気的に接続されている。
そこで、第１領域３ｂｄの最表面には、図１１に示すように、第１めっきとして、Ａｕワイヤ６ａとの接続が良好となるようにＡｇめっき８ｂが施され、一方、ダイパッド３ａ側の第２領域３ｂｅの最表面には、図１２に示すように、第２めっきとして、Ａｌワイヤ６ｂとの接続が良好となるようにＮｉめっき８ａが施されている。
なお、各インナリード３ｂにおいて、図１１および図１２のそれぞれの拡大断面図に示すように、ステッチ部３ｂｃの第１領域３ｂｄではＡｇめっき（第１めっき）８ｂとＮｉめっき（第２めっき）８ａとが積層されており、Ａｇめっき８ｂの下層にＮｉめっき８ａが配置されている。さらに、Ｎｉめっき８ａは、第１領域３ｂｄと第２領域３ｂｅとの両方に亘って配置されており、ダイパッド３ａ側の第２領域３ｂｅでは、Ｎｉめっき８ａのみが形成された構造となっている。
すなわち、各インナリード３ｂのステッチ部３ｂｃにおいて、第１領域３ｂｄは、下層のＮｉめっき８ａと上層のＡｇめっき８ｂとからなる２層めっき構造となっているのに対して、第２領域３ｂｅは、Ｎｉめっき８ａのみの１層めっき構造となっており、Ｎｉめっき８ａが第１領域３ｂｄと第２領域３ｂｅとに形成された構造となっている。
ただし、第１領域３ｂｄは、必ずしも２層めっき構造になっていなくてもよく、最表面にＡｇめっき８ｂが形成されていれば１層めっき構造であってもよい。
これにより、各ステッチ部３ｂｃにおいて、ダイパッド３ａ側の領域（第２領域３ｂｅ）の最表面にＮｉめっき８ａを配置し、封止体４の周縁部側の領域（第１領域３ｂｄ）の最表面にＡｇめっき８ｂを配置することができる。
なお、Ａｇめっき８ｂおよびＮｉめっき８ａは、リードフレーム形成段階のスタンピングによるダイパッド３ａおよび複数のリード（インナリード３ｂおよびアウタリード３ｃ）を形成する前に、後述する図１５に示すリードフレーム３にストライプめっき方法によって形成されたものである。ストライプめっき方法を採用することにより、低コストでＡｌワイヤ６ｂとＡｕワイヤ６ａとに対応させることができる。
これにより、図７および図１２に示すように、太いＡｌワイヤ６ｂを接続する第２リード３ｂｂのステッチ部３ｂｃにおいて、その先端側にＮｉめっき８ａが配置されているため、ウェッジボンディングでの接続有効エリアを確保することができ、太線ワイヤであるＡｌワイヤ６ｂのワイヤボンディングにおける接続信頼性を高めることができると共に、接続信頼性を確保することができる。
なお、細いＡｕワイヤ６ａは、ボールボンディングを採用するため、ステッチ部３ｂｃの封止体４の周縁部側に配置されたＡｇめっき８ｂの領域（第１領域３ｂｄ）であっても、図６および図１１に示すように、リード上方に向けてワイヤループを形成しながらワイヤボンディングすることができるため、先端側のＮｉめっき８ａに接触することなく、ワイヤループを形成することができる。
このように各ステッチ部３ｂｃにおいて、Ａｌワイヤ６ｂに最適なＮｉめっき８ａを第２領域３ｂｅに施し、かつＡｕワイヤ６ａに最適なＡｇめっき８ｂを第１領域３ｂｄに施すことができるため、それぞれのワイヤ６の接続信頼性を高めることができる。
また、図５に示すように複数のインナリード３ｂの各ステッチ部３ｂｃにおいて、第２領域３ｂｅの平面視の面積は、第１領域３ｂｄの平面視の面積より大きい。
したがって、２ｎｄボンディングが行われる各ステッチ部３ｂｃにおいて、ダイパッド側に位置するＮｉめっき８ａの領域の方を、封止体４の周縁部側に位置するＡｇめっき８ｂの領域よりも平面視での面積を広く形成することができる。
その結果、太いＡｌワイヤ６ｂの２ｎｄ側におけるウェッジボンディングでの接続有効エリアを十分に確保することができるため、ウェッジボンディングでの接続性をより高めることができる。
次に、本実施の形態のパッケージ７の構造におけるその他の特徴部分について説明する。
図５に示すように、第２リード３ｂｂのステッチ部３ｂｃのダイパッド３ａ側の第２領域３ｂｅは、第１リード３ｂａのステッチ部３ｂｃの第２領域３ｂｅよりダイパッド３ａに近づく方向に延びた延在部３ｂｂａを有している。
このように第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅに延在部３ｂｂａが設けられていることにより、Ａｌワイヤ６ｂをウェッジボンディングする際に後述する図１７のクランパ１２で第２リード３ｂｂを押し付ける時のクランプエリアとして使用することができ、ワイヤボンディング（ウェッジボンディング）時のクランプエリアを十分確保することができる。
また、ダイパッド３ａは、その第２リード３ｂｂの延在部３ｂｂａに対向する位置に切り欠き部３ａｇを有している。この切り欠き部３ａｇは、これに対向して配置された第２リード３ｂｂの延在部３ｂｂａの形状に応じてダイパッド３ａの上面３ａａの角部を、平面視で斜めに切り欠いたものである。
なお、ダイパッド３ａの切り欠き部３ａｇは、ダイパッド３ａの上面３ａａにおいて、そのチップ搭載能力に影響を及ぼさない程度にダイパッド３ａを切り欠いたものである。ここで、ダイパッド３ａのチップ搭載能力に影響を及ぼさない程度とは、平面視でダイパッド３ａから半導体チップ１が突出しない程度の意味である。
このように第２リード３ｂｂの延在部３ｂｂａの形状に対応させてダイパッド３ａの角部に切り欠き部３ａｇが形成されていることにより、第２リード３ｂｂとダイパッド３ａの接触を避けることができる。
また、図５に示すように、本実施の形態のパッケージ７においては、複数のインナリード３ｂから成るリード列と、ダイパッド３ａの第１辺３ａｃとが対向して配置されている。すなわち、ダイパッド３ａの１つの辺である第１辺３ａｃに対して７本のインナリード３ｂが全て対向し、かつ１列に並んで配置されている。これは、隣り合うリード間の間隔を可能な限り詰めた状態で７本のインナリード３ｂを配置したものであり、その結果、パッケージサイズを大きくすることなく、出力リードの本数を増やして高機能化の実現を図ることができる構造となっている。
また、パッケージ７では、複数のインナリード３ｂから成るリード列の中心にダイパッド３ａを支持する吊りリード３ｄが配置されており、さらに第１リード３ｂａのステッチ部３ｂｃの第１領域３ｂｄは、第１領域３ｂｄの幅方向の中心線３ｂａａが第１リード３ｂａの幅方向の中心線３ｂａｂより吊りリード３ｄ側に位置している。
すなわち、第１リード３ｂａは、封止体４の周縁部側からダイパッド３ａ側に向かうにつれて、平面視で吊りリード３ｄ側に屈曲した形となっており、その結果、第１リード３ｂａの第１領域３ｂｄの中心線３ｂａａが、平面視で第１リード３ｂａの幅方向の中心線３ｂａｂよりは吊りリード３ｄ側に位置している。つまり、吊りリード３ｄの両側において、各第１リード３ｂａは、それぞれの第１領域３ｂｄがダイパッド３ａ側に寄って配置されている。
これにより、太いＡｌワイヤ６ｂを接続するステッチ部３ｂｃの第２領域３ｂｅの面積をリードの幅方向に大きく形成することができる。特に、７本のインナリード３ｂから成るリード列において、２本の第２リード３ｂｂのそれぞれが上記リード列の両端に配置されている。
これにより、上記リード列の両端では、それぞれ片側には隣のリードが配置されていないため、リードの幅方向に対してステッチ部３ｂｃを大きく形成することができる。
その結果、ステッチ部３ｂｃの第２領域３ｂｅにおいて太いＡｌワイヤ６ｂとステッチ部３ｂｃの第２領域３ｂｅとの接続信頼性を高めることができる。
また、本実施の形態のパッケージ７では、図９に示すように、ダイパッド３ａの第１辺３ａｃ側の側面と第３辺３ａｅ側の側面とに、突起部３ａｈが設けられている。さらに、図１０に示すように、ダイパッド３ａの第２辺３ａｄ側の側面と第４辺３ａｆ側の側面とに、突起部３ａｉが設けられている。
このようにダイパッド３ａの各側面に突起部３ａｈ，突起部３ａｉが設けられていることにより、封止用樹脂（封止体４）との食いつきを向上させることができ、ダイパッド３ａの封止体４からの脱落を抑制または防止することができる。
また、図５に示すダイパッド３ａの第３辺３ａｅ側の側面と繋がる放熱板３ｅとの接合部３ａｍには、図６および図７に示すように、凹部３ａｊとＶ溝３ａｋが設けられており、さらに凹部３ａｊ内には突起部３ａｊａが形成されている。
このようにダイパッド３ａと放熱板３ｅとを接続する接合部３ａｍに、凹部３ａｊやＶ溝３ａｋが設けられていることにより、封止用樹脂（封止体４）との食いつきを向上させることができ、ダイパッド３ａおよび放熱板３ｅのリード延在方向への移動を抑制もしくは防止することができる。さらに、凹部３ａｊ内に突起部３ａｊａが形成されていることにより、放熱板３ｅの封止体４からの外れや脱落を抑制または防止することができる。
次に、本実施の形態の半導体装置（パッケージ７）の組み立てを、図１３に示す組み立てフローに沿って説明する。
図１３は図１の半導体装置の組み立て手順の一例を示すフロー図、図１４は図１３の組み立てで用いられるリードフレームにおけるめっき形成方法の一例を示すプロセスフロー図である。さらに、図１５は図１３の組み立てで用いられるリードフレームの構造の一例を示す部分平面図、図１６は図１の半導体装置の組み立ての太線ワイヤのワイヤボンディング工程におけるクランプエリアの一例を示す拡大部分平面図、図１７は図１６のクランプエリアを押さえて太線ワイヤをワイヤボンディングしている状態の一例を示す拡大部分平面図である。
まず、図１４を用いて本実施の形態のリードフレーム３へのＮｉめっき８ａとＡｇめっき８ｂの形成方法について説明する。
本実施の形態の半導体装置（パッケージ７）の組み立てで用いられるリードフレーム３は、スタンピングによってダイパッド３ａや複数のリード（インナリード３ｂおよびアウタリード３ｃ）を形成する前に、ストライプめっき方法によって所望箇所にＮｉめっき８ａおよびＡｇめっき８ｂを形成するものである。
なお、ストライプめっき方法は、リード材（リードフレーム３）の表面に、所定の幅をもってリード材の長さ方向に帯状に部分めっきを形成する方法である。
まず、図１４のステップＳ１０１に示すマスキングテープ貼り付けを行う。リードフレーム３は、ここでは、コイル状に巻かれており、めっき形成は、コイル状に巻かれた状態のリードフレーム３に対して行う。この時、めっきを付けない箇所にマスキングテープ１０を貼り付ける。つまり、めっきを付ける箇所が開口するようにリードフレーム３にマスキングテープ１０を貼り付ける。
その後、ステップＳ１０２に示すＮｉめっき形成を行う。ここでは、マスキングテープ１０が貼られていない開口部にＮｉめっき８ａを形成する。
その後、ステップＳ１０３に示すマスキングテープ貼り付けを行う。ここでは、Ｎｉめっき８ａ上のＡｇめっき８ｂを形成する箇所のみ開口するように、Ｎｉめっき８ａの一部の上とマスキングテープ１０上にマスキングテープ１１を貼り付ける。
その後、ステップＳ１０４に示すＡｇめっき形成を行う。ここでは、マスキングテープ１０とマスキングテープ１１が貼り付けられていないＮｉめっき８ａ上の開口部にＡｇめっき８ｂを形成する。
これにより、Ｎｉめっき８ａの一部の上にＡｇめっき８ｂが形成された状態となる。
その後、ステップＳ１０５に示すマスキングテープ剥がしを行う。ここでは、リードフレーム３からマスキングテープ１０とマスキングテープ１１を全て剥がす。これにより、リードフレーム３上の所望箇所にＮｉめっき８ａとその一部の上層にＡｇめっき８ｂとが形成される。
その後、ステップＳ１０６に示すスタンピングを行って、図１５に示すような、ダイパッド３ａや複数のリード（インナリード３ｂ、アウタリード３ｃおよび吊りリード３ｄ等）が形成されたリードフレーム３が形成される。
この時、図１５に示すように、各インナリード３ｂのそれぞれのステッチ部３ｂｃの第１領域３ｂｄの最表面にはＡｇめっき８ｂが形成され、一方、ステッチ部３ｂｃの第２領域３ｂｅの最表面にはＮｉめっき８ａが形成された状態となっている。これにより、上面３ａａを有するダイパッド３ａと、ダイパッド３ａの横に並んで配置され、かつそれぞれダイパッド３ａ側の先端にステッチ部（ワイヤ接合部）３ｂｃを有する複数のリード（インナリード３ｂおよびアウタリード３ｃ）とを備え、さらに各ステッチ部３ｂｃにＮｉめっき８ａとＡｇめっき８ｂが形成されたリードフレーム３を準備する。
一方、リードフレーム３の形成とは、別の工程で、図１３のステップＳ１に示すウェハ貼り付けを行い、その後、ステップＳ２のウェハダイシングを行って、良品の半導体チップ１を取得する。
次に、ステップＳ３のダイボンディングを行う。ここでは、図５および図６に示すように、表面１ａと表面１ａに形成された複数の電極パッド１ｃを有する半導体チップ１をダイパッド３ａの上面３ａａに搭載する。
この時、半田等のダイボンド材５を介してダイパッド３ａ上に半導体チップ１を搭載する。
その後、ステップＳ４のＡｌワイヤボンディングを実施する。ここでは、半導体チップ１の複数の電極パッド１ｃのうちの第２電極パッド１ｃｂと、複数のインナリード３ｂのうちの第２リード３ｂｂとをＡｌワイヤ６ｂによって電気的に接続する。
なお、複数のインナリード３ｂのそれぞれのステッチ部３ｂｃは、ダイパッド３ａ側に配置された第２領域３ｂｅと、第２領域３ｂｅよりダイパッド３ａから離れた位置に配置された第１領域３ｂｄとを備えており、さらに各ステッチ部３ｂｃの第１領域３ｂｄの最表面にはＡｇめっき８ｂが形成され、一方、各ステッチ部３ｂｃの第２領域３ｂｅの最表面にはＮｉめっき８ａが形成されている。
また、第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅは、第１リード３ｂａのステッチ部３ｂｃの第２領域３ｂｅよりダイパッド３ａに近づく方向に延びた延在部３ｂｂａを有している。
そこで、半導体チップ１の第２電極パッド１ｃｂと第２リード３ｂｂとをＡｌワイヤ６ｂによって電気的に接続する際に、図１６に示す第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅの延在部３ｂｂａを、図１７に示すようにクランパ１２によって押さえた状態で接続する。
詳細には、図１６に示す第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅの延在部３ｂｂａのクランプエリアＡ（網掛け部）と、第１領域３ｂｄのクランプエリアＢ（網掛け部）とを、それぞれ図１７に示すようにクランパ１２によって押さえ付けた状態でウェッジボンディングによってＡｌワイヤ６ｂを接続する。なお、図１６および図１７に示す領域Ｃが、ボンディング時にウェッジツールで押さえ付けられる箇所である。
これにより、Ａｌワイヤ６ｂに対しても十分な超音波を印加することができるため、Ａｌワイヤ６ｂと第２リード３ｂｂの接続信頼性を高めることができる。
その後、ステップＳ５のＡｕワイヤボンディングを実施する。ここでは、図５および図６に示すように、半導体チップ１の複数の電極パッド１ｃのうちの第１電極パッド１ｃａと、複数のインナリード３ｂのうちの第１リード３ｂａの第１領域３ｂｄとをＡｕワイヤ６ａによって電気的に接続する。この時のワイヤボンディングは、ボールボンディングである。
すなわち、半導体チップ１の第１電極パッド１ｃａと第１リード３ｂａのステッチ部３ｂｃの第１領域３ｂｄとを、ボールボンディングによってＡｕワイヤ６ａを介して電気的に接続する。つまり、２ｎｄ側では、Ａｕワイヤ６ａを第１リード３ｂａのステッチ部３ｂｃの第１領域３ｂｄのＡｇめっき８ｂに接続する。
ワイヤボンディング後、ステップＳ６の樹脂封入（樹脂モールド）を行う。ここでは、複数のインナリード３ｂ、吊りリード３ｄ、ダイパッド３ａの一部、半導体チップ１、複数の第１リード３ｂａおよび第２リード３ｂｂを、封止用樹脂によって封入し、封止体４を形成する。
その後、ステップＳ７に示す高温保管を行う。ここでは、ベーク処理によって封止体４を硬化させる。
その後、ステップＳ８に示すタイバーカットを行う。ここでは、図１５に示すリードフレーム３のタイバー３ｆを切断し、アウタリード３ｃを個々に分離する。
その後、ステップＳ９に示すめっき形成を行って、封止体４から突出する複数のアウタリード３ｃの表面に外装めっき９を形成し、さらにめっき形成後、ステップＳ１０に示す個片分離を行って各アウタリード３ｃおよび吊りリード３ｄを切断すると共に、各アウタリード３ｃをガルウィング状に曲げ成形する。
その後、ステップＳ１１に示す特性選別を行う。ここでは、組み立てられたパッケージ７に対して電気的特性検査を行い、良品・不良品の判別を行う。
特性選別後、良品と判定されたパッケージ７に対してステップＳ１２に示す捺印を行う。ここでは、図１に示す封止体４の表面に、例えば製品の型番等の情報をマーク（捺印）する。
捺印後、ステップＳ１３の自動外観により、パッケージ７の外観検査を行う。
その後、ステップＳ１４に示すテーピングを行い、さらにステップＳ１５に示すテーピング外観を行ってテーピング状態の外観検査を行う。
その後、ステップＳ１６に示す特性検査を行って、さらにステップＳ１７に示す梱包を行う。梱包後、ステップＳ１８に示す梱包検査およびステップＳ１９に示す入庫を行い、その後、出荷となる。
本実施の形態の半導体装置（パッケージ７）およびその製造方法によれば、以下の効果を得ることができる。すなわち、複数のインナリード３ｂの各ステッチ部３ｂｃは、最表面にＡｇめっき８ｂが施された第１領域３ｂｄと、最表面にＮｉめっき８ａが施された第２領域３ｂｅとを有している。さらに、第２領域３ｂｅがダイパッド３ａ側に配置され、かつ第１領域３ｂｄは第２領域３ｂｅよりダイパッド３ａから離れた位置（封止体４の周縁部側）に配置されているため、太いＡｌワイヤ６ｂを第２リード３ｂｂの第２領域３ｂｅに接続し、細いＡｕワイヤ６ａを第１リード３ｂａの第１領域３ｂｄに接続することができる。
つまり、複数のインナリード３ｂのそれぞれのステッチ部３ｂｃにおいて、第１領域３ｂｄと第２領域３ｂｅとで、最表面に施すめっきの種類を分けることができる。すなわち、本実施の形態では、各ステッチ部３ｂｃにおいて、ダイパッド３ａ側の第２領域３ｂｅにはＮｉめっき８ａが施され、封止体４の周縁部側にはＡｇめっき８ｂが施されており、このようにワイヤ６の種別に応じてリードのステッチ部３ｂｃの第１領域３ｂｄと第２領域３ｂｅに施すめっきの種類を分けることができる。
その結果、各ステッチ部３ｂｃに形成するめっきとしてＡｕめっきの１種類のみを使用するということを避けることができるため、パッケージ７のコストの低減化を図ることができる。
また、複数のリードのそれぞれのステッチ部３ｂｃは、ダイパッド３ａ側に配置された第２領域３ｂｅと、ダイパッド３ａから離れた位置（封止体４の周縁部側）に配置された第１領域３ｂｄとを備えており、第２リード３ｂｂの第２領域３ｂｅは、第１リード３ｂａの第２領域３ｂｅよりダイパッド３ａに近づく方向に延びた延在部３ｂｂａを有している。
これにより、第２リード３ｂｂの第２領域３ｂｅに太いＡｌワイヤ６ｂをウェッジボンディングする際に、クランパ１２によって押さえ付けるクランプエリアを延在部３ｂｂａに確保することができる。
したがって、太いＡｌワイヤ６ｂに対しても安定してワイヤボンディングを行うことができ、ボンディング接合性を確保することができる。
その結果、パッケージ７の信頼性を向上させることができる。
また、２種類の直径（太さ）のワイヤ６を用いたパッケージ７であっても、パッケージサイズを変えることなく、出力リードの本数を増やすことができ、高機能化を図ることができる。
このことは、以下に示す課題を解決するための対策である。
すなわち、細線ワイヤと太線ワイヤの２種類の太さ（直径）のワイヤを用いるパワー系の半導体装置において、高機能化のためにパッケージサイズを変えることなく、出力リードの本数を増やしたいという要求があるが、この場合、リードの数を増やすと、リード１本１本のワイヤ接合部（ステッチ部）の大きさが小さく（狭く）なってしまう。
この場合、狭くなった限られた大きさのステッチ部に対して、太線ワイヤをボンディング（ウェッジボンディング）しなければならず、安定してボンディングするためのクランプエリア（ウェッジボンディング時に押さえ付けるエリア）の確保が不十分となり、ワイヤボンディングが不安定になるという課題が発生する。
つまり、太線ワイヤをリードのステッチ部にウェッジボンディングする際には、ワイヤの太さに応じて大きな超音波を印加する必要があるが、ステッチ部をクランパによってしっかりと押さえ付けないと太線ワイヤに超音波の大きなエネルギが十分に伝わらず、ワイヤボンディングの接合性が不安定になる可能性が高い。
このためには、太線ワイヤが接続されるリードのステッチ部において、クランパによる押さえ付けが可能な程度のクランプエリアを十分に確保しなければならない。
そこで、本実施の形態の半導体装置の組み立て工程のワイヤボンディング（ウェッジボンディング）時には、第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅに延在部３ｂｂａを設けたことで、この延在部３ｂｂａでクランプエリアを確保することができ、その結果、太いＡｌワイヤ６ｂに対しても安定してワイヤボンディングを行うことができる。
これにより、ボンディング接合性を確保することができ、パッケージ７の信頼性を向上させることができる。
さらに、上述のように、２種類の直径（太さ）のワイヤ６を用いたパッケージ７であっても、パッケージサイズを変えることなく、出力リードの本数を増やすことができ、高機能化を図ることができる。
次に本実施の形態の変形例について説明する。
図１８は実施の形態の第１変形例の半導体装置の構造を示す断面図、図１９は実施の形態の第１変形例の半導体装置の構造を示す断面図である。さらに、図２０は実施の形態の第２変形例の半導体装置の構造を封止体を透過して示す平面図、図２１は図２０の半導体装置の組み立てで用いられるリードフレームの構造を示す部分平面図、図２２は図２０の半導体装置における太線ワイヤの接合状態を示す拡大部分平面図である。
図１８〜図１９に示す第１変形例は、半導体チップ１の上部に半導体チップ２が積層された構造のパッケージ１３である。すなわち、２つの半導体チップ１，２が混載されたパッケージ１３であり、例えば、半導体チップ１がＭＯＳＩＣであり、一方、半導体チップ２がＭＯＳＩＣを制御する制御ＩＣである。
パッケージ１３では、半導体チップ１上に半導体チップ２が搭載されており、半導体チップ２は、その裏面２ｂが半導体チップ１の表面１ａにフィルム状の接着材等のダイボンド材５を介して接合されている。
パッケージ１３においては、それぞれのチップ間が複数の細線ワイヤ（直径が細い）Ａｕワイヤ６ａによって電気的に接続されている。
また、図１８に示すように、上層の半導体チップ２は、その表面（主面）２ａに形成された電極パッド２ｃが細いＡｕワイヤ６ａを介して第１リード３ｂａ（インナリード３ｂ）のステッチ部３ｂｃの封止体４の周縁部側の第１領域３ｂｄに電気的に接続されている。一方、図１９に示すように、下層の半導体チップ１は、その表面１ａの電極パッド１ｃが太いＡｌワイヤ６ｂを介して第２リード３ｂｂ（インナリード３ｂ）のステッチ部３ｂｃのダイパッド３ａ側の第２領域３ｂｅに電気的に接続されている。
すなわち、パッケージ７と同様に、半導体チップ２の電極パッド２ｃと第１リード３ｂａのステッチ部３ｂｃの第１領域３ｂｄのＡｇめっき８ｂとが、細いＡｕワイヤ６ａによって電気的に接続され、一方、半導体チップ１の電極パッド１ｃと第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅのＮｉめっき８ａとが、太いＡｌワイヤ６ｂによって電気的に接続されている。
このようなパッケージ１３においても、パッケージ７と同様の効果を得ることができる。
すなわち、各ステッチ部３ｂｃにおいて、ダイパッド３ａ側の第２領域３ｂｅにはＮｉめっき８ａが施され、封止体４の周縁部側にはＡｇめっき８ｂが施されており、このようにワイヤ６の種別に応じてリードのステッチ部３ｂｃの第１領域３ｂｄと第２領域３ｂｅに施すめっきの種類を分けることができる。
その結果、各ステッチ部３ｂｃに形成するめっきとしてＡｕめっきの１種類のみを使用するということを避けることができるため、パッケージ１３のコストの低減化を図ることができる。
また、複数のリードの各ステッチ部３ｂｃは、ダイパッド３ａ側に配置された第２領域３ｂｅと、ダイパッド３ａから離れた位置（封止体４の周縁部側）に配置された第１領域３ｂｄとを備えており、第２リード３ｂｂの第２領域３ｂｅは、第１リード３ｂａの第２領域３ｂｅよりダイパッド３ａに近づく方向に延びた図１６の延在部３ｂｂａを有している。
これにより、第２リード３ｂｂの第２領域３ｂｅに太いＡｌワイヤ６ｂをウェッジボンディングする際に、クランパ１２によって押さえ付けるクランプエリアを延在部３ｂｂａに確保することができる。
したがって、パッケージ７と同様に、太いＡｌワイヤ６ｂに対しても安定してワイヤボンディングを行うことができ、ボンディング接合性を確保することができる。
その結果、パッケージ１３の信頼性を向上させることができる。
さらに、２種類の直径（太さ）のワイヤ６を用いたパッケージ１３であっても、パッケージサイズを変えることなく、出力リードの本数を増やすことができ、高機能化を図ることができる。
次に、図２０〜図２２に示す第２変形例は、図１〜図５に示すパッケージ７と同様に、１つの半導体チップ１のみが搭載されたパワー系のパッケージ１４である。
パッケージ１４では、第２リード３ｂｂの延在部３ｂｂａが、ダイパッド３ａの切り欠き部３ａｇと対向する位置に、ダイパッド３ａの第２リード３ｂｂと対向する第１辺３ａｃに対して平面視で傾斜するように設けられた傾斜部３ｂｂｂを有している。すなわち、第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅの延在部３ｂｂａに、傾斜部３ｂｂｂが設けられている。
このように、第２リード３ｂｂのステッチ部３ｂｃの第２領域３ｂｅの延在部３ｂｂａに傾斜部３ｂｂｂが形成され、一方、この傾斜部３ｂｂｂに対応するダイパッド３ａの角部に切り欠き部３ａｇが形成されていることにより、第２リード３ｂｂとダイパッド３ａの接触を確実に避けることができる。
また、図２２に示すように、太いＡｌワイヤ６ｂは、平面視で、第２リード３ｂｂの延在部３ｂｂａの傾斜部３ｂｂｂを横切るように配置されている。
これは、Ａｌワイヤ６ｂが、半導体チップ１の第２電極パッド１ｃｂから第２リード３ｂｂに向けて末広がりに配置されていることで、第２リード３ｂｂの延在部３ｂｂａの傾斜部３ｂｂｂを横切るように配置することが可能になるものである。
その結果、第２リード３ｂｂの延在部３ｂｂａの傾斜部３ｂｂｂが、Ａｌワイヤ６ｂの下部（図２２のＤ部（斜線部））に配置されるため、Ａｌワイヤ６ｂの第２リード３ｂｂのステッチ部３ｂｃでの接続部の面積を大きく確保することができ、Ａｌワイヤ６ｂと第２リード３ｂｂの接続信頼性をさらに高めることができる。
なお、パッケージ１４によって得られるその他の効果については、パッケージ７やパッケージ１３と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、半導体装置（パッケージ７，１３，１４）における出力リードの本数が７本の場合について説明したが、出力リードの本数は８本以上であってもよいことは言うまでもない。
また、上記実施の形態では、上記半導体装置においてダイパッド３ａの下面３ａｂが封止体４の裏面４ａに露出する構造の場合を説明したが、上記半導体装置は、ダイパッド３ａの下面３ａｂ（あるいは一部）が封止体４から露出しない構造であってもよい。
１ 半導体チップ
１ａ 表面（主面）
１ｂ 裏面
１ｃ 電極パッド
１ｃａ 第１電極パッド
１ｃｂ 第２電極パッド
２ 半導体チップ
２ａ 表面（主面）
２ｂ 裏面
２ｃ 電極パッド
３ リードフレーム
３ａ ダイパッド
３ａａ 上面
３ａｂ 下面
３ａｃ 第１辺
３ａｄ 第２辺
３ａｅ 第３辺
３ａｆ 第４辺
３ａｇ 切り欠き部
３ａｈ，３ａｉ 突起部
３ａｊ 凹部
３ａｊａ 突起部
３ａｋ Ｖ溝
３ａｍ 接合部
３ｂ インナリード
３ｂａ 第１リード
３ｂａａ，３ｂａｂ 中心線
３ｂｂ 第２リード
３ｂｂａ 延在部
３ｂｂｂ 傾斜部
３ｂｃ ステッチ部（ワイヤ接合部）
３ｂｄ 第１領域
３ｂｅ 第２領域
３ｃ アウタリード
３ｄ 吊りリード
３ｅ 放熱板
３ｆ タイバー
４ 封止体
４ａ 裏面
５ ダイボンド材
６ ワイヤ
６ａ Ａｕワイヤ（第１ワイヤ）
６ｂ Ａｌワイヤ（第２ワイヤ）
７ パッケージ（半導体装置）
８ａ Ｎｉめっき（第２めっき）
８ｂ Ａｇめっき（第１めっき）
９ 外装めっき
１０，１１ マスキングテープ
１２ クランパ
１３，１４ パッケージ（半導体装置）

Claims (9)

  1. 上面および前記上面と反対側の下面を有するダイパッドと、
    主面および前記主面と反対側の裏面を有し、前記主面に複数の電極パッドが形成され、かつ前記裏面が前記ダイパッドの前記上面と対向するように前記ダイパッド上に搭載された半導体チップと、
    前記ダイパッドの一辺に対向して配置された複数のリードと、
    前記半導体チップの前記複数の電極パッドのうちの第１電極パッドと、前記複数のリードのうちの第１リードとを電気的に接続する第１ワイヤと、
    前記第１ワイヤより直径が太く、かつ前記半導体チップの前記複数の電極パッドのうちの第２電極パッドと、前記複数のリードのうちの第２リードとを電気的に接続する第２ワイヤと、
    を有し、
    前記複数のリードのそれぞれは、前記ダイパッド側の先端にワイヤ接合部を有し、
    前記複数のリードのそれぞれの前記ワイヤ接合部は、最表面に第１めっきが施された第１領域と、最表面に前記第１めっきと異なる第２めっきが施された第２領域とを有し、
    前記第１リードの前記ワイヤ接合部の前記第１領域は、前記第１ワイヤと電気的に接続され、
    前記第２リードの前記ワイヤ接合部の前記第２領域は、前記第２ワイヤと電気的に接続され、
    前記第１ワイヤは、Ａｕを主成分とする金属からなり、
    前記第２ワイヤは、Ａｌを主成分とする金属からなり、
    前記第１領域はＡｇを主成分とする金属からなる前記第１めっきの最表面であり、
    前記第２領域はＮｉを主成分とする金属からなる前記第２めっきの最表面であり、
    前記ワイヤ接合部における前記第２領域は、前記ダイパッド側に配置され、前記第１領域は、前記第２領域より前記ダイパッドから離れた位置に配置されており、
    前記第２リードの前記ワイヤ接合部の前記第２領域は、前記第１リードの前記ワイヤ接合部の前記第２領域より前記ダイパッドに近づく方向に延びた延在部を有しており、
    前記第２リードの前記第２領域の平面視の面積は、前記第１リードの前記第２領域の平面視の面積より大きく、
    前記第１領域は、断面視において前記第１めっきと前記第２めっきとが積層されており、かつ前記第１めっきの下層に前記第２めっきが配置されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１リードの前記第２領域の平面視の面積は、前記第１リードの前記第１領域の平面視の面積より大きく、
    前記第２リードの前記第２領域の平面視の面積は、前記第２リードの前記第１領域の平面視の面積より大きい半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第２めっきは、前記第１領域と前記第２領域とに亘って配置されている半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記第１リードの前記ワイヤ接合部の前記第２領域は、前記複数のリードと対向する前記ダイパッドの前記一辺が延在する第１方向に沿って溝が形成されており、
    前記第２リードの前記ワイヤ接合部の前記第２領域には、前記第１方向に沿った溝を有していない半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第１リードの前記ワイヤ接合部の前記第２領域は、前記複数のリードと対向する前記ダイパッドの前記一辺が延在する第１方向に沿って溝が形成されており、
    前記第２リードの前記ワイヤ接合部の前記第２領域には、前記第１方向に沿った溝を有していない半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第２リードの前記ワイヤ接合部の平面視の面積は、前記第１リードの前記ワイヤ接合部の平面視の面積より大きい半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１リードの前記ワイヤ接合部の前記第２領域の平面視の面積は、前記第１リードの前記ワイヤ接合部の前記第１領域の平面視の面積より大きい半導体装置。
  8. 請求項６に記載の半導体装置において、
    前記第２リードの前記ワイヤ接合部の前記第２領域の平面視の面積は、前記第２リードの前記ワイヤ接合部の前記第１領域の平面視の面積より大きい半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記第１および第２ワイヤ、前記ダイパッドの一部、前記半導体チップ、および前記複数のリードの一部を樹脂で封止する封止体を有し、
    前記封止体は、前記ダイパッドの前記一辺に対向する側面を有し、
    前記側面より前記複数のリードのそれぞれの一部が露出しており、
    前記第２リードの長さは、前記一辺の延在方向に直交する方向において前記第１リードの長さより長い半導体装置。
JP2012243289A 2012-11-05 2012-11-05 半導体装置およびその製造方法 Active JP6121692B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012243289A JP6121692B2 (ja) 2012-11-05 2012-11-05 半導体装置およびその製造方法
US14/065,242 US9147647B2 (en) 2012-11-05 2013-10-28 Semiconductor device and method of manufacturing the same
CN201810065539.3A CN108461457B (zh) 2012-11-05 2013-11-04 半导体器件及其制造方法
CN201310538497.8A CN103811452B (zh) 2012-11-05 2013-11-04 半导体器件及其制造方法
US14/829,422 US9240368B2 (en) 2012-11-05 2015-08-18 Semiconductor device and method of manufacturing the same
US14/961,589 US9349675B2 (en) 2012-11-05 2015-12-07 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012243289A JP6121692B2 (ja) 2012-11-05 2012-11-05 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017001812A Division JP6408038B2 (ja) 2017-01-10 2017-01-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014093431A JP2014093431A (ja) 2014-05-19
JP6121692B2 true JP6121692B2 (ja) 2017-04-26

Family

ID=50621594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012243289A Active JP6121692B2 (ja) 2012-11-05 2012-11-05 半導体装置およびその製造方法

Country Status (3)

Country Link
US (3) US9147647B2 (ja)
JP (1) JP6121692B2 (ja)
CN (2) CN103811452B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP6352009B2 (ja) * 2013-04-16 2018-07-04 ローム株式会社 半導体装置
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US10062639B2 (en) 2014-12-10 2018-08-28 Stmicroelectronics Sdn Bhd Integrated circuit device with plating on lead interconnection point and method of forming the device
JP6652337B2 (ja) * 2015-06-30 2020-02-19 エイブリック株式会社 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US9824959B2 (en) * 2016-03-23 2017-11-21 Texas Instruments Incorporated Structure and method for stabilizing leads in wire-bonded semiconductor devices
JP6649192B2 (ja) * 2016-06-30 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置の梱包方法
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US10249557B2 (en) * 2017-05-23 2019-04-02 Nxp Usa, Inc. Packaged integrated circuit device and methods
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
US10354943B1 (en) * 2018-07-12 2019-07-16 Infineon Technologies Ag Multi-branch terminal for integrated circuit (IC) package
US11889618B2 (en) * 2019-04-25 2024-01-30 Kyocera Corporation Wiring board, electronic component package, and electronic apparatus
CN110408981A (zh) * 2019-09-11 2019-11-05 河南理工大学 一种微导线的电镀连接装置
US20210376563A1 (en) * 2020-05-26 2021-12-02 Excelitas Canada, Inc. Semiconductor Side Emitting Laser Leadframe Package and Method of Producing Same
EP4002445A1 (en) * 2020-11-18 2022-05-25 Infineon Technologies Austria AG Device package having a lateral power transistor with segmented chip pad
US20220301991A1 (en) * 2021-03-22 2022-09-22 Rohm Co., Ltd. Semiconductor device
JPWO2023100754A1 (ja) * 2021-12-03 2023-06-08
WO2024070958A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 信号伝達装置
WO2024070957A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 信号伝達装置
WO2024070956A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 信号伝達装置
CN115939072B (zh) * 2022-12-29 2023-10-20 佛山市蓝箭电子股份有限公司 一种半导体引线框架及半导体器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1233008B (it) * 1989-09-21 1992-03-14 Sgs Thomson Microelectronics Dispositivo integrato con connessioni perfezionate fra i terminali e la piastrina di materiale semiconduttore integrante componenti elettronici
JPH03109818A (ja) 1989-09-25 1991-05-09 Nippon Telegr & Teleph Corp <Ntt> ディジタル位相比較器
JPH03198356A (ja) 1989-12-26 1991-08-29 Nec Corp 樹脂封止型半導体装置
JPH08213420A (ja) * 1995-02-03 1996-08-20 Hitachi Ltd 半導体装置
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
EP0882308B1 (de) 1996-11-11 2004-02-11 Infineon Technologies AG Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN101447438B (zh) * 2001-12-14 2010-12-01 瑞萨电子株式会社 半导体器件的制造方法
JP3772744B2 (ja) * 2002-01-15 2006-05-10 サンケン電気株式会社 リードフレーム組立体及びそれを使用した半導体装置
KR100993579B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
US6846735B1 (en) * 2002-09-05 2005-01-25 Bridge Semiconductor Corporation Compliant test probe with jagged contact surface
JP2005353976A (ja) * 2004-06-14 2005-12-22 Denso Corp 電子装置
DE112005003614B4 (de) * 2005-07-28 2014-08-21 Infineon Technologies Ag Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
US7274092B2 (en) * 2005-09-13 2007-09-25 Infineon Technologies, Ag Semiconductor component and method of assembling the same
CN101421840A (zh) * 2005-12-30 2009-04-29 飞兆半导体公司 具有双暴露表面的封装式半导体装置及其制造方法
CN2909526Y (zh) * 2006-04-14 2007-06-06 宁波康强电子股份有限公司 点式电镀大功率引线框架
JP4760509B2 (ja) 2006-04-21 2011-08-31 サンケン電気株式会社 リードフレーム組立体
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法
JPWO2011039795A1 (ja) * 2009-09-29 2013-02-21 パナソニック株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN103811452B (zh) 2018-02-09
CN108461457A (zh) 2018-08-28
US20160086875A1 (en) 2016-03-24
CN108461457B (zh) 2021-09-10
US9349675B2 (en) 2016-05-24
CN103811452A (zh) 2014-05-21
US20150357264A1 (en) 2015-12-10
JP2014093431A (ja) 2014-05-19
US9240368B2 (en) 2016-01-19
US9147647B2 (en) 2015-09-29
US20140124912A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
JP6121692B2 (ja) 半導体装置およびその製造方法
JP4294161B2 (ja) スタックパッケージ及びその製造方法
JP4388586B2 (ja) 半導体装置
US7943431B2 (en) Leadless semiconductor package and method of manufacture
JP2002299540A (ja) 半導体装置およびその製造方法
JP2012138476A (ja) 半導体装置の製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP6408038B2 (ja) 半導体装置の製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
KR100422608B1 (ko) 적층칩패키지
JP2009231322A (ja) 半導体装置の製造方法
JP4764608B2 (ja) 半導体装置
KR100281122B1 (ko) 반도체패키지
JP2005150294A (ja) 半導体装置およびその製造方法
JP2006032773A (ja) 半導体装置
JP4153813B2 (ja) 半導体装置及びその製造方法
JPH05251502A (ja) フィルムキャリア半導体装置
JP2003338601A (ja) 半導体装置
JP2002280493A (ja) 半導体装置および装置の製造方法並びに実装構造体
JP2014045161A (ja) 半導体装置の製造方法および半導体装置
KR20080088322A (ko) 반도체 패키지
JPH07211741A (ja) 半導体装置およびその製造方法
JP2005203815A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150