JP5957862B2 - Power module substrate - Google Patents
Power module substrate Download PDFInfo
- Publication number
- JP5957862B2 JP5957862B2 JP2011265431A JP2011265431A JP5957862B2 JP 5957862 B2 JP5957862 B2 JP 5957862B2 JP 2011265431 A JP2011265431 A JP 2011265431A JP 2011265431 A JP2011265431 A JP 2011265431A JP 5957862 B2 JP5957862 B2 JP 5957862B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat dissipation
- ceramic substrate
- circuit layer
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 114
- 230000017525 heat dissipation Effects 0.000 claims description 76
- 239000000919 ceramic Substances 0.000 claims description 70
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 34
- 238000005219 brazing Methods 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 230000005855 radiation Effects 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 238000005304 joining Methods 0.000 description 12
- 238000009413 insulation Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 239000007791 liquid phase Substances 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910017944 Ag—Cu Inorganic materials 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910018134 Al-Mg Inorganic materials 0.000 description 2
- 229910018131 Al-Mn Inorganic materials 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 229910018459 Al—Ge Inorganic materials 0.000 description 2
- 229910018467 Al—Mg Inorganic materials 0.000 description 2
- 229910018461 Al—Mn Inorganic materials 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 2
- 229910007570 Zn-Al Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 238000005242 forging Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板に関する。 The present invention relates to a power module substrate used in a semiconductor device that controls a large current and a high voltage.
従来のパワーモジュールとして、セラミックス基板の一方の面に、回路層となる金属層が積層され、この回路層の上に半導体チップ等の電子部品がはんだ付けされるとともに、セラミックス基板の他方の面に放熱層となる金属層が形成され、この金属層にヒートシンクが接合された構成のものが知られている。 As a conventional power module, a metal layer serving as a circuit layer is laminated on one surface of a ceramic substrate, and an electronic component such as a semiconductor chip is soldered on the circuit layer, and on the other surface of the ceramic substrate. A structure in which a metal layer to be a heat dissipation layer is formed and a heat sink is joined to the metal layer is known.
そして、このようなパワーモジュールに用いられるパワーモジュール用基板においては、セラミックス基板の両側に接合される回路層と放熱層との絶縁性を向上させるために様々な対策がなされている。また、電子部品に流れる電流が大きいと、電子部品自体の発熱だけでなく、ボンディングワイヤ等の配線部にもジュール熱が発生する。そのため、通電時には電子部品及び配線部の発熱と、非通電時にはヒートシンクによる冷却とにより温度変化が短時間に繰り返し作用する(一般的にパワーサイクルという)。このため、主に配線接合部とはんだ接合部において剥離やボイドが進展し熱抵抗の上昇が問題となり、パワーサイクル耐性向上が求められている。 And in the power module substrate used for such a power module, various measures are taken in order to improve the insulation between the circuit layer and the heat dissipation layer bonded to both sides of the ceramic substrate. In addition, when the current flowing through the electronic component is large, not only the heat of the electronic component itself but also Joule heat is generated in the wiring portion such as a bonding wire. For this reason, a temperature change repeatedly acts in a short time (generally referred to as a power cycle) due to heat generation of the electronic components and the wiring part when energized and cooling by a heat sink when not energized. For this reason, peeling and voids develop mainly at the wiring joint and the solder joint, and the rise in thermal resistance becomes a problem, and improvement in power cycle resistance is required.
例えば、特許文献1では、セラミックス基板と放熱層(金属ベース板)との接合面のまわりに段差を設けることにより、回路層と放熱層との絶縁距離(沿面距離)を大きくして絶縁性を向上させるとともに、パワーサイクル耐性を向上させている。
特許文献2では、電子部品上にヒートスプレッタを配置して配線リードの金属箔を接合することにより、電子部品上面側からの放熱性を高め、パワーサイクル耐性を向上させている。また、特許文献3では、電子部品と回路層との間のはんだ接合部を、中央部で薄く、外周部で厚くして設けることで、熱膨張係数差により生じる応力を吸収緩和させてパワーサイクル耐性を向上させている。
For example, in
In
しかし、配線接合部やはんだ接合部における熱抵抗によるパワーサイクル耐性の対策がなされている一方で、パワーモジュール用基板を構成する基板におけるパワーサイクル耐性の対策は少ない。 However, while countermeasures against power cycle resistance due to thermal resistance at wiring joints and solder joints have been taken, there are few countermeasures against power cycle tolerance at the substrate constituting the power module substrate.
本発明は、このような事情に鑑みてなされたものであって、パワーモジュール用基板を大型化することなく絶縁性を維持したまま、パワーサイクル耐性を向上させることができるパワーモジュール用基板を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a power module substrate capable of improving power cycle resistance while maintaining insulation without increasing the size of the power module substrate. The purpose is to do.
本発明は、セラミックス基板の一方の面に電子部品が接合される回路層が積層され、他方の面に放熱層が積層されており、前記放熱層の前記セラミックス基板との接合面とは反対側に、ヒートシンクが接合されるヒートシンク接合面が形成されたパワーモジュール用基板であって、前記セラミックス基板と前記回路層との接合面よりその反対側の電子部品が接合される電子部品搭載面の面積を大きくする張出部が前記回路層の側面の前記電子部品搭載面側に形成され、かつ、前記セラミックス基板と前記放熱層との接合面よりその反対側の前記ヒートシンク接合面の面積を大きくする張出部が前記放熱層の前記ヒートシンク接合面側に形成されており、前記回路層の張出部は、前記セラミックス基板との接合面からの厚さ方向の距離t11が前記回路層の板厚t10の1/4以上1/2以下となるように設定され、前記放熱層の張出部は、前記セラミックス基板との接合面からの厚さ方向の距離t21が前記放熱層の板厚t20の2/5以上7/10以下となるように設定されていることを特徴とする。 In the present invention, a circuit layer to which an electronic component is bonded is laminated on one surface of a ceramic substrate, and a heat dissipation layer is stacked on the other surface, and the heat dissipation layer is opposite to the bonding surface with the ceramic substrate. In addition, a power module substrate on which a heat sink bonding surface to which a heat sink is bonded is formed, and an area of an electronic component mounting surface to which an electronic component opposite to the bonding surface between the ceramic substrate and the circuit layer is bonded An overhanging portion is formed on the electronic component mounting surface side of the side surface of the circuit layer, and the area of the heat sink joint surface opposite to the joint surface between the ceramic substrate and the heat dissipation layer is increased. projecting portion is formed on the heat sink bonding surface side of the heat dissipation layer, overhanging portions of the circuit layer, the distance t11 in the thickness direction from the joint surface between the ceramic substrate The thickness t10 of the circuit layer is set to be ¼ or more and ½ or less of the circuit layer, and the projecting portion of the heat dissipation layer has a distance t21 in the thickness direction from the bonding surface with the ceramic substrate. It is set so that it may become 2/5 or more and 7/10 or less of the plate | board thickness t20 of a layer .
セラミックス基板の一方の面に張出部が設けられた回路層を積層し、セラミック基板の他方の面に張出部が設けられた放熱層を積層することにより、回路層と放熱層との沿面距離を確保し、絶縁性を維持できる。
また、張出部により回路層の体積を増加させ熱容量を増やすことができるので、電子部品の発熱による温度上昇を抑制することができる。放熱層においても、張出部により主面の体積を増加させて熱容量を増やすことができるとともに、ヒートシンク、放熱板などの放熱部材との接合面積を増やすことができるので、放熱性を高めることができる。したがって、パワーサイクル耐性を向上させることができる。
また、セラミックス基板の両面に、回路層及び放熱層を接合する際には、加圧面に対して接合面の面積が小さいため、加圧荷重が十分に接合面に働き、回路層及び放熱層と、セラミックス基板との接合信頼性を向上させることができる。さらに、回路層及び放熱層に設けられた張出部により、接合時の余剰ろう材による回路層の電子部品搭載面及び放熱層のヒートシンク接合面(主面)へのろう材の回り込みが抑制され、ろう材付着に起因する表面のシミ発生が防止され、電子部品等の接合性を向上させることができる。
By laminating a circuit layer with an overhang on one surface of a ceramic substrate and laminating a heat dissipation layer with an overhang on the other surface of the ceramic substrate, the creepage between the circuit layer and the heat dissipation layer A distance can be secured and insulation can be maintained.
Moreover, since the heat capacity can be increased by increasing the volume of the circuit layer by the overhanging portion, it is possible to suppress an increase in temperature due to heat generation of the electronic component. Also in the heat dissipation layer, the volume of the main surface can be increased by the overhanging portion, and the heat capacity can be increased, and the area of the heat sink, heat sink and other heat dissipation members can be increased, so that the heat dissipation can be improved. it can. Therefore, power cycle tolerance can be improved.
In addition, when the circuit layer and the heat dissipation layer are bonded to both surfaces of the ceramic substrate, the area of the bonding surface is small with respect to the pressure surface, so that the pressure load acts on the bonding surface sufficiently, and the circuit layer and the heat dissipation layer The bonding reliability with the ceramic substrate can be improved. Furthermore, the overhanging portions provided in the circuit layer and the heat dissipation layer suppress the wrapping of the brazing material to the electronic component mounting surface of the circuit layer and the heat sink joint surface (main surface) of the heat dissipation layer due to the excess brazing material at the time of bonding. Further, the occurrence of surface stains due to adhesion of the brazing material can be prevented, and the joining properties of electronic parts and the like can be improved.
本発明のパワーモジュール用基板において、前記回路層の板厚t10が1.0mm以上2.0mm以下で、前記放熱層の板厚t20が1.0mm以上2.0mm以下となるように設定されているとよい。
このような回路層及び放熱層を用いることにより、確実にパワーモジュール用基板の絶縁性維持とパワーサイクル耐性を向上させることができる。
In the power module substrate of the present invention, a plate thickness t10 of the circuit layer is less than 1.0mm 2.0mm or less, the thickness t20 of the previous SL radiating layer is set to be 1.0mm or more 2.0mm or less It is good to have.
By using such a circuit layer and a heat dissipation layer, it is possible to reliably improve insulation and power cycle resistance of the power module substrate.
また、IGBTなどのモジュール内で隣接する他のパワーモジュール用基板との間の短絡防止かつ実装密度向上のためには、本発明のパワーモジュール用基板において、前記回路層及び前記放熱層の張出部の外周縁の大きさは、前記セラミックス基板の外周縁の大きさと同じか、それよりも小さく設定されているとよい。 Further, in order to prevent a short circuit with another power module substrate adjacent in the module such as an IGBT and improve the mounting density, in the power module substrate of the present invention, the circuit layer and the heat dissipation layer are extended. The size of the outer peripheral edge of the part may be set to be equal to or smaller than the size of the outer peripheral edge of the ceramic substrate.
本発明によれば、パワーモジュール用基板を大型化することなく絶縁性を維持したまま、パワーサイクル耐性を向上させることができる。 ADVANTAGE OF THE INVENTION According to this invention, power cycle tolerance can be improved, maintaining insulation, without enlarging the board | substrate for power modules.
以下、本発明の一実施形態を、図面を参照しながら説明する。
図1は、本発明の一実施形態のパワーモジュール用基板を用いたパワーモジュールを示している。このパワーモジュール1は、セラミックス等からなるセラミックス基板2を有するパワーモジュール用基板3と、パワーモジュール用基板3の表面に搭載された半導体チップ等の電子部品4と、パワーモジュール用基板3の裏面に接合されたヒートシンク5とから構成される。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a power module using a power module substrate according to an embodiment of the present invention. The
パワーモジュール用基板3は、セラミックス基板2の両面に金属層が積層されており、セラミックス基板2の一方の面に積層される金属層が回路層6となり、その表面に電子部品4がはんだ付けされる。また、セラミックス基板2の他方の面に積層される金属層は放熱層7とされ、その表面にヒートシンク5が取り付けられる。
In the
回路層6の側面は、セラミックス基板2との接合面6aより、その反対側の電子部品搭載面6bの面積を大きくする張出部6cが形成されている。また、放熱層7の側面にも、セラミックス基板2との接合面7aより、その反対側のヒートシンク接合面7b(主面)の面積を大きくする張出部7cが形成されている。そして、これら張出部6c,7cの外周縁の大きさは、セラミックス基板2の外周縁の大きさと同じか、それよりも小さく設定されている。
On the side surface of the
また、回路層6は、板厚t10が1.0mm以上2.0mm以下で、かつ、セラミックス基板2との接合面6aから張出部6cまでの厚さ方向の距離t11が板厚t10の1/4以上1/2以下となるように設定されている。そして、放熱層7は、板厚t20が1.0mm以上2.0mm以下で、かつ、セラミックス基板2との接合面7aから張出部7cまでの厚さ方向の距離t21が、板厚t20の2/5以上7/10以下となるように設定されている。
なお、本実施形態においては、回路層6の張出部6cの突出長さw11は、距離t11と同じ大きさに設けられ、放熱層7の張出部7cの突出長さw21は、距離t21と同じ大きさに設けられている。
The
In the present embodiment, the protruding length w11 of the overhanging
セラミックス基板2は、例えば、AlN(窒化アルミニウム)、Si3N4(窒化珪素)等の窒化物系セラミックス、もしくはAl2O3(アルミナ)等の酸化物系セラミックスやSiC(炭化珪素)等の炭化物系セラミックスにより形成され、その厚さは例えばAlNの場合、0.635mm、1.0mmなどとされ、Al2O3又はSi3N4の場合、0.32mmとされる。
回路層6及び放熱層7は、純度99.00質量%以上のアルミニウム(いわゆる2Nアルミニウム)を用いることができる。特に、純度99.90質量%以上のアルミニウムが望ましく、JIS規格では、1N90(純度99.90質量%以上:いわゆる3Nアルミニウム)又は1N99(純度99.99質量%以上:いわゆる4Nアルミニウム)を用いることができる。なお、回路層6及び放熱層7には、アルミニウムの他、アルミニウム合金、銅及び銅合金を用いることもできる。また、回路層6及び放熱層7の張出部6c,7cは、プレス加工により所望の外形に打ち抜くと同時に、その外周縁部を残して潰す等して形成することができる。
The
The
回路層6及び放熱層7とセラミックス基板2とは、ろう付けにより接合されている。ろう材としては、Al−Si系、Al−Ge系、Al−Cu系、Al−Mg系またはAl−Mn系等の合金が使用される。
なお、回路層6と電子部品4との接合には、Sn−Cu系、Sn−Ag−Cu系,Zn−Al系もしくはPb−Sn系等のはんだ材が用いられる。図中符号8がそのはんだ接合層を示す。また、電子部品4と回路層6の端子部との間は、アルミニウム等からなるワイヤ及びリボンボンディング等(図示略)により接続される。
The
For joining the
また、ヒートシンク5は、平板状のもの、熱間鍛造等によって多数のピン状フィンを一体に形成したもの、押出成形によって相互に平行な帯状フィンを一体に形成したもの等、適宜の形状のものを採用することができる。また、ヒートシンク5と放熱層7との間に、さらにアルミニウム、アルミニウム合金、銅又は銅合金などの金属板で形成された放熱板若しくは応力緩衝層を設けることもできる。
放熱層7とヒートシンク5との間の接合法としては、Al−Si系、Al−Ge系、Al−Cu系、Al−Mg系またはAl−Mn系等の合金のろう材によるろう付け法や、Al−Si系のろう材にフラックスを用いたノコロックろう付け法、放熱層およびヒートシンクにNiめっきを施し、Sn−Ag−Cu系、Zn−AlもしくはPb−Sn系等のはんだ材によりはんだ付けする方法が用いられ、あるいは、シリコングリースによって密着させた状態でねじによって機械的に固定される。
Further, the
As a joining method between the
そして、このように構成されるパワーモジュール用基板3を製造するには、まず、回路層6の接合面6aとセラミックス基板2の表面、及び放熱層7の接合面7aとセラミックス基板2の裏面を、それぞれろう材を挟んで当接させ、これら積層したセラミックス基板2及び回路層6,放熱層7を厚さ方向に1〜5kgf/cm2で加圧しながら、615℃以上645℃以下で加熱することにより、真空又は不活性ガス雰囲気下でろう付けする。
次に、このようにして製造されたパワーモジュール用基板3の放熱層7へヒートシンク5を接合する。また、一般的に回路層6へ実装される半導体チップ等の電子部品は、はんだ付けで行われる。そのため、パワーモジュール用基板3とヒートシンク5との接合体は、はんだ濡れ性を向上させるために、その表面に電解又は無電解Ni若しくはNi合金めっきを施した後に、電子部品をはんだ付けする。
And in order to manufacture the board |
Next, the
図1に示すパワーモジュール用基板3のように、セラミックス基板2の一方の面に張出部6cが設けられた回路層6を積層し、セラミック基板2の他方の面に張出部7cが設けられた放熱層7を積層した場合、回路層6と放熱層7との沿面距離を十分に確保することができる。また、回路層6及び放熱層7の張出部6c,7cの外周縁の大きさを、セラミックス基板2の外周縁の大きさと同じか、それよりも小さく設定することにより、回路層6と放熱層7との間の短絡をより確実に防止することができる。
また、張出部6cにより回路層6の体積を増加させ熱容量を増やすことができるので、電子部品4の発熱による温度上昇を抑制することができる。放熱層7においても、張出部7cにより体積を増加させて熱容量を増やすことができるとともに、ヒートシンク5との接合面7aの面積を増やすことができるので、放熱性を高めることができる。したがって、パワーサイクル耐性を向上させることができる。
Like the
Moreover, since the volume of the
また、セラミックス基板2の両面に回路層6及び放熱層7を積層する際において、加圧面に対して接合面6a,7aの面積が小さいため、加圧荷重が十分に接合面6a,7aに働き、回路層6及び放熱層7と、セラミックス基板2との接合信頼性を向上させることができる。さらに、回路層6及び放熱層7に設けられた張出部6c,7cにより、接合時の余剰ろう材による回路層6の電子部品積層面6b及び放熱層7の主面7bへのろう材の回り込みが抑制され、ろう材付着に起因する表面のシミ発生が防止され、電子部品等の接合性を向上させることができる。
In addition, when the
なお、回路層6は、板厚t10が1.0mm以上2.0mm以下で、かつ、セラミックス基板2との接合面7aから張出部6cまでの厚さ方向の距離t11が板厚t10の1/4以上1/2以下となるように設定され、放熱層7は、板厚t20が1.0mm以上2.0mm以下で、かつ、セラミックス基板2との接合面7aから張出部7cまでの厚さ方向の距離t21が、板厚t20の2/5以上7/10以下となるように設定されることが好ましい。
このような回路層6及び放熱層7を用いることにより、絶縁性を維持したまま、パワーサイクル耐性を向上させることができる。
The
By using the
本発明の効果を確認するために、実施例及び比較例について以下の実験を行った。
(実験1)
回路層及び放熱層ともにアルミニウム純度99.99質量%の金属板を用いた。また、セラミックス基板にはAlNを用い、表1に示す条件でパワーモジュール用基板(試料1〜6)を製造した。試料1〜3のパワーモジュール用基板は、図2(a)に示すように、回路層6のみ張出部6cを有し、放熱層7には張出部が形成されていないものを用いて製造したものである。また、試料4〜6のパワーモジュール用基板は、図2(b)に示すように、放熱層7のみ張出部7cを有し、放熱層6には張出部が形成されていないものを用いて製造したものである。
In order to confirm the effect of the present invention, the following experiments were conducted on the examples and comparative examples.
(Experiment 1)
A metal plate having an aluminum purity of 99.99% by mass was used for both the circuit layer and the heat dissipation layer. Further, AlN was used for the ceramic substrate, and power module substrates (
これら試料1〜6は、表1に示すように、回路層6のセラミックス基板2との接合面6aを19mm角に形成し、放熱層7のセラミックス基板2との接合面7aを21mm角に形成した。また、回路層6の張出部6cの突出長さw11を距離t11と同じ大きさに設け、放熱層7の張出部7cの突出長さw21を距離t21と同じ大きさに設けた。
In these
そして、回路層6の距離t11又は放熱層7の距離t21の大きさを変更したパワーモジュール用基板を複数作製し、それぞれのパワーモジュール用基板にヒートシンクを接合した後に電子部品を搭載してパワーモジュールを製造し、電子部品への通電時における電子部品上面の最高温度を測定した。図3に、試料ごとにまとめた測定結果を示す。
なお、各試料1〜6のセラミックス基板2には、25mm角で板厚0.635mmのものを用い、ヒートシンク5には、30mm角で板厚1mmのJIS規格A6063のアルミニウム合金の金属板を用いた。
また、表1において、距離t11及び距離t21は、図3のグラフの横軸に示すとおり、セラミックス基板2との接合面6a,7aから張出部6c,7cまでの厚さ方向の距離を変量させたものである。
Then, a plurality of power module substrates having different sizes of the distance t11 of the
The
In Table 1, the distance t11 and the distance t21 vary the distance in the thickness direction from the
図3に示すように、パワーモジュール用基板の回路層6又は放熱層7に張出部6c,7cを適切な範囲に設けることにより、放熱性を向上させることができることがわかる
なお、回路層6に張出部6cを設けた試料1〜3では、板厚t10が1.0mm以上2.0mm以下の場合、距離t11が板厚10の1/4以上1/2以下のときに、高い放熱性が得られた。放熱層7に張出部7cを設けた試料4〜6では、板厚t20が1.0mm以上2.0mm以下の場合、距離t21が板厚20の2/5以上7/10以下のときに、高い放熱性が得られた。また、放熱層7に張出部7cを設けた試料4〜6の方が、回路層6に張出部7cを設けた試料1〜3よりも、より高い放熱性が得られることがわかった。
As shown in FIG. 3, it can be seen that the heat radiation can be improved by providing the
(実験2)
回路層及び放熱層ともに、板厚2.0mmでアルミニウム純度99.99質量%の金属板を用いてパワーモジュール用基板(試料21,22)を製造した。これら試料21,22は、共に回路層6のセラミックス基板2との接合面6aを19mm角に形成し、放熱層7のセラミックス基板2との接合面7aを21mm角に形成した。
試料21のパワーモジュール用基板は、図2(a)に示すように、回路層6のみ張出部6cを有するものである。また、試料22のパワーモジュール用基板は、図2(b)に示すように、放熱層7のみ張出部7cを有するものである。
(Experiment 2)
For both the circuit layer and the heat dissipation layer, a power module substrate (samples 21 and 22) was manufactured using a metal plate having a plate thickness of 2.0 mm and an aluminum purity of 99.99 mass%. In both of these samples 21 and 22, the
As shown in FIG. 2A, the power module substrate of the sample 21 has only the overhanging
試料21においては、回路層6の距離t11を1.2mmとし、張出部6cの突出長さw11の大きさを種々変更したパワーモジュール用基板を複数作製した。また、試料22においては、放熱層7の距離t21を1.2mmとし、張出部7cの突出長さw21の大きさを種々変更したパワーモジュール用基板を複数作製した。そして、それぞれのパワーモジュール用基板にヒートシンクを接合した後に電子部品を搭載してパワーモジュールを製造し、電子部品への通電時における電子部品上面の最高温度を測定した。図4に、試料ごとにまとめた測定結果を示す。
なお、各試料21,22のセラミックス基板2には、25mm角で板厚0.6mmのものを用いており、回路層6の張出部6cは、その突出長さw11が3.0mmを超えると、セラミックス基板2の外周縁より突き出る形となり、放熱層7においては、張出部7cの突出長さw21が2.0mmを超えると、セラミックス基板2の外周縁部より突き出る形となる。
また、ヒートシンク5には、30mm角で板厚1mmのJIS規格A6063のアルミニウム合金の金属板を用いた。
In the sample 21, a plurality of power module substrates in which the distance t11 of the
The
The
図4からわかるように、張出部6cの長さw11及び張出部7cの長さw21は、大きくなる程に放熱性が高くなる。
また、回路層6は、張出部6cがセラミックス基板2の外周縁を超えない大きさである3.0mm以下に設定しても、十分に高い放熱性を得られる。同様に、放熱層7は、張出部7cがセラミックス基板2の外周縁を超えない大きさである2.0mm以下に設定しても、十分に高い放熱性を得られる。このように、IGBTなどのモジュール内で隣接する他のパワーモジュール用基板との間の短絡防止かつ実装密度向上のために、張出部6a,7aの外周縁をセラミックス基板2の外周縁の大きさと同じか、それよりも小さく設定しても、十分な放熱効果を得ることができる。
As can be seen from FIG. 4, the greater the length w11 of the
Further, even when the overhanging
(実験3)
回路層及び放熱層ともにアルミニウム純度99.99質量%の金属板を用い、表2に示す条件でパワーモジュール用基板(試料31〜39)を製造した。このうち試料31,34,37は、回路層6及び放熱層7ともに張出部が形成されていないものを用いて製造した(図5)。また、試料32,35,38のパワーモジュール用基板は、放熱層7のみ張出部7cを形成したものを用いて製造した(図2(b))。試料33,36,39は、回路層6及び放熱層7ともに張出部6c,7cを形成したものを用いて製造した(図1)。
(Experiment 3)
A power module substrate (samples 31 to 39) was manufactured under the conditions shown in Table 2 using a metal plate having an aluminum purity of 99.99 mass% for both the circuit layer and the heat dissipation layer. Among these, samples 31, 34, and 37 were manufactured using the
これら試料31〜39は、回路層6のセラミックス基板2との接合面6aを19mm角に形成し、放熱層7のセラミックス基板2との接合面7aを21mm角に形成した。また、回路層6又は放熱層7に張出部6c,7cを設けた試料については、回路層6の張出部6cの突出長さw11を距離t11と同じ大きさに設け、放熱層7の張出部7cの突出長さw21を距離t21と同じ大きさに設けた。
なお、試料31〜33は、回路層6の板厚t10及び放熱層7の板厚t20が1.0mm、試料34〜36は板厚t10及び板厚t20が1.6mm、試料37〜39は板厚t10及び板厚t20が2.0mmの金属板を用いて形成した。また、各試料21〜29のセラミックス基板2には、25mm角で板厚0.6mmのものを用い、ヒートシンク5には、30mm角で板厚1mmのJIS規格A6063のアルミニウム合金の金属板を用いた。
In these samples 31 to 39, the
The samples 31 to 33 have a plate thickness t10 of the
このように形成した試料31〜39のそれぞれのパワーモジュール用基板に、ヒートシンクを接合した後に電子部品を搭載して、パワーモジュールを製造した。そして、各試料21〜29の電子部品への通電から2秒後の電子部品上面の温度を測定した。表2に測定結果を示す。なお、表2の「電子部品上面の温度差」は、試料31,34,37の温度を基準とした各試料の電子部品上面との温度差を示す。
A power module was manufactured by mounting an electronic component on the power module substrate of each of the samples 31 to 39 formed in this manner, after bonding a heat sink. And the temperature of the electronic component
表2からわかるように、少なくとも放熱層7に張出部7cを設けることで、放熱性を向上させることができるが、放熱層7のみ張出部7cを形成した場合(試料32,35,38)よりも、回路層6及び放熱層7ともに張出部6c,7cを形成した場合(試料33,36,39)の方が、より高い放熱性が得られる。
As can be seen from Table 2, at least the
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、回路層6及び放熱層7に用いる金属層は、アルミニウム以外にアルミニウム合金、銅又は銅合金も使用可能である。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, the metal layer used for the
また、セラミックス基板と金属板との接合は、ろう付け以外にもTLP接合法(Transient Liquid Phase Bonding)と称される過渡液相接合法によって接合してもよい。この過渡液相接合法においては、金属板の表面に蒸着させた銅層を、金属板とセラミックス基板及びヒートシンクとの界面に介在させて行う。加熱により、金属板のアルミニウム中に銅が拡散し、金属板の銅層近傍の銅濃度が上昇して融点が低下し、アルミニウムと銅との共晶域にて接合界面に金属液相が形成される。この金属液相が形成された状態で温度を一定に保持しておくと、金属液相がセラミックス基板又はヒートシンクと反応するとともに、銅がさらにアルミニウム中に拡散することに伴い、金属液相中の銅濃度が徐々に低下して融点が上昇し、温度を一定に保持した状態で凝固が進行する。これにより、金属板とセラミックス基板及びヒートシンクとの強固な接合が得られる。
また、セラミックス基板と銅製の金属板とを、活性金属ろう材を用いて接合する方法を採用することもできる。例えば、活性金属であるTiを含む活性金属ろう材(Ag‐27.4質量%Cu‐2.0質量%Ti)を用い、銅製の金属板とセラミックス基板との積層体を加圧した状態のまま真空中で加熱し、活性金属であるTiをセラミックス基板に優先的に拡散させて、Ag‐Cu合金を介して金属板とセラミックス基板とを接合できる。
Further, the ceramic substrate and the metal plate may be joined by a transient liquid phase joining method called TLP joining method (Transient Liquid Phase Bonding) in addition to brazing. In this transient liquid phase bonding method, a copper layer deposited on the surface of the metal plate is interposed at the interface between the metal plate, the ceramic substrate, and the heat sink. By heating, copper diffuses into the aluminum of the metal plate, the copper concentration in the vicinity of the copper layer of the metal plate increases and the melting point decreases, and a metal liquid phase forms at the bonding interface in the eutectic region of aluminum and copper Is done. If the temperature is kept constant in a state in which this metal liquid phase is formed, the metal liquid phase reacts with the ceramic substrate or the heat sink, and copper further diffuses into the aluminum. The copper concentration gradually decreases, the melting point increases, and solidification proceeds with the temperature kept constant. Thereby, strong joining with a metal plate, a ceramic substrate, and a heat sink is obtained.
Moreover, the method of joining a ceramic board | substrate and a copper metal plate using an active metal brazing material is also employable. For example, using an active metal brazing material (Ag-27.4 mass% Cu-2.0 mass% Ti) containing Ti as an active metal, a laminate of a copper metal plate and a ceramic substrate is pressed. It can be heated in a vacuum and Ti, which is an active metal, can be preferentially diffused in the ceramic substrate, and the metal plate and the ceramic substrate can be joined via the Ag-Cu alloy.
また、ヒートシンクは、平板状のもの、熱間鍛造等によって多数のピン状フィンを一体に形成したもの、押出成形によって相互に平行な帯状フィンを一体に形成したもの等、適宜の形状のものを採用することができる。また、ヒートシンクと放熱層との間にさらにアルミニウム、アルミニウム合金、銅又は銅合金などの金属板で形成された放熱板若しくは応力緩衝層を設けることもできる。 In addition, the heat sink should have an appropriate shape, such as a flat plate, one in which a large number of pin-shaped fins are integrally formed by hot forging, etc., one in which strip-shaped fins are formed integrally in parallel by extrusion. Can be adopted. Further, a heat radiating plate or a stress buffer layer made of a metal plate such as aluminum, aluminum alloy, copper, or copper alloy can be provided between the heat sink and the heat radiating layer.
1 パワーモジュール
2 セラミックス基板
3 パワーモジュール用基板
4 電子部品
5 ヒートシンク
6 回路層
6a 接合面
6b 電子部品搭載面
6c 張出部
7 放熱層
7a 接合面
7b 主面
7c 張出部
8 はんだ接合層
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011265431A JP5957862B2 (en) | 2011-12-05 | 2011-12-05 | Power module substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011265431A JP5957862B2 (en) | 2011-12-05 | 2011-12-05 | Power module substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013118299A JP2013118299A (en) | 2013-06-13 |
JP5957862B2 true JP5957862B2 (en) | 2016-07-27 |
Family
ID=48712657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011265431A Expired - Fee Related JP5957862B2 (en) | 2011-12-05 | 2011-12-05 | Power module substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5957862B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023008565A1 (en) | 2021-07-30 | 2023-02-02 | 三菱マテリアル株式会社 | Copper/ceramic bonded body and insulated circuit board |
WO2023008562A1 (en) | 2021-07-30 | 2023-02-02 | 三菱マテリアル株式会社 | Copper/ceramic bonded body and insulated circuit board |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6273971B2 (en) * | 2014-03-31 | 2018-02-07 | 三菱マテリアル株式会社 | Manufacturing method of power module substrate with heat sink |
JP6473599B2 (en) * | 2014-10-30 | 2019-02-20 | 京セラ株式会社 | Ceramic metal bonded body and circuit board using the same |
JP6719252B2 (en) * | 2016-03-30 | 2020-07-08 | 日立オートモティブシステムズ株式会社 | Semiconductor device |
DE102016119485A1 (en) * | 2016-10-12 | 2018-04-12 | Infineon Technologies Ag | A chip carrier having an electrically conductive layer that extends beyond a thermally conductive dielectric sheet structure |
JP6760158B2 (en) * | 2017-03-21 | 2020-09-23 | 三菱マテリアル株式会社 | Metal-ceramic bonded substrate and its manufacturing method |
DE102017108114A1 (en) * | 2017-04-13 | 2018-10-18 | Infineon Technologies Ag | Chip module with spatially limited thermally conductive mounting body |
JP6988345B2 (en) * | 2017-10-02 | 2022-01-05 | 株式会社デンソー | Semiconductor device |
CN112397465A (en) * | 2020-12-21 | 2021-02-23 | 希烽光电科技(南京)有限公司 | Chip heat radiation structure |
JP7535198B2 (en) | 2022-03-31 | 2024-08-15 | デンカ株式会社 | Circuit board, manufacturing method thereof, and power module |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06263554A (en) * | 1993-03-10 | 1994-09-20 | Toshiba Corp | Jointed substrate of ceramics-metal |
JPH07131125A (en) * | 1993-11-08 | 1995-05-19 | Hitachi Ltd | Semiconductor element mounting structure |
JP3491414B2 (en) * | 1995-11-08 | 2004-01-26 | 三菱電機株式会社 | Circuit board |
JP4158288B2 (en) * | 1999-08-31 | 2008-10-01 | 三菱電機株式会社 | Semiconductor module |
JP4134537B2 (en) * | 2000-08-09 | 2008-08-20 | 三菱マテリアル株式会社 | Power module and power module with heat sink |
JP2003100938A (en) * | 2001-09-26 | 2003-04-04 | Mitsubishi Electric Corp | Semiconductor device |
-
2011
- 2011-12-05 JP JP2011265431A patent/JP5957862B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023008565A1 (en) | 2021-07-30 | 2023-02-02 | 三菱マテリアル株式会社 | Copper/ceramic bonded body and insulated circuit board |
WO2023008562A1 (en) | 2021-07-30 | 2023-02-02 | 三菱マテリアル株式会社 | Copper/ceramic bonded body and insulated circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2013118299A (en) | 2013-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5957862B2 (en) | Power module substrate | |
KR102300972B1 (en) | Substrate unit for power modules, and power module | |
KR102170623B1 (en) | Substrate for power modules, substrate with heat sink for power modules, and power module | |
JP5403129B2 (en) | Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate | |
JP6307832B2 (en) | Power module board, power module board with heat sink, power module with heat sink | |
KR102097177B1 (en) | Power module substrate, power module substrate with heat sink, and power module | |
JP5614485B2 (en) | Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink | |
JP6323522B2 (en) | Power module board with cooler | |
KR102224535B1 (en) | Method for manufacturing power-module substrate | |
JP6384112B2 (en) | Power module substrate and power module substrate with heat sink | |
JP6696215B2 (en) | Bonded body, power module substrate with heat sink, heat sink, and method of manufacturing bonded body, method of manufacturing power module substrate with heat sink, and method of manufacturing heat sink | |
JP6435945B2 (en) | Power module board with heat sink | |
JP4664816B2 (en) | Ceramic circuit board, manufacturing method thereof and power module | |
JP6201827B2 (en) | Manufacturing method of power module substrate with heat sink | |
JP6417834B2 (en) | Power module substrate with cooler and method for manufacturing power module substrate with cooler | |
WO2014103955A1 (en) | Power module | |
JP5966512B2 (en) | Manufacturing method of power module substrate with heat sink | |
JP2014112732A (en) | Substrate for power module with heat sink and power module | |
KR20180059778A (en) | A substrate for a light emitting module, a light emitting module, a substrate for a light emitting module formed with a cooler, and a method for manufacturing a substrate for a light emitting module | |
JP2014039062A (en) | Substrate for power module, substrate for power module having heat sink, power module, and method for manufacturing substrate for power module | |
JP6303420B2 (en) | Power module substrate | |
JP3934966B2 (en) | Ceramic circuit board | |
JP6413230B2 (en) | Resistor and manufacturing method of resistor | |
CN109075135B (en) | Bonded body, substrate for power module, method for manufacturing bonded body, and method for manufacturing substrate for power module | |
JP6819385B2 (en) | Manufacturing method of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5957862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |