Nothing Special   »   [go: up one dir, main page]

JP5721403B2 - 昇降圧回路及び昇降圧回路制御方法 - Google Patents

昇降圧回路及び昇降圧回路制御方法 Download PDF

Info

Publication number
JP5721403B2
JP5721403B2 JP2010257951A JP2010257951A JP5721403B2 JP 5721403 B2 JP5721403 B2 JP 5721403B2 JP 2010257951 A JP2010257951 A JP 2010257951A JP 2010257951 A JP2010257951 A JP 2010257951A JP 5721403 B2 JP5721403 B2 JP 5721403B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
slope
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010257951A
Other languages
English (en)
Other versions
JP2012110153A (ja
Inventor
健 内池
健 内池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010257951A priority Critical patent/JP5721403B2/ja
Priority to US13/298,920 priority patent/US8823347B2/en
Publication of JP2012110153A publication Critical patent/JP2012110153A/ja
Priority to US14/341,218 priority patent/US9106135B2/en
Application granted granted Critical
Publication of JP5721403B2 publication Critical patent/JP5721403B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は昇降圧回路及び昇降圧回路制御方法に関し、特にスイッチ制御を用いた昇降圧回路及び昇降圧回路制御方法に関する。
近年、バッテリー寿命を延ばすためにデジタルスチルカメラのセット（以下、カメラセットとする）の低消費電力化に伴い、マイコンなどに電源を供給する電源回路に昇降圧回路が使われている。その理由を以下に説明する。カメラセットに搭載されているマイコンの電源電圧は３．３Ｖであり、カメラセットの電源としてリチウムイオン二次電池を用いることが一般的である。通常リチウムイオン二次電池は一個で最大４．２Ｖの電圧を出力する。リチウムイオン二次電池の出力電圧は、電力消費により低下する。また、リチウムイン二次電池は、低い電圧（例えば１．５Ｖ）まで使用するほどバッテリー寿命が延びる。そのため、リチウムイオン二次電池１個からカメラセットの電源としてマイコン用の電源電圧３．３Ｖを得るには、電源回路により、リチウムイオン二次電池の電圧が１．５Ｖから３．３Ｖの範囲では昇圧変換、リチウムイオン二次電池の電圧が３．３Ｖから４．２Ｖの範囲では降圧変換をおこなう必要がある。また、カメラセットに搭載される昇降圧回路においても、電力効率向上の要求が高まってきている。
特許文献１には、電力損失の低減を目的とし、昇圧回路の動作率を低減して電力損失の低減を実現している点が開示されている。図８を用いて、特許文献１に開示されている電源装置（昇降圧回路）の構成について説明する。図８に示す電源装置１２３は次の構成を有する。電圧源１０１の一端には、入力端子１０２を介して第１スイッチング素子１０５の一端が接続されている。第１スイッチング素子１０５は、外部からの信号によりオンオフ動作を行うように構成され、電界効果トランジスタ（以下、ＦＥＴとする）を用いる。また、入力端子１０２には接地端子１０３との間に平滑コンデンサー１０４が接続されている。なお、電源装置１２３の接地端子１０３は、電圧源１０１や負荷１１３等の電力系配線の接地側と接続されている。
第１スイッチング素子１０５の他端には、接地端子１０３との間に第１整流素子１０６が接続されている。従って、第１整流素子１０６は、第１スイッチング素子１０５と電圧源１０１の他端との間で、第１スイッチング素子１０５と直列接続される。なお、第１整流素子１０６はダイオードからなり、接地端子１０３側がアノード側になるように接続される。
第１スイッチング素子１０５と第１整流素子１０６との接続点には、インダクタンス素子１０７の一端が接続されている。インダクタンス素子１０７の他端と、電源装置１２３の出力端子１１１との間に第２整流素子１０９が接続されている。なお、第２整流素子１０９も第１整流素子１０６と同様にダイオードで構成され、インダクタンス素子１０７側がアノード側になるように接続される。また、出力端子１１１は、負荷１１３の一端に接続される。そのため、第２整流素子１０９は、インダクタンス素子１０７と負荷１１３の一端との間で、インダクタンス素子１０７と直列接続される。
インダクタンス素子１０７と第２整流素子１０９との接続点と、接地端子１１２との間に第２スイッチング素子１０８が接続されている。この接地端子１１２は、前記した接地端子１０３と共通に接続されている。また、接地端子１１２には負荷１１３の他端、すなわち接地側が接続されている。従って、第２スイッチング素子１０８は、インダクタンス素子１０７と第２整流素子１０９との接続点、および負荷１１３の他端の間に接続される。なお、第２スイッチング素子１０８も第１スイッチング素子１０５と同様にＦＥＴで構成されている。また、出力端子１１１と接地端子１１２との間には、平滑コンデンサー１１０が接続されている。第１スイッチング素子１０５と第２スイッチング素子１０８とには、これらをオンオフ駆動する制御回路１２２が制御系配線を用いて接続されている。また、電源装置１２３は、負荷１１３に安定した電圧を出力する動作を行うために、出力端子１１１の電圧（以下、出力電圧Ｖｏという）を読み込む制御系配線も接続されている。さらに、制御回路１２２の接地側も接地端子１１２に接続されている。
ここで、制御回路１２２の詳細構成と各部の動作について説明する。まず、出力電圧Ｖｏは、制御回路１２２に内蔵した誤差増幅器１２０に入力される。一方、誤差増幅器１２０には基準電圧源１２１の基準電圧も入力される。従って、誤差増幅器１２０は、基準電圧に対する実際の出力電圧Ｖｏの差を増幅して出力する。誤差増幅器１２０の出力は、ＰＷＭ比較器１１８に入力される。
一方、ＰＷＭ比較器１１８には三角波発生器１１９から発生される所定の周期の三角波も入力される。なお、三角波の所定の周期は、必要な昇降圧特性が得られるように適宜決定すればよい。これらにより、ＰＷＭ比較器１１８は、誤差増幅器１２０の出力に応じて決定されるオンオフ周期Ｔ、オン時比率Ｄのオンオフ信号ＳＷ１を生成する。このオンオフ信号ＳＷ１は、第１スイッチング素子１０５に出力される。そのため、第１スイッチング素子１０５は、オン時比率Ｄでオンオフ駆動することになる。なお、オン時比率Ｄは、オンオフ周期Ｔに対する第１スイッチング素子１０５のオン期間の比と定義する。
ＰＷＭ比較器１１８の出力は、さらに、アンド回路１１５の一方の入力端子に入力されるとともに、タイマ１１７、および反転回路１１６を介して他方の入力端子に入力される。アンド回路１１５は、両者の入力信号の論理積を取って第２スイッチング素子１０８に出力する。このような構成から、第２スイッチング素子１０８へ出力されるオンオフ信号ＳＷ２は、次のようになる。
まず、ＰＷＭ比較器１１８からアンド回路１１５に直接入力される波形は、前記した第１スイッチング素子１０５のオンオフ信号ＳＷ１と同じである。一方、タイマ１１７はＰＷＭ比較器１１８の出力がオンになった時点をトリガとして、既定期間ｔｘの間、オン信号を出力する。タイマ１１７からの出力信号Ｘは、反転回路１１６により反転され、アンド回路１１５に入力される。従って、反転回路１１６の出力は、既定期間ｔｘの間はオフで、それ以外はオンの信号となる。
このような、ＰＷＭ比較器１１８と反転回路１１６とからの入力に応じて、アンド回路１１５は、両方の入力がオンの時のみオン信号を出力する。ゆえに、ＰＷＭ比較器１１８がオン信号を出力すると同時に反転回路１１６の出力はオフになる。そのため、アンド回路１１５の出力はオフのままとなる。その後、既定期間ｔｘが経過した後は、反転回路１１５の出力がオンになるので、アンド回路１１５の出力は、その時のＰＷＭ比較器１１８の出力と同じになる。以上のようなアンド回路１１５の出力が、第２スイッチング素子１０８のオンオフ信号ＳＷ２である。
次に、このような電源装置１２３の動作について、図９を参照しながら説明する。なお、図９で（ａ）が第１スイッチング素子１０５のオンオフ信号の波形図を、（ｂ）がタイマ１１７の出力信号の波形図を、（ｃ）が第２スイッチング素子１０８のオンオフ信号の波形図を、（ｄ）がＶｉ＞Ｖｏの時のインダクタンス素子１０７の電流における波形図を、（ｅ）がＶｉ＜Ｖｏの時のインダクタンス素子１０７の電流における波形図を、それぞれ示す。従って、これらの図において、横軸は時刻ｔである。また、図９はオン時比率Ｄが大きい場合を示す。
オン時比率Ｄが大きい場合について述べる。図９（ａ）に示すように、時刻ｔ１０１で第１スイッチング素子１０５のオンオフ信号ＳＷ１がオンになったとする。この時、ＰＷＭ比較器１１８の出力がオン信号になるため、これを受け、タイマ１１７は図９（ｂ）に示すように、オン信号の出力を開始する。この出力信号Ｘは、反転回路１１６により反転されるので、アンド回路１１５には時刻ｔ１０１でオフ信号が入力されることになる。従って、アンド回路１１５の出力、すなわち第２スイッチング素子１０８のオンオフ信号ＳＷ２は、ＰＷＭ比較器１１８の出力にかかわらず、図９（ｃ）に示すように、時刻ｔ１０１でオフを維持する。
このように、時刻ｔ１０１では第１スイッチング素子１０５のみがオンであるので、電圧源１０１がインダクタンス素子１０７と第２整流素子１０９を介して負荷１１３に接続された状態となる。ここで、入力電圧Ｖｉと出力電圧Ｖｏの関係がＶｉ＞Ｖｏの場合は、図９（ｄ）に示すように、インダクタンス素子１０７に流れる電流Ｉは経時的に増加し、Ｖｉ＜Ｖｏの場合は、図９（ｅ）に示すように、電流Ｉは経時的に減少する。いずれの場合も電流Ｉは正であるので、負荷１１３に電流Ｉが供給される。この時、第２スイッチング素子１０８はオフであるので、電源装置１２３の損失が少ない状態となる。
その後、時刻ｔ１０１から既定期間ｔｘが経過した時刻ｔ１０２に至ると、タイマ１１７は図９（ｂ）に示すように、オフ信号を出力する。この時、図９はオン時比率Ｄが大きい場合であるので、第１スイッチング素子１０５は図９（ａ）に示すように、オンのままである。従って、ＰＷＭ比較器１１８からアンド回路１１５に入力される信号もオンを維持する。
一方、時刻ｔ１０２でタイマ１１７の出力信号Ｘがオフになると、反転回路１１６の出力はオンになり、この信号がアンド回路１１５に入力される。従って、アンド回路１１５の両方の入力にオン信号が入力されているので、アンド回路１１５の出力信号はオンになる。ゆえに、時刻ｔ１０２で第２スイッチング素子１０８は、図９（ｃ）に示すようにオンになり、インダクタンス素子１０７の電流Ｉは、図９（ｄ）、（ｅ）に示すように、増加していく。その結果、第２スイッチング素子１０８における内部損失が増加するものの、後述するように電源装置１２３の昇圧比Ｖｏ／Ｖｉは大きくなる。
その後、時刻ｔ１０３で、第１スイッチング素子１０５のオン時比率Ｄにより決定されたオン期間が終了し、図９（ａ）に示すように第１スイッチング素子１０５がオフになる。その結果、アンド回路１１５はオフ信号を出力するので、図９（ｃ）に示すように、第２スイッチング素子１０８もオフになる。従って、時刻ｔ１０３では第１スイッチング素子１０５と第２スイッチング素子１０８が同期してオフになる。
これにより、負荷１１３へはインダクタンス素子１０７の電力が供給されるため、図９（ｄ）に示すように、時刻ｔ１０３以降ではインダクタンス素子１０７の電流Ｉが経時的に減少する。なお、この時は第１スイッチング素子１０５と第２スイッチング素子１０８が両方オフのため、これらの内部損失は発生しない。その後、時刻ｔ１０４になれば、再び時刻ｔ１０１と同じ動作を行い、以後、時刻ｔ１０１からｔ１０４の動作を繰り返す。
特開２００９−２９６７４７号公報
図８に示す第１スイッチング素子１０５のオン時比率Ｄが大きい場合において、電源装置１２３は、入力電圧Ｖｉより高い出力電圧Ｖｏを出力しようとすると、第２スイッチング素子１０８のオン時比率Ｄ２を大きくする必要がある。また、電源装置１２３は、入力電圧Ｖｉより高い出力電圧Ｖｏを出力し、かつ、負荷電流が大きい時は、負荷電流が小さい時のオン時比率Ｄ２よりもさらに、オン時比率Ｄ２を大きくする必要がある。
ここで、電源装置１２３が入力電圧Ｖｉより高い出力電圧Ｖｏを出力し、かつ、負荷１１３に大きい負荷電流を供給できるように、オン時比率Ｄ２を設定した場合を考えるとし、この時のオン時比率Ｄ２をオン時比率Ｄ２ａとする。Ｄ２＝Ｄ２ａと設定した場合、負荷電流が大きい状態においては、オン時比率Ｄ２ａは、電源装置１２３が出力電圧Ｖｏと負荷電流を供給するために必要な第２スイッチング素子１０８のオン時比率となっているので、電源装置１２３の内部損失を増加させることは無い。
ところが、上述のように電源装置１２３は、オン時比率Ｄ２＝オン時比率Ｄ２ａとしてオン時比率Ｄ２を大きく設定した状態で負荷電流が減少した場合に、負荷電流の変化に応じてオン時比率Ｄ２は変化しない。そのため、電源装置１２３の内部損失を増加させてしまう。つまり、昇圧動作の実行が不要な場合においても、昇圧動作が実行されてしまう。負荷電流が減少した場合の電源装置１２３が出力電圧Ｖｏを供給するために必要な第２スイッチング素子１０８のオン時比率Ｄ２をオン時比率Ｄ２ｂとすると、オン時比率Ｄ２ａとオン時比率Ｄ２ｂの関係はＤ２ａ＞Ｄ２ｂであるので、｛（Ｄ２ａ−Ｄ２ｂ）×オンオフ周期Ｔ｝の時間、電源装置１２３が昇圧動作をおこなうことによる電力損失が発生するという問題があった。
本発明の第１の態様にかかる昇降圧回路は、入力端子とチョークコイルの一端との間に接続される第１のスイッチ素子と、前記チョークコイルの他端とグランド端子との間に接続される第２のスイッチ素子とを有し、当該第１及び第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより、当該入力端子に入力される入力電圧を昇圧又は降圧し、出力電圧を生成する出力電圧生成回路と、前記第１のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第１のパルス信号を前記第１のスイッチ素子へ出力する第１のスイッチ制御部と、前記第１のパルス信号のデューティー比を検知するデューティー検知回路と、前記検知されたデューティー比に応じて、前記第２のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第２のパルス信号の前記第２のスイッチ素子への出力を制御する第２のスイッチ制御部と、を備えるものである。
このような昇降圧回路を用いることにより、第１のパルス信号のデューティーを検知することができる。そのため、検知したデューティーに応じて、第２のパルス信号の前記第２のスイッチ素子への出力を制御することができる。これにより、デューティーに応じた昇圧動作と降圧動作とを制御することができる。
本発明の第２の態様にかかる昇降圧回路制御方法は、入力端子とチョークコイルの一端との間に接続される第１のスイッチ素子と、前記チョークコイルの他端とグランド端子との間に接続される第２のスイッチ素子とを有し、前記第１のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第１のパルス信号を前記第１のスイッチ素子へ出力し、前記第１のパルス信号のデューティーを検知し、前記検知されたデューティーに応じて、前記第２のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第２のパルス信号の前記第２のスイッチ素子への出力を制御するものである。
このような昇降圧回路を用いることにより、第１のパルス信号のデューティーを検知することができる。そのため、検知したデューティーに応じて、第２のパルス信号の前記第２のスイッチ素子への出力を制御することができる。これにより、デューティーに応じた昇圧動作と降圧動作とを制御することができる。
本発明により、内部損失を増加させることなく昇圧動作と降圧動作とを動作させることができる昇降圧回路及び昇降圧回路制御方法を提供することができる。
実施の形態１にかかる昇降圧回路の構成図である。 実施の形態１にかかる昇降圧回路の動作を説明した図である。 実施の形態１にかかる昇降圧回路の動作を説明した図である。 実施の形態１にかかる昇降圧回路の動作を説明した図である。 実施の形態１にかかる昇降圧回路の動作を説明した図である。 実施の形態２にかかる昇降圧回路の構成図である。 実施の形態２にかかる昇降圧回路の動作を説明した図である。 特許文献１にかかる電源装置の構成図である。 特許文献１にかかる電源装置の動作を説明した図である。
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる昇降圧回路の構成例について説明する。図１の昇降圧回路は、入力端子１と、トランジスタ２と、チョークコイル３と、抵抗器４と、フライホールダイオード５及び６と、トランジスタ７と、コンデンサー８と、抵抗器９及び１０と、出力端子１１と、スイッチ制御部１２と、クロック生成回路１３と、セレクター２６と、デューティー検知回路３２とを備えている。入力端子１と、トランジスタ２と、チョークコイル３と、抵抗器４と、フライホールダイオード５及び６と、トランジスタ７と、コンデンサー８と、抵抗器９及び１０と、出力端子１１とにより構成される回路を出力電圧生成回路１５とする。
入力端子１には、入力電圧Ｖｉが入力される。スイッチ素子であるトランジスタ２は、入力端子１とチョークコイル３との間に接続される。トランジスタ２がオン状態となることにより、入力端子１とチョークコイル３とが導通状態になり、入力電圧Ｖｉがチョークコイル３の一端に印加される。
チョークコイル３は、入力電圧Ｖｉが印加されることにより、Ｌ×Ｉ２／２のエネルギーを蓄積する。Ｌは、チョークコイル３のインダクタンスであり、Ｉは、コイルに発生する電流である。フライホールダイオード５は、チョークコイル３に発生した電流を整流するため、チョークコイル３の一端と、グランドとの間に接続されている。抵抗器４は、トランジスタ２が接続されているチョークコイル３の一端とは異なるチョークコイル３の端子に接続されている。抵抗器４は、チョークコイル３に発生した電流を電圧に変換して、抵抗器４の両端に接続されているスイッチ制御部１２へ出力する。
スイッチ素子であるトランジスタ７は、抵抗器４の端子と、グランド端子との間に接続されている。なお、トランジスタ７は、チョークコイル３が接続されている抵抗器４の一端とは異なる抵抗器４の端子に接続されている。トランジスタ７がオン状態となることにより、抵抗器４及びトランジスタ７を介して、チョークコイル３の一端がグランド電位に設定される。
フライホールダイオード６は、チョークコイル３に発生した電流をコンデンサー８へ出力する。抵抗器９及び１０は、出力端子１１から出力する出力電圧を分圧してスイッチ制御部１２へ出力する。クロック生成回路１３は、タイミングが異なる降圧用クロックと昇圧用クロックとを生成し、降圧用クロックをスイッチ制御部１２へ出力し、昇圧用クロックをセレクター２６へ出力する。セレクター２６は、昇圧用クロックとＬレベル信号（グランド電位）とのいずれかを選択して、昇圧用セット信号を生成し、スイッチ制御部１２へ出力する。
スイッチ制御部１２は、降圧用クロック及び昇圧用セット信号と、抵抗器９及び１０により出力電圧が分割された後の電圧と、抵抗器４に発生した電圧とに基づいて生成されるＰＷＭ信号をトランジスタ２、トランジスタ７及びデューティー検知回路３２へ出力する。ＰＷＭ信号は、トランジスタ２及びトランジスタ７のオン状態及びオフ状態の切り替えを制御する。デューティー検知回路３２は、トランジスタ２に入力されるＰＷＭ信号を受け取る。デューティー検知回路３２は、ＰＷＭ信号のデューティーを検知し、検知結果をデューティー検知信号としてセレクター２６へ出力する。セレクター２６は、昇圧用クロックと、Ｌレベル信号とを受け取り、デューティー検知回路３２の制御によって、入力のどちらか一方をスイッチ制御部１２へ出力する。
続いて、スイッチ制御部１２の詳細な構成例について説明する。スイッチ制御部１２は、誤差増幅器２０と、ＳＬＯＰＥ回路２１及び２２と、比較器２３と、電流検出回路２４と、比較器２５と、ＲＳラッチ２７及び２８と、インバータ２９〜３１と、を備えている。ＳＬＯＰＥ回路２１、比較器２３、ＲＳラッチ２７及びインバータ２９は、降圧制御回路を構成する。また、ＳＬＯＰＥ回路２２、比較器２５、ＲＳラッチ２８、インバータ３０及びインバータ３１は、昇圧制御回路を構成する。
誤差増幅器２０は、プラス端子側に基準電圧が入力され、マイナス端子側に抵抗器９及び１０により分圧された分圧電圧ａが帰還電圧として入力される。本図においては、帰還電圧を記号ａにより示している。基準電圧は、出力端子１１から出力される目標出力電圧に基づいて定められる。目標出力電圧をＶｇとすると、基準電圧は、適当な係数αを乗算したαＶｇと定めることができる。また、出力端子１１から出力される電圧をＶｏ、抵抗器９の抵抗値をＲ９、抵抗器１０の抵抗値をＲ１０とすると、帰還電圧は、Ｖｏ×Ｒ１０／（Ｒ９＋Ｒ１０）と定めることができる。スイッチ制御部１２は、帰還電圧を基準電圧αＶｇに近づけるように制御を行う。誤差増幅器２０は、αＶｇとＶｏ×Ｒ１０／（Ｒ９＋Ｒ１０）の差分を増幅した電圧値を、ＳＬＯＰＥ回路２１及び２２へ出力する。ＳＬＯＰＥ回路２１及び２２は、誤差増幅器２０から出力された電圧を基準として、一定の傾きをもった電圧を発生させる。つまり、ＳＬＯＰＥ回路２１及び２２は、誤差増幅器２０から出力された電圧を、時間とともに減少させる。ＳＬＯＰＥ回路２１は、発生させた電圧を比較器２３へ出力し、ＳＬＯＰＥ回路２２は、発生させた電圧を比較器２５へ出力する。
比較器２３は、ＳＬＯＰＥ回路２１から出力された電圧と、電流検出回路２４から出力された電圧とを比較して、Ｈレベル信号もしくはＬレベル信号をＲＳラッチ２７へ出力する。電流検出回路２４から出力された電圧とは、抵抗器４を流れる電流により発生した電圧である。比較器２３は、ＳＬＯＰＥ回路２１から出力される電圧が、電流検出回路２４から出力される電圧を下回った場合に、Ｈレベル信号をＲＳラッチ２７へ出力する。また、比較器２３は、ＳＬＯＰＥ回路２１から出力される電圧が、電流検出回路２４から出力される電圧を上回っている場合には、Ｌレベル信号をＲＳラッチ２７へ出力する。
比較器２５は、ＳＬＯＰＥ回路２２から出力された電圧と、電流検出回路２４から出力された電圧とを比較して、Ｈレベル信号もしくはＬレベル信号をＲＳラッチ２８へ出力する。比較器２５は、ＳＬＯＰＥ回路２２から出力される電圧が、電流検出回路２４から出力される電圧を下回る場合に、Ｈレベル信号をＲＳラッチ２８へ出力する。また、比較器２５は、ＳＬＯＰＥ回路２２から出力される電圧が、電流検出回路２４から出力される電圧を上回る場合には、Ｌレベル信号をＲＳラッチ２８へ出力する。
ＲＳラッチ２７は、比較器２３から出力されるＨレベルもしくはＬレベル信号を、ＲＳリセット端子において受け取る。また、ＲＳラッチ２７は、クロック生成回路１３から出力される降圧用クロックを、セット端子において受け取る。ＲＳラッチ２８も同様に、比較器２５から出力されるＨレベルもしくはＬレベル信号を、リセット端子において受け取る。また、ＲＳラッチ２８は、セレクター２６から出力される昇圧用セット信号を、セット端子において受け取る。ＲＳラッチ２７は、セット端子及びリセット端子において受け取った信号を用いてＨレベル信号もしくはＬレベル信号を生成する。そして、ＲＳラッチ２７は、Ｈレベル信号もしくはＬレベル信号をＳＬＯＰＥ回路２１及びインバータ２９へ出力する。ＲＳラッチ２７から出力される信号に基づくＳＬＯＰＥ回路２１の動作については、後に詳述する。ＲＳラッチ２８も同様に、セット端子及びリセット端子において受け取った信号を用いてＨレベル信号もしくはＬレベル信号を生成する。そして、ＲＳラッチ２８は、Ｈレベル信号もしくはＬレベル信号をＳＬＯＰＥ回路２２及びインバータ３０へ出力する。
インバータ２９は、ＲＳラッチ２７から受け取ったＨレベル信号もしくはＬレベル信号を反転して、トランジスタ２へ出力する。インバータ２９からトランジスタ２へ出力する信号を降圧ＰＷＭ信号とし、本図においては、記号ｂを用いて示している。また、トランジスタ２は、ＰＭＯＳトランジスタである。そのため、インバータ２９から、トランジスタ２に対して、Ｌレベル信号が出力された場合、トランジスタ２はオン状態となる。インバータ２９から、トランジスタ２に対して、Ｈレベル信号が出力された場合、トランジスタ２はオフ状態となる。
インバータ３０は、ＲＳラッチ２８から受け取ったＨレベル信号もしくはＬレベル信号を反転して、インバータ３１へ出力する。インバータ３１は、取得した信号を反転して、トランジスタ７へ出力する。インバータ３１からトランジスタ７へ出力する信号を昇圧ＰＷＭ信号とし、本図においては、記号ｃを用いて示している。また、トランジスタ７は、ＮＭＯＳトランジスタである。そのため、インバータ３１から、トランジスタ７に対して、Ｈレベル信号が出力された場合、トランジスタ２はオン状態となる。インバータ３１から、トランジスタ７に対して、Ｌレベル信号が出力された場合、トランジスタ７はオフ状態となる。
続いて、図２を用いて本発明の実施の形態１にかかる昇降圧回路の動作について説明する。具体的には、入力電圧Ｖｉが、出力電圧Ｖｏに近い場合の本発明の実施の形態１にかかる昇降圧回路の動作について説明する。図２中のｄ及びｅは、降圧用クロック及び昇圧用クロックの出力状態を示している。図２中のｆは、デューティー検知信号の出力状態を示している。図２中のｇは、昇圧用セット信号の出力状態を示している。図２中のｈはスイッチ制御部１２内における、誤差増幅器２０と、ＳＬＯＰＥ回路２１と、ＳＬＯＰＥ回路２２と、電流検出回路２４と、の出力電圧を示している。図２中のｂ及びｃは、トランジスタ２及びトランジスタ７へ出力される降圧ＰＷＭ信号及び昇圧ＰＷＭ信号の出力状態を示している。また、図２では降圧ＰＷＭ信号のロウ幅のデューティーが９５％になっている場合を示している。
デューティー検知回路３２は、降圧ＰＷＭ信号のロウ幅のデューティーが９０％より大きい場合にはセレクター２６へＨレベル信号を出力し、降圧ＰＷＭ信号のロウ幅のデューティーが９０％より小さい場合にはセレクター２６へＬレベル信号を出力する。図２では降圧ＰＷＭ信号のロウ幅のデューティーが９５％になっている場合を示しているので、デューティー検知回路３２は、セレクター２６へＨレベル信号を出力する。デューティー検知回路３２が降圧ＰＷＭ信号のロウ幅のデューティーを検知する時の値は、９０％に限定されるものではなく、０％より大きい値から１００％以下の値の間で選択可能である。
セレクター２６は、デューティー検知信号がＨレベル信号の場合には昇圧用クロックをＲＳラッチ２８へ出力し、デューティー検知信号がＬレベル信号の場合にはＬレベル信号をＲＳラッチ２８へ出力する。図２ではデューティー検知信号がＨレベル信号なので、セレクター２６は昇圧用クロックをＲＳラッチ２８へ出力する。
クロック生成回路１３は、降圧用クロックと昇圧用クロックとを出力する。降圧用クロックと昇圧用クロックとは、任意の位相差及び同一の周波数を有している。
降圧用クロックが立ち上がると、ＲＳラッチ２７の出力が、Ｈレベル信号にセットされ、その反転信号である降圧ＰＷＭ信号が立ち下がる（時刻ｔ１、t５）。ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号がＬレベル信号である期間のみ、誤差増幅器２０の出力電圧を開始点として、一定の傾きをもって立ち下がる電圧を出力する。ＳＬＯＰＥ回路２１から出力される電圧が立ち下がっていくと、ＳＬＯＰＥ回路２１から出力される電圧と電流検出回路２４から出力される電圧との電位が逆転する。これにより、比較器２３の出力がＨレベル信号となり、ＲＳラッチ２７がリセットされる。
ＲＳラッチ２７がリセットされることにより、ＲＳラッチ２７からは、Ｌレベル信号が出力され、インバータ２９を介してトランジスタ２へ出力される降圧ＰＷＭ信号が立ち上がる（時刻ｔ４）。また、ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号が立ち上がるタイミングにおいて、立ち下がり動作を止めて、誤差増幅器２０から出力される電圧を出力する。ＳＬＯＰＥ回路２１は、ＲＳラッチ２７から出力される信号がＨレベルからＬレベルに変化することを検出する。これにより、ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号の立ち上がり又は立ち下がりタイミングを得ることができる。
次に、昇圧用セット信号が立ち上がると、ＲＳラッチ２８の出力が、Ｈレベル信号にセットされ、昇圧ＰＷＭ信号が立ち上がる（時刻ｔ２）。ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号がＨレベル信号である期間のみ、誤差増幅器２０の出力電圧を開始点として、一定の傾きをもって立ち下がる電圧を出力する。この時、ＳＬＯＰＥ回路２２において電圧が立ち下がる傾きは、ＳＬＯＰＥ回路２１において電圧が立ち下がる傾きに対して急峻になるように設定する。ＳＬＯＰＥ回路２２から出力される電圧が立ち下がっていくと、ＳＬＯＰＥ回路２２から出力される電圧と電流検出回路２４から出力される電圧との電位が逆転する。これにより、比較器２５の出力がＨレベル信号となり、ＲＳラッチ２８がリセットされる。
ＲＳラッチ２８がリセットされることにより、ＲＳラッチ２８からは、Ｌレベル信号が出力され、インバータ３０及び３１を介してトランジスタ７へ出力される昇圧ＰＷＭ信号が立ち下がる（時刻ｔ３）。また、ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号が立ち下がるタイミングにおいて、立ち下がり動作を止めて、誤差増幅器２０から出力される電圧を出力する。ＳＬＯＰＥ回路２２は、ＲＳラッチ２８から出力される信号がＨレベルからＬレベルに変化することを検出することにより、昇圧ＰＷＭ信号が立ち下がるタイミングを得ることができる。
また、図２に示したように、降圧用クロックと昇圧用クロックのタイミングをずらす、つまり位相をずらすことにより、降圧ＰＷＭ信号の立ち下がりタイミングと、昇圧ＰＷＭ信号の立ち上がりタイミングをずらすことができる。また、降圧ＰＷＭ信号がＬレベル信号である期間内に、昇圧ＰＷＭ信号をＬレベルからＨレベル信号へ立ちあげた後にＨレベル信号からＬレベル信号へ立ち下げる。さらに、昇圧ＰＷＭ信号がＬレベル信号である期間内に、降圧ＰＷＭ信号をＬレベル信号からＨレベル信号へ立ちあげた後にＨレベル信号からＬレベル信号へ立ち下げる。ＳＬＯＰＥ回路２１及び２２において電圧を立ち下げる際の傾き又は降圧用クロックと昇圧用クロックの位相のずれは、上述したＰＷＭ信号の動作をするように設定される。
以上の動作により、時刻ｔ１と時刻ｔ２との間は、トランジスタ２がオン状態となり、トランジスタ７がオフ状態となっている。これより、チョークコイル３に電流が発生し、エネルギーが蓄積される。フライホールダイオード６へは、入力電圧Ｖｉとチョークコイル３に蓄積されたエネルギーによる電圧とを加えた電圧が印加される。また、フライホールダイオード６は、順バイアス状態となり、コンデンサー８へ放電が行われる。また、時刻ｔ２と時刻ｔ３との間は、トランジスタ２がオン状態となり、トランジスタ７もオン状態となっていることから、トランジスタ７及び抵抗器４を介して、チョークコイル３の一端がグランド電位に設定される。そのため、入力電圧Ｖｉは、全てチョークコイル３に印加され、チョークコイル３に流れる電流が増加する。よって、チョークコイル３へ蓄積するエネルギーがさらに増加する。この状態で、時刻ｔ３と時刻ｔ４との間に、トランジスタ７がオフ状態となると、チョークコイル３に接続されているフライホールダイオード６は、入力側端子に入力電圧Ｖｉとチョークコイル３に蓄積されたエネルギーによる電圧とを加えた電圧が印加される。また、フライホールダイオード６は、順バイアス状態となり、コンデンサー８への放電が行われる。上記の動作は、入力電圧Ｖｉを昇圧させる昇圧動作となる。
時刻ｔ４と時刻ｔ５との間は、トランジスタ２がオフ状態となることから、チョークコイル３に対する入力電圧Ｖｉの印加がなくなる。また、トランジスタ７もオフ状態となる。これより、フライホールダイオード６の入力側端子にはチョークコイル３に蓄積されたエネルギーによる電圧のみ印加され、コンデンサー８への放電が行われる。そのため、時刻ｔ３と時刻ｔ４との間と比較して、入力電圧Ｖｉが取り除かれている分、降圧動作を行うこととなる。時刻ｔ５以降は、上記動作を繰り返す。
このように、入力電圧Ｖｉが、出力電圧Ｖｏに近い場合、昇降圧動作を繰り返し、所望の出力電圧Ｖｏを得るように制御する。
続いて、図３を用いて、本発明の実施の形態１にかかる昇降圧回路の動作について説明する。具体的には、入力電圧Ｖｉが、出力電圧Ｖｏよりも十分に大きい場合の動作について説明する。図３のｂからｈに示す波形の説明は図２のｂからｈと同様である。入力電圧Ｖｉが十分に大きい場合、誤差増幅器２０と、ＳＬＯＰＥ回路２１と、比較器２３と、電流検出回路２４と、ＲＳラッチ２７と、インバータ２９とから構成される回路のＰＷＭ制御によって、降圧ＰＷＭ信号のロウ幅のデューティーは９０％よりも十分小さい値となるようにする。従って、デューティー検知回路３２の出力はＬレベル信号となる。セレクター２６は、デューティー検知信号がＬレベル信号なので、ＲＳラッチ２８へＬレベル信号を出力する。ＲＳラッチ２８は、セット端子にＬレベル信号が入力されているのでＬレベル信号を出力し、昇圧ＰＷＭ信号は、インバータ３０及び３１を介して、Ｌレベル信号となる。
また、ＳＬＯＰＥ回路２２は、ＲＳラッチ２８の出力がＨレベルとなる期間がないので、立下り動作をおこなわず、誤差増幅器２０の出力電圧と等しい電圧を出力する。比較器２５は、ＳＬＯＰＥ回路２２の出力電圧と、電流検出回路２４の出力電圧とが（ＳＬＯＰＥ回路２２出力電圧）＞（電流検出回路２４の出力電圧）の関係にあるのでＬレベル信号を出力する。
降圧用クロックが立ち上がると、ＲＳラッチ２７の出力が、Ｈレベル信号にセットされ、その反転信号である降圧ＰＷＭ信号が立ち下がる（時刻ｔ１、t３）。ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号がＬレベル信号である期間のみ、誤差増幅器２０の出力電圧を開始点として、一定の傾きをもって立ち下がる電圧を出力する。ＳＬＯＰＥ回路２１から出力される電圧が立ち下がっていくと、ＳＬＯＰＥ回路２１から出力される電圧と電流検出回路２４から出力される電圧との電位が逆転する。これにより、比較器２３の出力がＨレベル信号となり、ＲＳラッチ２７がリセットされる。
ＲＳラッチ２７がリセットされることにより、ＲＳラッチ２７からは、Ｌレベル信号が出力され、インバータ２９を介してトランジスタ２へ出力される降圧ＰＷＭ信号が立ち上がる（時刻ｔ２）。また、ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号が立ち上がるタイミングにおいて、立ち下がり動作を止めて、誤差増幅器２０から出力される電圧を出力する。ＳＬＯＰＥ回路２１は、ＲＳラッチ２７から出力される信号がＨレベルからＬレベルに変化することを検出する。これにより、降圧ＰＷＭ信号が立ち上がるタイミングを得ることができる。時刻ｔ３以降は、上記動作を繰り返す。
以上のように、入力電圧Ｖｉが、出力電圧Ｖｏよりも十分に大きい場合、デューティー検知回路において、降圧ＰＷＭ信号のデューティーを検知することにより、降圧動作のみを行うことができる。つまり、昇圧制御回路により、昇圧動作が実行されることはない。
続いて図４を用いて、本発明の実施の形態１にかかる昇降圧回路の動作について説明する。具体的には、入力電圧Ｖｉが、出力電圧Ｖｏよりも十分に小さい場合の動作について説明する。図４のｂからｈに示す波形の説明は図２のｂからｈと同様である。
降圧用クロックが立ち上がると、ＲＳラッチ２７の出力が、Ｈレベル信号にセットされ、その反転信号である降圧ＰＷＭ信号が立ち下がる（時刻ｔ１）。ＳＬＯＰＥ回路２１は、降圧ＰＷＭ信号がＬレベル信号である期間のみ、誤差増幅器２０の出力電圧を開始点として、一定の傾きをもって立ち下がる電圧を出力する。
ただし、ＳＬＯＰＥ回路２１の出力電圧は降圧用クロックの１周期以上の時間連続して立ち下がることはなく、次の降圧用クロックが立ち上がるタイミングにおいて、立ち下がり動作を止めて、誤差増幅器２０から出力される電圧を出力する。また、それと同時にＳＬＯＰＥ回路２１は、次の立ち下がり動作を開始する（時刻ｔ１、４）。
時刻ｔ１でＲＳラッチ２７の出力がＨレベル信号にセットされた後、比較器２３は、ＳＬＯＰＥ回路２１の出力電圧と、電流検出回路２４の出力電圧とが（ＳＬＯＰＥ回路２１出力電圧）＞（電流検出回路２４の出力電圧）の関係にあるのでＬレベル信号を出力する。
したがって、時刻ｔ１以後ＲＳラッチ２７はリセットされず、降圧ＰＷＭ信号はＬレベルを維持する。降圧ＰＷＭ信号がＬレベルを維持すると、降圧ＰＷＭ信号のロウ幅のデューティーは１００％となるので、デューティー検知回路３２は、セレクター２６へＨレベル信号を出力する。セレクター２６は、デューティー検知信号がＨレベルなので、昇圧用クロックをＲＳラッチ２８へ出力する。
次に、昇圧用セット信号が立ち上がると、ＲＳラッチ２８の出力が、Ｈレベル信号にセットされ、昇圧ＰＷＭ信号が立ち上がる（時刻ｔ３、ｔ６）。ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号がＨレベルである期間のみ立ち下がり動作を行う。つまり、ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号がＨレベル信号である期間のみ、誤差増幅器２０の出力電圧を開始点として、一定の傾きをもって立ち下がる電圧を出力する。この時、ＳＬＯＰＥ回路２２において電圧が立ち下がる傾きは、ＳＬＯＰＥ回路２１において電圧が立ち下がる傾きに対して急峻になるように設定する。ＳＬＯＰＥ回路２２から出力される電圧が立ち下がっていくと、ＳＬＯＰＥ回路２２から出力される電圧と電流検出回路２４から出力される電圧との電位が逆転する。これにより、比較器２５の出力がＨレベル信号となり、ＲＳラッチ２８がリセットされる。
ＲＳラッチ２８がリセットされることにより、ＲＳラッチ２８からは、Ｌレベル信号が出力され、インバータ３０及び３１を介してトランジスタ７へ出力される昇圧ＰＷＭ信号が立ち下がる（時刻ｔ２、ｔ５）。また、ＳＬＯＰＥ回路２２は、昇圧ＰＷＭ信号が立ち下がるタイミングにおいて、立ち下がり動作を止めて、誤差増幅器２０から出力される電圧を出力する。ＳＬＯＰＥ回路２２は、ＲＳラッチ２８から出力される信号がＨレベルからＬレベルに変化することを検出することにより、昇圧ＰＷＭ信号が立ち下がるタイミングを得ることができる。時刻ｔ６以降は、時刻ｔ３からｔ６の動作を繰り返す。
以上のように、入力電圧Ｖｉが、出力電圧Ｖｏよりも十分に小さい場合、デューティー検知回路において、降圧ＰＷＭ信号のデューティーを検知することにより、昇圧動作のみを行うことができる。つまり、降圧制御回路により、降圧動作が実行されることはない。
続いて、図５を用いて本発明の実施の形態１にかかる昇降圧回路の動作について説明する。具体的には、入力電圧Ｖｉと出力電圧ＶｏがＶｉ≒Ｖｏで負荷電流が変化した場合タイミングチャートである。さらに厳密に言えばＶｉ＞ＶｏでかつＶｉとＶｏの電圧差が小さい時に負荷電流が変化した場合のタイミングチャートである。
図５ｄ及びｅは、降圧用クロック及び昇圧用クロックの出力状態を示している。図５ｆは、デューティー検知信号の出力状態を示している。図５ｇは、昇圧用セット信号の出力状態を示している。図５ｈはスイッチ制御部１２内における、誤差増幅器２０と、ＳＬＯＰＥ回路２１と、ＳＬＯＰＥ回路２２と、電流検出回路２４と、の出力電圧を示している。図５ｂ及びｃは、トランジスタ２及びトランジスタ７へ出力される降圧ＰＷＭ信号及び昇圧ＰＷＭ信号の出力状態を示している。図５ｉ、ｊ、ｋはそれぞれ昇降圧回路の入力電圧Ｖｉ、昇降圧回路の出力電圧Ｖｏ、負荷電流の状態を示している。
はじめに、図５の時刻ｔ１からｔ２の期間について説明する。降圧ＰＷＭ信号は、ＶｉとＶｏと負荷電流とが一定であるので、一定のデューティーとなる。また図５において降圧ＰＷＭ信号のロウ幅のデューティーが８５％であると仮定する。降圧ＰＷＭ信号のロウ幅のデューティーが９０％より大きい場合はＨレベル信号、小さい場合はＬレベル信号を出力するように設定されているとすると、デューティー検知回路３２は、Ｌレベル信号を出力する。セレクター２６は、デューティー検知信号がＬレベルとなるので、Ｌレベル信号を出力し、昇圧用セット信号はＬレベル信号となる。
次に時刻ｔ２からｔ３の期間について説明する。時刻ｔ２において負荷電流は小さい状態から大きい状態へと変動する。負荷電流が変動して大きい状態になると、出力電圧Ｖｏが一瞬低下する。また、負荷電流が大きくなることから、チョークコイル３から出力される電流も増加し、電流検出回路２４から出力される電圧が増加する。さらに、出力電圧Ｖｏが低下したことにより、誤差増幅器２０から出力される電圧が増加する。さらに、低下した出力電圧Ｖｏを元にもどすために降圧ＰＷＭ信号のロウ幅のデューティーが増加する。図５では９５％のデューティーに増加すると仮定する。その他、デューティー検知信号と、昇圧用セット信号と、昇圧ＰＷＭ信号と、Ｖｉとは変動しない。
次に時刻ｔ３からｔ４の期間について説明する。デューティー検知回路３２は、時刻ｔ３において、降圧ＰＷＭ信号のロウ幅のデューティーが時刻ｔ２から時刻ｔ３の期間における９０％より大きくなったことを受けてＨレベルに立ち上がる。セレクター２６は、デューティー検知信号がＨレベルとなると、昇圧用クロックを出力し、昇圧用セット信号は昇圧用クロックと等しくなる。その他、降圧ＰＷＭ信号と、Ｖｉと、Ｖｏと、負荷電流とは変動しない。
以上の説明より、本発明の実施の形態１にかかる昇降圧回路は、降圧ＰＷＭ信号のデューティーを検知することにより、負荷電流の変化を検知でき、デューティー検知回路の検知結果に応じて昇圧用セット信号を断続的に発生することにより、降圧回路と昇圧回路の同時動作を制御することが可能であり、電力効率の低下を改善することができる。つまり、負荷電流の増加により、低下する出力電圧Ｖｏを増加させるために、効果的に昇圧動作を実行することができる。また、時刻ｔ１からｔ２のように、負荷電流の増加がない場合には、昇圧動作を行うことはないため、内部損失の発生を防止することができる。
なお、デューティー検知回路が検知する降圧ＰＷＭ信号のロウ幅のデューティーは０％より大きい値から１００％以下の値の間で選択でき、必要な昇降圧特性が得られるように適宜決定すればよい。
（実施の形態２）
続いて、図６を用いて本発明の実施の形態２にかかる昇降圧回路の構成例について説明する。昇降圧回路は、出力電圧生成回路１５と、スイッチ制御部４３と、クロック生成回路１３と、セレクター２６と、デューティー検知回路３２とを備えている。出力電圧生成回路１５は、図１における出力電圧生成回路１５に対して、抵抗器４を備えていない点において異なる。その他の構成は、図１と同様であるため詳細な説明を省略する。また、クロック生成回路１３、セレクター２６及びデューティー検知回路３２は、図１と同じ構成であるため詳細な説明を省略する。
スイッチ制御部４３は、誤差増幅器２０と、比較器２３及び２５と、ＲＳラッチ２７及び２８と、インバータ２９〜３１と、ノコギリ波回路４１及び４２と、を備えている。以下、主に図１におけるスイッチ制御部１２との差異点を説明する。図１におけるスイッチ制御部１２と同様の構成、動作については詳細な説明を省略する。
誤差増幅器２０は、ａを用いて表わされる帰還電圧と、基準電圧との差分を増幅した電圧値を、比較器２３のマイナス端子へ出力する。ノコギリ波回路４１は、比較器２３のプラス端子へ電圧を出力する。ノコギリ波回路４１は、出力電圧を所定の時間中増加させ、さらに所定の時間中減少させて出力する。ノコギリ波回路４１は、出力電圧を、ノコギリの刃の形状のような波形に制御して出力する。また、ノコギリ波回路４１は、ＲＳラッチ２７がＨレベル信号を出力している間、ノコギリの刃の形状のような波形を出力する。ノコギリ波回路４１は、ＲＳラッチ２７がＬレベル信号を出力している間、一定の電圧値を有する電圧を出力する。比較器２３、ＲＳラッチ２７及びインバータ２９の構成については、図１と同様であるため詳細な説明を省略する。
また、ノコギリ波回路４２も、ノコギリ波回路４１と同様に、ノコギリの刃の形状のような波形を出力する。この場合、ノコギリ波回路４２は、ノコギリ波回路４１よりも、より鋭角な形状を有する波形を出力する。ＲＳラッチ２８、インバータ３０及びインバータ３１の構成は、図１と同様であるため、詳細な説明を省略する。
続いて、図７を用いて本発明の実施の形態２にかかる昇降圧回路の動作について説明する。具体的には、入力電圧Ｖｉと出力電圧ＶｏがＶｉ≒Ｖｏで負荷電流が変化した場合タイミングチャートである。さらに厳密に言えばＶｉ＞ＶｏでかつＶｉとＶｏの電圧差が小さい時に負荷電流が変化した場合のタイミングチャートである。
図７ｂ〜ｇは、図５と同様の出力状態を示しているため、詳細な説明を省略する。図７ｈは、誤差増幅器２０、ノコギリ波回路４１及びノコギリ波回路４２の出力状態を示している。
はじめに、図７の時刻ｔ１からｔ２の期間について説明する。降圧ＰＷＭ信号は、ＶｉとＶｏと負荷電流とが一定であるので、一定のデューティーとなる。また図７において降圧ＰＷＭ信号のロウ幅のデューティーが８５％であると仮定する。降圧ＰＷＭ信号のロウ幅のデューティーが９０％より大きい場合はＨレベル信号、小さい場合はＬレベル信号を出力するように設定されているとすると、デューティー検知回路３２は、Ｌレベル信号を出力する。セレクター２６は、デューティー検知信号がＬレベルとなるので、Ｌレベル信号を出力し、昇圧用セット信号はＬレベル信号となる。
次に時刻ｔ２からｔ３の期間について説明する。時刻ｔ２において負荷電流は小さい状態から大きい状態へと変動する。負荷電流が変動して大きい状態になると、出力電圧Ｖｏが一瞬低下する。さらに、出力電圧Ｖｏが低下したことにより、誤差増幅器２０から出力される電圧が増加する。ここで、図６の昇降圧回路においては、抵抗器４を用いた電流の変動を検出していないため、図１の昇降圧回路よりも、誤差増幅器２０の出力電圧が増加するタイミングが遅くなる。さらに、低下した出力電圧Ｖｏを元にもどすために降圧ＰＷＭ信号のロウ幅のデューティーが増加する。図５では９５％のデューティーに増加すると仮定する。その他、デューティー検知信号と、昇圧用セット信号と、昇圧ＰＷＭ信号と、Ｖｉとは変動しない。
次に時刻ｔ３からｔ４の期間について説明する。デューティー検知回路３２は、時刻ｔ３において、降圧ＰＷＭ信号のロウ幅のデューティーが時刻ｔ２から時刻ｔ３の期間における９０％より大きくなったことを受けてＨレベルに立ち上がる。セレクター２６は、デューティー検知信号がＨレベルとなると、昇圧用クロックを出力し、昇圧用セット信号は昇圧用クロックと等しくなる。その他、降圧ＰＷＭ信号と、Ｖｉと、Ｖｏと、負荷電流とは変動しない。
以上の説明より、本発明の実施の形態２にかかる昇降圧回路は、降圧ＰＷＭ信号のデューティーを検知することにより、負荷電流の変化を検知でき、デューティー検知回路の検知結果に応じて昇圧用セット信号を断続的に発生することにより、降圧回路と昇圧回路の同時動作を制御することが可能であり、電力効率の低下を改善することができる。つまり、負荷電流の増加により、低下する出力電圧Ｖｏを増加させるために、効果的に昇圧動作を実行することができる。また、時刻ｔ１からｔ２のように、負荷電流の増加がない場合には、昇圧動作を行うことはないため、内部損失の発生を防止することができる。
また、図１における昇降圧回路と比較して抵抗器４を有さないため、誤差増幅器２０の出力電圧が増加するタイミングが遅れるが、抵抗器４を有さない分簡易な回路構成にて昇降圧回路を実現することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１ 入力端子
２ トランジスタ
３ チョークコイル
４ 抵抗器
５ フライホールダイオード
６ フライホールダイオード
７ トランジスタ
８ コンデンサー
９ 抵抗器
１０ 抵抗器
１１ 出力端子
１２ スイッチ制御部
１３ クロック生成回路
１５ 出力電圧生成回路
２０ 誤差増幅器
２１ ＳＬＯＰＥ回路
２２ ＳＬＯＰＥ回路
２３ 比較器
２４ 電流検出回路
２５ 比較器
２６ セレクター
２７ ＲＳラッチ
２８ ＲＳラッチ
２９ インバータ
３０ インバータ
３１ インバータ
３２ デューティー検知回路
４１ ノコギリ波回路
４２ ノコギリ波回路
１０１ 電圧源
１０２ 入力端子
１０３ 接地端子
１０４ 平滑コンデンサー
１０５ 第１スイッチング素子
１０６ 第１整流素子
１０７ インダクタンス素子
１０８ 第２スイッチング素子
１０９ 第２整流素子
１１０ 平滑コンデンサー
１１１ 出力端子
１１２ 接地端子
１１３ 負荷
１１５ アンド回路
１１６ 反転回路
１１７ タイマ
１１８ ＰＷＭ比較器
１１９ 三角波発生器
１２０ 誤差増幅器
１２１ 基準電圧源
１２２ 制御回路
１２３ 電源装置

Claims (7)

  1. 入力端子とチョークコイルの一端との間に接続される第１のスイッチ素子と、前記チョークコイルの他端とグランド端子との間に接続される第２のスイッチ素子とを有し、当該第１及び第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより、当該入力端子に入力される入力電圧を昇圧又は降圧し、出力電圧を生成する出力電圧生成回路と、
    前記第１のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第１のパルス信号を前記第１のスイッチ素子へ出力する第１のスイッチ制御部と、
    前記第１のパルス信号のデューティーを検知するデューティー検知回路と、
    前記検知されたデューティーに応じて、前記第２のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第２のパルス信号の前記第２のスイッチ素子への出力を制御する第２のスイッチ制御部と、
    前記出力電圧に基づいて定められる帰還電圧と目標出力電圧に基づいて定められる第１の基準電圧との差分を増幅し出力する誤差増幅器と、を備え、
    前記第１のスイッチ制御部は、前記第１のパルス信号に応じて、前記誤差増幅器から出力される電圧から所定の傾きをもって立ち下がる第１のスロープ電圧を出力する第１のスロープ波生成回路を有し、
    前記第２のスイッチ制御部は、前記第２のパルス信号に応じて、前記誤差増幅器から出力される電圧から所定の傾きをもって立ち下がる第２のスロープ電圧を出力する第２のスロープ波生成回路を有し、
    前記第１のスロープ電圧の傾きと前記第２のスロープ電圧の傾きとは異なり、
    前記第１のスロープ電圧を用いて、前記第１のパルス信号のタイミングが決定され、
    前記第２のスロープ電圧を用いて、前記第２のパルス信号のタイミングが決定される、昇降圧回路。
  2. 前記第１のパルス信号を生成するために用いられる第１のクロック信号と、前記第２のパルス信号を生成するために用いられ、前記第１のクロック信号と位相が異なる第２のクロック信号とを生成するクロック信号生成部をさらに備える請求項１記載の昇降圧回路。
  3. 前記デューティー検知回路において検知されたデューティーが予め定められた値以上である場合、前記第２のクロック信号を前記第２のスイッチ制御部へ出力し、前記デューティー検知回路において検知されたデューティーが予め定められた値未満である場合、グランド電位を前記第２のスイッチ制御部へ出力するセレクター回路と、をさらに備える、請求項２記載の昇降圧回路。
  4. 前記第１のスイッチ制御部は、
    前記第２のスイッチ素子がオフ状態になっている間に、前記第１のスイッチ素子のオン状態とオフ状態とを切り替えることにより入力電圧を降圧させ、
    前記第２のスイッチ制御部は、
    前記第１のスイッチ素子がオン状態になっている間に、前記第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより入力電圧を昇圧させる、請求項１乃至３のいずれか１項に記載の昇降圧回路。
  5. 前記チョークコイルから出力される電流の変化に基づいて定められる第２の基準電圧を生成する電流検出回路と、をさらに備え、
    前記第１及び第２のスイッチ制御部は、
    前記誤差増幅器及び前記電流検出回路の出力結果に基づいて前記第１及び第２のスイッチ素子のオン状態とオフ状態との切り替えを行う、請求項１乃至４のいずれか１項に記載の昇降圧回路。
  6. 入力端子とチョークコイルの一端との間に接続される第１のスイッチ素子と、前記チョークコイルの他端とグランド端子との間に接続される第２のスイッチ素子とを有し、当該第１及び第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより、当該入力端子に入力される入力電圧を昇圧又は降圧し、出力電圧を生成する昇降圧回路の制御方法であって、
    前記第１のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第１のパルス信号を前記第１のスイッチ素子へ出力し、
    前記第１のパルス信号のデューティーを検知し、
    前記検知されたデューティーに応じて、前記第２のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第２のパルス信号の前記第２のスイッチ素子への出力を制御し、
    前記出力電圧に基づいて定められる帰還電圧と目標出力電圧に基づいて定められる第１の基準電圧との差分を増幅し、
    前記第１のパルス信号に応じて、前記差分を増幅した電圧から所定の傾きをもって立ち下がる第１のスロープ電圧を出力し、
    前記第２のパルス信号に応じて、前記差分を増幅した電圧から所定の傾きをもって立ち下がる、前記第１のスロープ電圧の傾きとは異なる傾きの第２のスロープ電圧を出力し、
    前記第１のスロープ電圧を用いて、前記第１のパルス信号のタイミングを決定し、
    前記第２のスロープ電圧を用いて、前記第２のパルス信号のタイミングを決定する、
    昇降圧回路制御方法。
  7. 入力端子とチョークコイルの一端との間に接続される第１のスイッチ素子と、前記チョークコイルの他端とグランド端子との間に接続される第２のスイッチ素子とを有し、当該第１及び第２のスイッチ素子のオン状態とオフ状態とを切り替えることにより、当該入力端子に入力される入力電圧を昇圧又は降圧し、出力電圧を生成する出力電圧生成回路と、
    前記第１のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第１のパルス信号を前記第１のスイッチ素子へ出力する第１のスイッチ制御部と、
    前記第１のパルス信号のデューティーを検知するデューティー検知回路と、
    前記検知されたデューティーに応じて、前記第２のスイッチ素子のオン状態とオフ状態とを切り替えるために用いられる第２のパルス信号の前記第２のスイッチ素子への出力を制御する第２のスイッチ制御部と、
    前記出力電圧に基づいて定められる帰還電圧と目標出力電圧に基づいて定められる第１の基準電圧との差分を増幅し出力する誤差増幅器と、を備え、
    前記第１のスイッチ制御部は、前記第１のパルス信号に応じて、前記誤差増幅器から出力される電圧に至るまで所定の時間増加し、所定の時間減少する第１のノコギリ波電圧を出力する第１のノコギリ波回路を有し、
    前記第２のスイッチ制御部は、前記第２のパルス信号に応じて、前記第１のノコギリ波電圧と異なる角度で前記誤差増幅器から出力される電圧に至るまで所定の時間増加し、所定の時間減少する第２のノコギリ波電圧を出力する第２のノコギリ波回路を有し、
    前記第１のノコギリ波電圧を用いて、前記第１のパルス信号のタイミングが決定され、
    前記第２のノコギリ波電圧を用いて、前記第２のパルス信号のタイミングが決定される、昇降圧回路。
JP2010257951A 2010-11-18 2010-11-18 昇降圧回路及び昇降圧回路制御方法 Expired - Fee Related JP5721403B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010257951A JP5721403B2 (ja) 2010-11-18 2010-11-18 昇降圧回路及び昇降圧回路制御方法
US13/298,920 US8823347B2 (en) 2010-11-18 2011-11-17 Voltage boosting/lowering circuit and voltage boosting/lowering circuit control method
US14/341,218 US9106135B2 (en) 2010-11-18 2014-07-25 Voltage boosting/lowering circuit and voltage boosting/lowering circuit control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010257951A JP5721403B2 (ja) 2010-11-18 2010-11-18 昇降圧回路及び昇降圧回路制御方法

Publications (2)

Publication Number Publication Date
JP2012110153A JP2012110153A (ja) 2012-06-07
JP5721403B2 true JP5721403B2 (ja) 2015-05-20

Family

ID=46063748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010257951A Expired - Fee Related JP5721403B2 (ja) 2010-11-18 2010-11-18 昇降圧回路及び昇降圧回路制御方法

Country Status (2)

Country Link
US (2) US8823347B2 (ja)
JP (1) JP5721403B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5721403B2 (ja) * 2010-11-18 2015-05-20 ルネサスエレクトロニクス株式会社 昇降圧回路及び昇降圧回路制御方法
JP6103469B2 (ja) * 2012-11-07 2017-03-29 東芝ライテック株式会社 点灯回路および照明装置
KR101422939B1 (ko) * 2012-12-05 2014-07-23 삼성전기주식회사 역률 보상 회로 구동 장치
TW201501455A (zh) * 2013-06-21 2015-01-01 Anpec Electronics Corp 直流升壓轉換器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5705919A (en) * 1996-09-30 1998-01-06 Linear Technology Corporation Low drop-out switching regulator architecture
EP1361649B1 (en) * 2001-12-17 2011-01-26 Panasonic Corporation Dc/dc buck-boost converter
JP3711276B2 (ja) * 2001-12-17 2005-11-02 松下電器産業株式会社 Ｄｃ−ｄｃコンバータ
CN100490284C (zh) * 2002-01-08 2009-05-20 三垦电气株式会社 功率因数改善变换器及其控制方法
JP2004208448A (ja) * 2002-12-26 2004-07-22 Hitachi Ltd 昇降圧ｄｃ−ｄｃコンバータ
US6853174B1 (en) * 2003-08-11 2005-02-08 Micrel, Inc. Selective high-side and low-side current sensing in switching power supplies
JP2008047945A (ja) * 2005-03-28 2008-02-28 Nec Saitama Ltd アンプ装置
DE102005015992B4 (de) * 2005-04-07 2011-09-15 Texas Instruments Deutschland Gmbh DC-DC-Wandler
JP2007097361A (ja) * 2005-09-30 2007-04-12 Matsushita Electric Ind Co Ltd 昇降圧コンバータ
US7646185B2 (en) * 2006-08-25 2010-01-12 Micrel, Inc. Automatic external switch detection in synchronous switching regulator controller
GB2449914B (en) * 2007-06-07 2012-01-18 Wolfson Microelectronics Plc Improved buck-boost converter
JP5165344B2 (ja) * 2007-11-14 2013-03-21 ルネサスエレクトロニクス株式会社 スイッチング電源装置
US7994762B2 (en) * 2007-12-11 2011-08-09 Analog Devices, Inc. DC to DC converter
JP5205083B2 (ja) * 2008-03-07 2013-06-05 ルネサスエレクトロニクス株式会社 電源装置
JP2009296747A (ja) 2008-06-04 2009-12-17 Panasonic Corp 電源装置
JP2011030292A (ja) * 2009-07-22 2011-02-10 Sony Corp 電源装置
JP2011097732A (ja) 2009-10-29 2011-05-12 Renesas Electronics Corp 昇降圧回路
JP5721403B2 (ja) * 2010-11-18 2015-05-20 ルネサスエレクトロニクス株式会社 昇降圧回路及び昇降圧回路制御方法
JP6013846B2 (ja) * 2011-10-06 2016-10-25 リコー電子デバイス株式会社 スイッチングレギュレータ及び電子機器

Also Published As

Publication number Publication date
JP2012110153A (ja) 2012-06-07
US9106135B2 (en) 2015-08-11
US20140333275A1 (en) 2014-11-13
US8823347B2 (en) 2014-09-02
US20120126769A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5504685B2 (ja) スイッチングレギュレータ及びその動作制御方法
JP4725641B2 (ja) 昇降圧型スイッチングレギュレータ
JP5195182B2 (ja) 電流モード制御型スイッチングレギュレータ
JP4631916B2 (ja) 昇圧形ｄｃ−ｄｃコンバータ
US20120153919A1 (en) Switching Mode Power Supply Control
US20120091978A1 (en) Dc-dc converter
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
JP2011078261A (ja) 電流駆動回路
JP2006262548A (ja) スイッチング電源装置
JP5456495B2 (ja) 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法
US8174249B2 (en) Voltage boosting/lowering circuit
JP2020065402A (ja) スイッチングレギュレータ
US8547078B2 (en) Methods for light load efficiency improvement of a buck boost voltage regulator
JP5721403B2 (ja) 昇降圧回路及び昇降圧回路制御方法
JP2006014559A (ja) Ｄｃ−ｄｃコンバータ
JP5304173B2 (ja) 電源電圧制御回路及びｄｃ−ｄｃコンバータ
JP5511245B2 (ja) スイッチングレギュレータ及びこれを用いた電子機器
TWI482403B (zh) 可運作於脈波寬度調變模式或脈波省略模式下的電壓轉換器及其切換方法
JP2010063231A (ja) スイッチングレギュレータ
JP4337060B2 (ja) スイッチング電源装置とその制御装置
TW202332177A (zh) Ｄｃ／ｄｃ轉換器
JP2014112996A (ja) 軽負荷検出回路、スイッチングレギュレータとその制御方法
JP5719404B2 (ja) 電源電圧制御回路及び電源電圧制御方法
JP5388912B2 (ja) パルス電源装置とそのパルス電圧生成方法
JP2005210820A (ja) 同期整流式ｄｃ／ｄｃコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150324

R150 Certificate of patent or registration of utility model

Ref document number: 5721403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees