DE102005015992B4

DE102005015992B4 - DC-DC-Wandler

Info

Publication number: DE102005015992B4
Application number: DE102005015992A
Authority: DE
Inventors: Kevin Scoones; Jörg Kirchner
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2005-04-07
Filing date: 2005-04-07
Publication date: 2011-09-15
Anticipated expiration: 2025-04-08
Also published as: DE102005015992A1; US20070085523A1; US7362083B2

Abstract

DC-DC-Wandler, mit einer Induktivität, die in Reihe mit einem Leistungstransistor zwischen zwei Anschlüsse einer Gleichstromversorgungsquelle geschaltet ist, und eine Modulatorschaltung mit einem Steuerausgang, der mit einem Steuergate des Leistungstransistors verbunden ist, wobei die Modulatorschaltung ein periodisches Impulssignal erzeugt, dessen Tastverhältnis die Ausgangsspannung an einem Ausgangsanschluss des Wandlers bestimmt; ferner mit: – einem Oszillator, der die Frequenz des periodischen Impulssignals bestimmt; – einer Steueranordnung, die basierend auf r der Eingangsspannung, der gemessenen Ausgangsspannung und dem Stromfluss durch die Induktivität ein angenähertes Tastverhältnis für das Impulssignal voreinstellt; und – einem Fehlerverstärker mit einem ersten Eingang, der mit einer Referenzspannungsquelle verbunden ist, einem zweiten Eingang, der mit dem Ausgangsanschluss des Wandlers verbunden ist, und einem Ausgang, der ein Korrektursignal bereitstellt, das von dem Modulator zur Einstellung des Tastverhältnisses des Impulssignals verwendet wird; – dadurch gekennzeichnet, daß der Modulator einen Stromerzeuger (14) aufweist, der einen zur Ausgangsspannung proportionalen Kernstrom (Ic)...

Description

Die vorliegende Erfindung betrifft einen DC-DC-Wandler nach dem Oberbegriff des Patentanspruchs 1. Ein DC-DC-Wandler dieser Gattung, die aus dem Datenblatt TPS 61100/3/6/7 von Texas Instruments bekannt ist, hat eine Induktivität, die in Reihe mit einem Leistungstransistor zwischen ersten und zweiten Anschlüssen einer Gleichstromversorgungsquelle geschaltet ist, und eine Modulatorschaltung mit einem Steuerausgang, der mit einem Steuergate des Leistungstransistors verbunden ist. In einem derartigen Wandler stellt die Modulatorschaltung ein periodisches Impulssignal bereit, dessen Tastverhältnis die Ausgangsspannung an dem Ausgangsanschluss des Wandlers bestimmt.
In einem typischen Schaltwandler mit Vorwärtssteuerung wird die Amplitude eines Sägezahn-Rampensignals in einem Pulsweitenmodulator proportional zu der Versorgungsspannung verändert. Wandler mit Vorwärtssteuerung zeigen gute Stabilität bei geringer Genauigkeit. Zur Erhöhung der Genauigkeit wird ein Fehlerverstärker hinzugefügt, der die Ausgangsspannung mit einer Referenzspannung vergleicht und ein Korrektursignal bereitstellt. Für eine hohe Genauigkeit muss der analoge Regelkreis eine hohe Verstärkung haben, wodurch sich potentiell Stabilitätsprobleme ergeben. Externe Kompensationsbauelemente können zur Sicherstellung der Stabilität erforderlich sein.
Weiterhin ist ein Offline-Spannungsversorgungscontroller UCC1889 bekannt (Integrated Circuits Unitrode Datenblatt UCC1889, UCC2889, UCC3889), der eine Vorsteuerung eines DC-DC-Wandlers mit der Eingangsspannung und der gemessenen Ausgangsspannung offenbart, wobei diese mit Stromspiegeln realisiert wird.
Für Anwendungen in tragbaren Geräten sollten Schaltwandler klein und billig sein. Integrierte CMOS-Schaltungen decken beide Ansprüche ab, aber ein Bedarf an externen Kompensationsbauelementen würde die inhärenten Vorteile dieser Technologie beeinträchtigen.
Die vorliegende Erfindung hat zur Aufgabe, einen DC-DC-Wandler zu schaffen, der es erlaubt, eine hohe Schaltfrequenz mit niederohmigen Schaltern, guter Genauigkeit und keinerlei externen Kompensationsbauelementen zu verwenden.
Diese Aufgabe wird bei dem gattungsgemäßen DC-DC-Wandler durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Somit wird eine Multipfad-Vorwärtssteuerungstopologie (Feedforward-Topologie) vorgeschlagen, die dem Modulator Informationen bezüglich der Eingangsspannung, der Ausgangsspannung und des Schaltstroms bereitstellt. Das Vorwärtsregelungskonzept wird durch einen Fehlerverstärker mit geringem Verstärkungsgrad ergänzt, der die Ausgangsspannung mit der vorzugsweise internen Referenzspannung vergleicht.
Mit einer Implementierung in CMOS-Technologie, einer hohen Schaltfrequenz und ohne einen Bedarf an externer Kompensation werden kleine und billige Wandler verfügbar. Auf Grund der Vorwärtsregelungspfade weisen sie ein schnelles Ansprechverhalten auf. Der Betrieb mit einer festen Schaltfrequenz führt zu einer bekannten Frequenz des Schaltrauschens und ermöglicht auch die Synchronisation mit externen Taktsignalen.
Von den drei verschiedenen Vorwärtssteuerpfaden wird einer von dem Fehlerverstärker verwendet. Tatsächlich ist der Fehlerverstärker vorzugsweise ein Transkonduktanzverstärker, dessen Ausgangssignal zur Kopie des Kernsignals, das von der Vorwärtsregelungsanordnung zur Bestimmung des Tastverhältnisses des Impulssignals verwendet wird, hinzugefügt wird, und die Vorwärtssteueranordnung enthält eine Timerschaltung mit einem Kondensator, der periodisch auf die Eingangsspannung geladen und durch die kombinierte Kopie des Kernstroms und des Ausgangssignals des Transkonduktanzverstärkers entladen wird.
Wie zuvor erwähnt, sollte der Fehlerverstärker einen geringen Verstärkungsgrad haben, um Stabilitätsprobleme zu vermeiden, wodurch externe Kompensation überflüssig wird. Der geringe Verstärkungsgrad, z. B. 20 dB, reicht immer noch für ein schnelles Übergangsverhalten aus. Aber auf Grund des geringen Verstärkungsgrads kann die Genauigkeit des durch den Modulator erzeugten Tastverhältnisses eventuell nicht ausreichen. Im bevorzugten Ausführungsbeispiel wird ein erster Komparator bereitgestellt, um eine positive Abweichung der Ausgangsspannung von einem Zielwert zu erkennen, und ein zweiter Komparator wird bereitgestellt, um eine negative Abweichung der Ausgangsspannung von dem Zielwert zu erkennen. Der erste und zweite Komparator haben jeweils einen Ausgang, der mit einem Eingang einer Logikschaltung innerhalb des Modulators verbunden ist. Die Logikschaltung hat ein Steuerausgangssignal, das an den Stromerzeuger angelegt wird, um den Strom, der von der Vorwärtsregelungsanordnung zur Bestimmung des Tastverhältnisses des Impulssignals verwendet wird, geringfügig zu verändern. Hierdurch wird nicht nur die Genauigkeit verbessert, sondern letztendlich wird auch eine digitale Selbstkalibrierung des Ausgangssignals des Wandlers bereitgestellt. Dementsprechend wird eine analoge Schleife mit geringem Verstärkungsgrad mit einer digitalen Selbstkalibrierung mit hohem Verstärkungsgrad kombiniert.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
1 ein generisches Blockdiagramm eines integrierten DC-DC-Schaltwandlers in CMOS-Technologie; und
2 ein Blockdiagramm eines Pulsweitenmodulators gemäß 1.
Unter Bezugnahme auf 1 ist eine Induktivität L in Reihe mit einem NMOS-Leistungstransistor MN1 zwischen Eingangsanschluss V_IN und Masse geschaltet. Der Knoten N zwischen Induktivität L und Transistor MN1 ist über einen PMOS-Leistungstransistor MP1 mit einem Ausgangsanschluss V_OUT verbunden. Die Ausgangsspannung an Anschluss V_OUT wird über einen Kondensator C gepuffert. Ein Modulator 10 erzeugt ein pulsweitenmoduliertes Steuersignal, das an das Gate des Transistors MN1 angelegt wird. Modulator 10 liefert auch ein Steuersignal, das an das Gate des Transistors MP1 angelegt wird. Im Grunde ist der Takt des an den Transistor MP1 angelegten Steuersignals im Vergleich zu dem des Transistors MN1 entgegengesetzt, so dass Transistor MP1 durchschaltet (ON), wenn Transistor MN1 sperrt (OFF) und umgekehrt.
Eingangssignale an Modulator 10 sind die Eingangsspannung bei V_IN, die Spannung an Knoten N und die Ausgangsspannung bei V_OUT. Modulator 10 tastet während der Durchschaltzeiten des Transistors MN1 die Spannung an Knoten N ab. Geteilt durch den bekannten Durchschaltwiderstand des Transistors MN1 steht die abgetastete Spannung stellvertretend für den Strom, der durch die Induktivität L fließt.
Es sollte klar sein, dass die Leistungstransistoren MN1 und MP1 in Modulator 10 in einer integrierten CMOS-Schaltung enthalten sind, und nur Induktivität L und Kondensator C externe Bauelemente sind.
Im Diagramm gemäß 2 ist ersichtlich, dass die Spannung an Knoten N mit der Frequenz und dem Tastverhältnis des an den Transistor MN1 angelegten Steuersignals abgetastet wird. Die Abtastwerte werden über eine RC-Kombination geglättet und an den nicht invertierenden Eingang eines Komparators COMP1 angelegt, dessen invertierender Eingang mit einem mit Masse verbundenen Kondensator Ctoff verbunden ist, der periodisch auf Eingangsspannung VIN aufgeladen und über einen Stromaddierer I entladen wird, der, wie später erläutert wird, einen Entladepfad bereitstellt. Das Ausgangssignal TOFF des Komparators COMP1 wird an einen Eingang einer Steuerlogik 12 angelegt, die einen Ausgang hat, der mit Gatetreibern (nicht gezeigt) für die Leistungstransistoren MN1 und MP1 verbunden ist. Das Ausgangssignal TOFF des Komparators COMP1 bestimmt die Sperrzeit des Transistors MN1.
Die Periode des pulsweitenmodulierten Steuersignals wird durch einen mit einem Komparator COMP2 implementierten Oszillator bestimmt. Komparator COMP2 hat einen invertierenden Eingang, der mit einem Referenzknoten R (wird später erklärt) verbunden ist, und einen nicht invertierenden Eingang, der mit einem mit Masse verbundenen Kondensator Cosc und mit einem Stromausgang I1 eines Stromerzeugers 14 verbunden ist. Ein über den Ausgang OSC des Komparators COMP2 gesteuerter Schalter entlädt Kondensator Cosc periodisch auf Masse. Der Ausgang OSC des Komparators COMP2 ist auch mit einem Eingang der Steuerlogik 12 verbunden.
Stromerzeuger 14 erzeugt mit Hilfe einer internen Stromquelle einen Kernstrom Ic. Kernstrom Ic wird durch einen NMOS-Transistor MN2 und einen mit Masse verbundenen Endwiderstand Rtoff_osc geleitet, wobei der Knoten zwischen Widerstand Rtoff_osc und Transistor MN2 der oben erwähnte Referenzknoten R ist. Das Gate des Transistors MN2 wird durch den Ausgang eines Fehlerverstärkers 16 gesteuert, dessen invertierender Eingang mit Knoten R verbunden ist, und dessen nicht invertierender Eingang mit dem Abgriff eines ohmschen Spannungsteilers mit Widerständen 4R und R, der die Ausgangsspannung V_OUT teilt, verbunden ist. Im Inneren des Stromerzeugers 14 wird der Kernstrom Ic mit einem entsprechenden Verhältnis auf Stromausgang I1 kopiert. Eine weitere Kopie I2 geht an den oben erwähnten Stromaddierer I. Eine dritte Kopie geht an einen Versorgungseingang eines Transkonduktanzfehlerverstärkers 18, dessen Ausgangssignal ebenfalls an Stromaddierer I geleitet wird.
Fehlerverstärker 18 hat einen invertierenden Eingang, der über eine RC-Kombination 20 mit Anschluss V_OUT verbunden ist, und einen nicht invertierenden Eingang, der mit einer Referenzspannungsquelle VREF verbunden ist. Referenzspannungsquelle VREF kann intern, eine aus einer Mehrzahl von verschiedenen Quellen oder extern sein.
Zwei Komparatoren sind im Fehlerverstärker 18 integriert, die sich die Eingangsstufen des Transkonduktanzverstärkers teilen und lediglich zusätzliche Ausgangsstufen darstellen. Die Ausgangssignale COMP_HI und COMP_LO werden ebenfalls als Eingangssignale an die Steuerlogik 12 geleitet. Diese integrierten Komparatoren haben Schwellwerte, die auf eine vorbestimmte kleine Abweichung von der Referenzspannung VREF, z. B. 1,6%, gesetzt sind. In der Steuerlogik 12 inkrementieren oder dekrementieren die Ausgangssignale COMP_HI und COMP_LO einen Auf-/Abwärts-Zähler, je nach dem, welcher Ausgang aktiv ist. Dieser Zähler bestimmt einen Wert N, mit dem der Kernstrom Ic multipliziert wird, um vom Stromerzeuger 14 zum Stromaddierer I geleitet zu werden. Wie in 2 veranschaulicht, werden die von Stromerzeuger 14 gelieferten Ströme I2a, I2b und I2c, die alle vom Kernstrom Ic kopiert sind, wahlweise, wie durch einen Ausgang der Steuerlogik 12 bestimmt, zu Strom I2 addiert, der an Stromaddierer I geleitet wird. Durch Änderung des Faktors N, der in Stromerzeuger 14 zur Anpassung des an Stromaddierer I geleiteten Entladestroms verwendet wird, wie auch in Kombination mit dem Ausgangsstrom von Fehlerverstärker 18, implementiert der Zähler in der Steuerlogik 12 eine digitale Selbstkalibrierung der Ausgangsspannung des Wandlers bei V_OUT.
Im Blockdiagramm gemäß 2 werden alle direkt für den Steueralgorithmus relevanten Bauteile so gezeigt, wie sie für einen Aufwärtswandler implementiert werden. Stromgrenzwert, Übertemperaturabschaltung, Rauschunterdrückungsschalter, UVLO (Unterspannungssperre), Einschaltschaltungen etc. wurden aus Gründen der Übersichtlichkeit weggelassen. Der Steueralgorithmus kann gleichermaßen auch für Tiefsetzsteller oder Hoch-Tiefsetzsteller verwendet werden.
Im Betrieb werden Informationen bezüglich Eingangsspannung, Ausgangsspannung und Strom durch die Induktivität an den Modulator weitergeleitet, der ein Tastverhältnis erzeugt, das extrem nahe an dem tatsächlich benötigten liegt. Für einen Aufwärtswandler bedeutet das die Erzeugung der Sperrzeit des NMOS-Leistungstransistors MN1. Wenn dies perfekt ausgeführt werden könnte, ergäbe sich daraus kein Bedarf für Last- und Spannungsregelung, selbst ohne einen Fehlerverstärker.
Da der Modulator 10 automatisch ein Tastverhältnis vorhersagt, das sehr nahe am korrekten Tastverhältnis liegt, kann der Fehlerverstärker 18 so implementiert werden, dass die Schleifenverstärkung relativ gering bleibt. Der Fehlerverstärker 18 ist auch darauf ausgelegt, der gesamten Schleife unabhängig von Eingangs- und Ausgangsspannung eine geringe Frequenzverstärkung zu bieten, wodurch die Kompensation über den weiten Bereich von Eingangs- und Ausgangsspannungen erleichtert wird. Der geringe Verstärkungsgrad (in diesem Beispiel angenommen mit 20 dB) ist noch immer ausreichend für ein schnelles Übergangsverhalten. Auf Grund des geringen Verstärkungsgrads ist es möglich, dass das Modulator-Tastverhältnis nicht ganz ausreichend genau ist. Um dies zu beheben, werden die zwei Komparatoren in dem Fehlerverstärker 18 integriert, die erkennen, wenn die Ausgangsspannung außerhalb eines Fensters von +/–1,6% liegt. Wenn dies für eine gewisse Zeit eintritt (16 Oszillatorperioden), wird der digitale Zähler in der Steuerlogik 12 inkrementiert oder dekrementiert. Das Ausgangssignal dieses Zählers wird dafür verwendet, den von dem Modulator 10 zum Festsetzen des Tastverhältnisses verwendeten Strom anzupassen.
In dem Blockdiagramm wird der Stromerzeugungsblock 14 dafür verwendet, einen Kernstrom zu erzeugen, der proportional zur Ausgangsspannung ist. Dieser Kernstrom wird für mehrere andere Blöcke kopiert. Der Fehlerverstärker 18 erhält eine Kopie, um die Herstellung einer gut definierten Gm zu ermöglichen und gleichzeitig die Offsets für die zwei Komparatoren, die sich das Differenzeingangspaar des Fehlerverstärkers 18 teilen, zu erzeugen. Der Block TOFF TIMER, einschließlich des Komparators COMP1, empfangt ebenfalls ein Vielfaches des Kernstroms, der zur Entladung von Ctoff und zur Bestimmung der Sperrzeit des NMOS-Leistungstransistors MN1 verwendet wird, nähere Einzelheiten folgen später. Die letzte Kopie geht an den Oszillator mit Komparator COMP1, der auch den Bruchteil der Ausgangsspannung empfängt, die zur Erzeugung des Kernstroms als dessen Referenzspannung verwendet wird. Somit bleibt die Oszillatorperiode konstant und gleich T = Cosc·Rtoff, unabhängig davon, welche Ausgangsspannung programmiert ist.
Es ist vorteilhaft, wenn die Oszillatorperiode und die stabile Dauer des TOFF TIMER so gut wie möglich übereinstimmen, da sich der Fehlerverstärker dann auf die Verbesserung des Ansprechverhaltens des Wandlers auf Leitungs- und Lasttransienten konzentrieren kann. Dies wird durch die Verwendung eines gemeinsamen Widerstands Rtoff_osc für die beiden Funktionen gefördert, wodurch nur noch die Kondensatoren angepasst werden müssen, was relativ einfach ist.
Der TOFF TIMER hat eine Referenzspannung, die gleich dem Durchschnittsstrom durch die Induktivität L mal dem Durchschaltwiderstand (ON) des Transistors MN1 ist. Die Referenzspannung wird hergestellt, indem lediglich die Drain-Spannung des Transistors abgetastet wird, wenn dieser voll durchschaltet (ON). Nach jeder Sperrzeit wird der Kondensator Ctoff zurück auf V geladen, und somit ist die Sperrzeit gleich
Wobei N das Vielfache des Kernstroms ist, der von dem Stromerzeuger 14 zu TOFF TIMER gesendet wird. Bei Teilung durch die Oszillatorperiode erzeugt dies genau das benötigte Tastverhältnis, unter Berücksichtigung von Leitungsabweichungen und Verlusten auf Grund der Leistungstransistorimpedanz. Somit wird der Fehlerverstärker für interessantere Sachen frei gemacht.
Die beiden in Fehlerverstärker 18 integrierten Komparatoren sind lediglich zusätzliche Ausgangsstufen von dem Haupttranskonduktanzverstärker, dies verbessert den Gleichlauf der Komparatoren, sowohl untereinander als auch mit dem tatsächlichen Fehlerverstärker. In diesem Beispiel sind die Komparator-Schwellwerte auf +/–1,6% der Referenzspannung gesetzt, damit sich die Ausgangssignale COMP_HI bzw. COMP_LO ergeben. Diese Schwellwerte können einigermaßen genau festgesetzt werden, da der Offset auf demselben Strom basiert, der für die Festsetzung der Gm der Eingangsstufe verwendet wird.
COMP_HI und COMP_LO werden der Steuerlogik 12 zugeführt, die den internen Auf-/Abwärts-Zähler inkrementieren oder dekrementieren kann, je nach dem, welcher Ausgang aktiv ist. Dieser Zähler bestimmt den Wert N in dem Stromerzeuger 14, wodurch eine digitale Selbstkalibrierung der Ausgangsspannung des Wandlers implementiert wird.

Claims

DC-DC-Wandler, mit einer Induktivität, die in Reihe mit einem Leistungstransistor zwischen zwei Anschlüsse einer Gleichstromversorgungsquelle geschaltet ist, und eine Modulatorschaltung mit einem Steuerausgang, der mit einem Steuergate des Leistungstransistors verbunden ist, wobei die Modulatorschaltung ein periodisches Impulssignal erzeugt, dessen Tastverhältnis die Ausgangsspannung an einem Ausgangsanschluss des Wandlers bestimmt; ferner mit: – einem Oszillator, der die Frequenz des periodischen Impulssignals bestimmt; – einer Steueranordnung, die basierend auf r der Eingangsspannung, der gemessenen Ausgangsspannung und dem Stromfluss durch die Induktivität ein angenähertes Tastverhältnis für das Impulssignal voreinstellt; und – einem Fehlerverstärker mit einem ersten Eingang, der mit einer Referenzspannungsquelle verbunden ist, einem zweiten Eingang, der mit dem Ausgangsanschluss des Wandlers verbunden ist, und einem Ausgang, der ein Korrektursignal bereitstellt, das von dem Modulator zur Einstellung des Tastverhältnisses des Impulssignals verwendet wird; – dadurch gekennzeichnet, daß der Modulator einen Stromerzeuger (14) aufweist, der einen zur Ausgangsspannung proportionalen Kernstrom (Ic) erzeugt und mehrere Stromspiegel enthält, die den Kernstrom (Ic) mit vorbestimmten Verstärkungsverhältnissen kopieren, wobei eine erste Kopie (I1) des Kernstroms (Ic) von dem Oszillator dafür verwendet wird, um die Frequenz des Impulssignals zu bestimmen, wobei eine zweite Kopie (I2) des Kernstroms von der Steueranordnung dafür verwendet wird, um das Tastverhältnis des Impulssignals zu bestimmen, und wobei eine dritte Kopie (I3) des Kernstroms von dem Fehlerverstärker (18) dafür verwendet wird, um das Korrektursignal zu bestimmen.
DC-DC-Wandler gemäß Anspruch 1, bei dem der Fehlerverstärker ein Transkonduktanzverstärker ist, dessen Ausgangssignal zur Kopie (I2) des Kernstroms, die von der Steueranordnung zur Bestimmung des Tastverhältnisses des Impulssignals verwendet wird, hinzugefügt wird.
DC-DC-Wandler gemäß Anspruch 2 bei dem die Steueranordnung eine Timerschaltung mit einem Kondensator (Ctoff) enthält, der periodisch auf die Eingangsspannung (VIN) geladen und durch die Kombination der zweiten Kopie (i2) des Kernstroms mit dem Ausgangssignal des Transkonduktanzverstärkers entladen wird.
DC-DC-Wandler gemäß einem der Ansprüche 1 bis 3, bei dem der Modulator einen Differenzverstärker (16) mit einem ersten Eingang, an dem ein Bruchteil der Ausgangsspannung (V_OUT) anliegt, einem zweiten Eingang, an dem ein Rückkopplungssignal anliegt, und einem Ausgang umfasst, der den Stromerzeuger (14) steuert, um den Kernstrom (Ic) zu steuern, wobei das Rückkopplungssignal als Spannungsabfall an einem Widerstand (Rtoff_osc) im Pfad des Kernstroms abgeleitet wird.
DC-DC-Wandler gemäß Anspruch 4, bei dem der Oszillator einen Referenzeingang umfasst, an dem eine Referenzspannung anliegt, die von einem Spannungsabfall an demselben Widerstand (Rtoff_osc) im Pfad des Kernstroms (Ic) abgeleitet wird.
DC-DC-Wandler gemäß einem der Ansprüche 1 bis 5, bei dem der Fehlerverstärker (18) einen geringen Verstärkungsgrad aufweist und einen ersten Komparator (COMP_HI) beinhaltet, der eine positive Abweichung der Ausgangsspannung von einem Sollwert erkennt, und einen zweiten Komparator (COMP_LO) beinhaltet, der eine negative Abweichung der Ausgangsspannung von dem Sollwert erkennt, wobei der erste und zweite Komparator jeweils einen Ausgang aufweisen, der mit einem Eingang einer Logikschaltung (12) innerhalb des Modulators verbunden ist, und die Logikschaltung (12) ein Steuerausgangssignal an den Stromerzeuger (14) abgibt, das den von der Steueranordnung zur Bestimmung des Tastverhältnisses des Impulssignals verwendeten Strom beeinflußt.
DC-DC-Wandler gemäß Anspruch 6, bei dem der erste und zweite Komparator (COMP_HI, COMP_LO) in dem Fehlerverstärker (18) integriert sind und sich ein Differenzeingangstransistorpaar des Fehlerverstärkers teilen.
DC-DC-Wandler gemäß einem der Ansprüche 1 bis 7, bei dem der Strom durch die Induktivität (L) durch Abtastung der Spannung an dem Verbindungsknoten zwischen der Induktivität (L) und dem Leistungstransistor (MP1) erkannt wird.
DC-DC-Wandler gemäß einem der Ansprüche 1 bis 8, der als CMOS-Schaltkreis implementiert ist.