JP5630434B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5630434B2 JP5630434B2 JP2011277184A JP2011277184A JP5630434B2 JP 5630434 B2 JP5630434 B2 JP 5630434B2 JP 2011277184 A JP2011277184 A JP 2011277184A JP 2011277184 A JP2011277184 A JP 2011277184A JP 5630434 B2 JP5630434 B2 JP 5630434B2
- Authority
- JP
- Japan
- Prior art keywords
- type contact
- contact layer
- layer
- nitrogen
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、半導体素子の製造方法に関する。さらに詳細には、III 族窒化物半導体から成るp型コンタクト層とp電極とのオーミックコンタクトのオーミック性の向上を図った半導体素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor element. More specifically, the present invention relates to a method for manufacturing a semiconductor device in which an ohmic contact is improved between a p-type contact layer made of a group III nitride semiconductor and a p-electrode.
半導体素子は、p電極と、そのp電極と接触するp型コンタクト層とを有することが一般的である。p電極とp型コンタクト層との接触抵抗が大きいと、発熱しやすい。そして、発熱により寿命が短くなるおそれがある。また、接触抵抗が大きいと半導体素子の駆動電圧が高くなる。 In general, a semiconductor element has a p-electrode and a p-type contact layer in contact with the p-electrode. If the contact resistance between the p-electrode and the p-type contact layer is large, heat is likely to be generated. And there exists a possibility that lifetime may become short by heat_generation | fever. Further, when the contact resistance is large, the driving voltage of the semiconductor element becomes high.
特に、III 族窒化物半導体から成るp型コンタクト層とp電極との接触抵抗を低下させるには、p型コンタクト層の正孔濃度を大きくする必要がある。ところが、III 族窒化物半導体に形成されるアクセプタ不純物準位は深い。そのため、正孔濃度を高くすることが困難である。 Particularly, in order to reduce the contact resistance between the p-type contact layer made of a group III nitride semiconductor and the p-electrode, it is necessary to increase the hole concentration of the p-type contact layer. However, the acceptor impurity level formed in the group III nitride semiconductor is deep. Therefore, it is difficult to increase the hole concentration.
したがって、正孔濃度を高くするために多くの研究がなされている。例えば、特許文献1には、p型コンタクト層の成長速度を低くすることで、1018/cm3 程度の正孔濃度を実現している。
Therefore, many studies have been made to increase the hole concentration. For example, in
しかし、この程度の正孔濃度のp型コンタクト層にp電極を形成しても、良好なオーミックコンタクトは得られない。一方、III 族窒化物半導体から成るp型コンタクト層とp電極とのオーミックコンタクトを得ることは、両者の仕事関数の関係上、困難である。 However, even if a p-electrode is formed on a p-type contact layer having such a hole concentration, a good ohmic contact cannot be obtained. On the other hand, it is difficult to obtain an ohmic contact between a p-type contact layer made of a group III nitride semiconductor and a p-electrode because of the work function of both.
本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、窒化物半導体のp型コンタクト層とp電極との間のオーミックコンタクトのオーミック性の向上を図った半導体素子の製造方法を提供することである。 The present invention has been made to solve the above-described problems of the prior art. That is, an object of the present invention is to provide a method for manufacturing a semiconductor device in which ohmic contact resistance between a p-type contact layer and a p-electrode of a nitride semiconductor is improved.
この課題の解決を目的としてなされた第1の発明に係る半導体素子の製造方法は、発光層を形成する発光層形成工程と、発光層の上にp型クラッド層を形成するp型クラッド層形成工程と、p型クラッド層の上にp型コンタクト層を形成するp型コンタクト層形成工程と、p型コンタクト層の上にp電極を形成するp電極形成工程と、を有する方法である。p型コンタクト層形成工程は、p型クラッド層の上に第1のp型コンタクト層を形成する第1の工程と、第1のp型コンタクト層の上に第2のp型コンタクト層を形成する第2の工程と、を有する。第1の工程では、キャリアガスとして、窒素と水素との混合気体を用い、そのキャリアガスの全モル数に対する窒素のモル比を50%以上75%以下の範囲内とし、第1のp型コンタクト層のMg濃度を、1×10 19 /cm 3 以上1×10 20 /cm 3 以下の範囲内とし、第1のp型コンタクト層の膜厚を、100Å以上1000Å以下の範囲内とする。そして、第2の工程では、キャリアガスとして、水素を用い、第2のp型コンタクト層のMg濃度を、第1のp型コンタクト層のMg濃度より高い2×10 20 /cm 3 以上9×10 21 /cm 3 以下の範囲内とし、第2のp型コンタクト層の膜厚を、20Å以上90Å以下の範囲内とする。
A method of manufacturing a semiconductor device according to the first aspect of the invention for solving this problem includes a light emitting layer forming step of forming a light emitting layer, and a p type cladding layer forming of forming a p type cladding layer on the light emitting layer. And a p-type contact layer forming step of forming a p-type contact layer on the p-type cladding layer, and a p-electrode forming step of forming a p-electrode on the p-type contact layer. The p-type contact layer forming step includes a first step of forming a first p-type contact layer on the p-type cladding layer, and a second p-type contact layer on the first p-type contact layer. And a second step. In the first step, a mixed gas of nitrogen and hydrogen is used as a carrier gas, and the molar ratio of nitrogen to the total number of moles of the carrier gas is within a range of 50% to 75%, and the first p-type contact The Mg concentration of the layer is in the range of 1 × 10 19 /
かかる半導体素子の製造方法により製造された半導体素子では、p型コンタクト層とp電極との間のオーミック接触がよい。すなわち、接触抵抗が小さい。そのため、電力消費量を抑えることができる。そして、発熱量も小さい。また、この膜厚の場合に、格子欠陥を介してトンネル効果によりキャリアがポテンシャル障壁を透過しやすくなる。また、このMg濃度の場合に、第2のp型コンタクト層に、より多くの格子欠陥を形成することができるからである。そのため、Mgを活性化させた後に、p電極とp型コンタクト層との間で電子の移動がスムーズに行われる。 In a semiconductor element manufactured by such a method for manufacturing a semiconductor element, ohmic contact between the p-type contact layer and the p-electrode is good. That is, the contact resistance is small. Therefore, power consumption can be suppressed. And the calorific value is also small. Further, in the case of this film thickness, carriers easily pass through the potential barrier due to the tunnel effect through lattice defects. In addition, when the Mg concentration is used, more lattice defects can be formed in the second p-type contact layer. For this reason, after Mg is activated, electrons move smoothly between the p-electrode and the p-type contact layer.
第2の発明に係る半導体素子の製造方法においては、さらに、p型コンタクト層を低抵抗化するためのアニール処理工程を行う。また、正孔濃度を5×10 16 /cm 3 以上6×10 16 /cm 3 以下の範囲内とする。 In the method for manufacturing a semiconductor device according to the second invention, an annealing process for reducing the resistance of the p-type contact layer is further performed. The hole concentration is set in the range of 5 × 10 16 / cm 3 to 6 × 10 16 / cm 3 .
第3の発明に係る半導体素子の製造方法においては、さらに、p型コンタクト層を低抵抗化するためのアニール処理工程を行わない。また、正孔濃度を2×10 16 /cm 3 以上3×10 16 /cm 3 以下の範囲内とするとともに電気抵抗率を40Ω・cm以上70Ω・cm以下の範囲内とする。アニール処理工程を省略することで、サイクルタイムが短くなり、生産性が向上する。 In the method for manufacturing a semiconductor device according to the third aspect of the present invention, an annealing process for reducing the resistance of the p-type contact layer is not performed. The hole concentration is in the range of 2 × 10 16 / cm 3 to 3 × 10 16 / cm 3 and the electrical resistivity is in the range of 40 Ω · cm to 70 Ω · cm. By omitting the annealing process, cycle time is shortened and productivity is improved.
本発明によれば、窒化物半導体のp型コンタクト層とp電極との間のオーミックコンタクトのオーミック性の向上を図った半導体素子の製造方法が提供されている。 According to the present invention, there is provided a method for manufacturing a semiconductor device in which the ohmic property of an ohmic contact between a nitride semiconductor p-type contact layer and a p-electrode is improved.
以下、本発明の具体的な実施例について、発光素子を例に挙げて図を参照しつつ説明する。しかし、本発明は、これらの実施例に限定されるものではない。つまり、本発明は、FEMTなどのトランジスタや、受光素子や、LEDやレーザーダイオード等の発光素子など、各種の半導体デバイスにも適用することができる。また、後述する発光素子の各層の積層構造は、例示であり、実施例とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。 Hereinafter, specific examples of the present invention will be described with reference to the drawings by taking light emitting elements as examples. However, the present invention is not limited to these examples. That is, the present invention can also be applied to various semiconductor devices such as transistors such as FEMT, light receiving elements, and light emitting elements such as LEDs and laser diodes. Moreover, the laminated structure of each layer of the light emitting element to be described later is an exemplification, and of course, a laminated structure different from the example may be used. And the thickness of each layer in each figure is shown conceptually and does not indicate the actual thickness.
1.半導体素子
本実施例に係る半導体素子の製造方法により製造される発光素子100を図1により説明する。発光素子100は、III 族窒化物半導体から成る半導体素子である。図1に示すように、発光素子100は、サファイア基板10に、低温バッファ層20と、n型コンタクト層30と、n型ESD層40と、n型SL層50と、発光源であるMQW層(多重量子井戸層)60と、p型クラッド層70と、p型コンタクト層80とがこの順序で形成されたものである。また、n型コンタクト層30には、n電極N1が形成されている。p型コンタクト層80には、p電極P1が形成されている。
1. Semiconductor Device A
サファイア基板10は、MOCVD法により、その一面に上記の各層を形成するためのものである。光取り出し効率を向上させるために、サファイア基板10の表面に凹凸加工がされていてもよい。また、サファイア以外にも、SiC、ZnO、Si、GaNなどを成長基板として用いてもよい。低温バッファ層20は、サファイア基板10の結晶性を受け継ぎつつ、上層を形成するためのものである。低温バッファ層20の材質として、例えばAlNやGaNが挙げられる。
The
n型コンタクト層30は、n電極N1に実際に接触する層である。n型コンタクト層30は、SiをドーピングしたGaNから成る層である。そのSi濃度は1×1018/cm3 以上である。また、n型コンタクト層30を、キャリア濃度の異なる複数の層としてもよい。n電極とのオーミック性を向上するためである。
The n-
n型ESD層40は、各半導体層の静電破壊を防止するための静電耐圧改善層である。n型ESD層40は、ノンドープのGaNと、SiドープのGaNの積層構造である。Siをドープする際には、キャリア濃度を1×1018/cm3 以上となるようにするとよい。
The n-
n型SL層50は、MQW層60に加わる応力を緩和するための超格子構造を有する層である。n型SL層50は、GaNとInGaNとを交互に積層した層である。もしくは、これらに加えて、n−GaNを積層してもよい。特に、MQW層60と接する層を、n−GaNから成る層とするとよい。n型SL層50を繰り返し積層する繰り返し回数は、10回〜20回である。n型SL層50の全体の厚みは、60nm〜80nmである。
The n-
MQW層60は、電子と正孔が再結合することで、光を発する発光層である。そのために、MQW層60は、バンドギャップの小さい井戸層と、バンドギャップの大きい障壁層とが交互に形成されている。ここで、井戸層としてInGaNを用い、障壁層としてAlGaNを用いることができる。また、井戸層としてGaNを用い、障壁層としてAlGaNを用いてもよい。もしくは、これらを自由に組み合わせて、4層以上を単位構造として、その単位構造を繰り返してもよい。
The
p型クラッド層70は、電子がp型コンタクト層80に拡散するのを防止するためのものである。p型クラッド層70は、p−InGaNから成る層と、p−AlGaNから成る層とを単位構造として、その単位構造を交互に繰り返して形成した層である。その繰り返し回数は、12回である。また、その繰り返し回数を3〜50回の範囲としてもよい。
The p-
p型コンタクト層80は、第1のp型コンタクト層81と、第2のp型コンタクト層82とを有している。これらはいずれも、Mgをドープしたp−GaNから成る層である。第2のp型コンタクト層82は、p電極P1に実際に接触する層である。そのため、第2のp型コンタクト層82は、発光素子100におけるサファイア基板10と反対側の表面に表れている。そして、第1のp型コンタクト層81は、第2のp型コンタクト層82の下にある。
The p-
ここで、第1のp型コンタクト層81におけるMgドープ量は、1×1019/cm3 以上1×1020/cm3 以下の範囲内である。このMgの濃度範囲は、結晶性を低下させることなく、高い正孔濃度が得られる範囲である。そして、第2のp型コンタクト層82におけるMgドープ量は、1×1020/cm3 以上1×1022/cm3 以下の範囲内である。このように、第2のp型コンタクト層82のMgの濃度は高い。第2のp型コンタクト層82におけるMgドープ量は、第1のp型コンタクト層81におけるMgドープ量よりも大きい。
Here, the Mg doping amount in the first p-
第2のp型コンタクト層82の厚みは、10Å以上100Å以下の範囲内である。このように第2のp型コンタクト層82の厚みは、十分に薄い。また、後述するように、第2のp型コンタクト層82の形成に用いるキャリアガスは、水素のみであり、窒素を含んでいない。そのため、第2のp型コンタクト層82の結晶性は悪い。よって、p電極P1と、第2のp型コンタクト層82との間に形成されるショットキーバリアは極めて薄い。
The thickness of the second p-
このため、p電極P1から第2のp型コンタクト層82に正孔が抜けやすい。すなわち、p電極P1から正孔がショットキーバリアをトンネルして、第2のp型コンタクト層82に注入されやすくなる。したがって、p電極P1とp型コンタクト層80との間で好適なオーミックコンタクトが得られる。
For this reason, holes are likely to escape from the p-electrode P1 to the second p-
2.半導体素子の製造方法
本形態における半導体素子の製造方法では、有機金属気相成長法(MOCVD法)により、上記の各層の結晶を成長させる。本形態の半導体素子の製造方法は、p型コンタクト層80を形成する工程に特徴のある方法である。以下、図2および図3を用いて、各工程を説明する。
2. Semiconductor Device Manufacturing Method In the semiconductor device manufacturing method according to this embodiment, crystals of the above-described layers are grown by metal organic chemical vapor deposition (MOCVD). The semiconductor element manufacturing method of this embodiment is a method characterized by the step of forming the p-
ここで用いたキャリアガスは、水素(H2 )もしくは窒素(N2 )もしくは水素と窒素との混合気体(H2 +N2 )である。窒素源として、アンモニアガス(NH3 )を用いた。Ga源として、トリメチルガリウム(Ga(CH3 )3 :以下、「TMG」という。)を用いた。In源として、トリメチルインジウム(In(CH3 )3 :以下、「TMI」という。)を用いた。Al源として、トリメチルアルミニウム(Al(CH3 )3 :以下、「TMA」という。)を用いた。n型ドーパントガスとして、シラン(SiH4 )を用いた。p型ドーパントガスとして、シクロペンタジエニルマグネシウム(Mg(C5 H5 )2 :以下、「CP2 Mg」という。)を用いた。 The carrier gas used here is hydrogen (H 2 ), nitrogen (N 2 ), or a mixed gas of hydrogen and nitrogen (H 2 + N 2 ). Ammonia gas (NH 3 ) was used as a nitrogen source. Trimethylgallium (Ga (CH 3 ) 3 : hereinafter referred to as “TMG”) was used as the Ga source. Trimethylindium (In (CH 3 ) 3 : hereinafter referred to as “TMI”) was used as the In source. Trimethylaluminum (Al (CH 3 ) 3 : hereinafter referred to as “TMA”) was used as the Al source. Silane (SiH 4 ) was used as the n-type dopant gas. Cyclopentadienylmagnesium (Mg (C 5 H 5 ) 2 : hereinafter referred to as “CP 2 Mg”) was used as the p-type dopant gas.
2−1.低温バッファ層形成工程
本形態では、サファイア基板10を用いた。そして、そのサファイア基板10をMOCVD炉に入れた。次に、水素ガス中でサファイア基板10のクリーニングを行い、サファイア基板100の表面に付着している付着物を除去した。そして、基板温度を400℃として、サファイア基板10の上に、AlNから成る低温バッファ層20を形成した。
2-1. Low temperature buffer layer formation process In this form,
2−2.n型コンタクト層形成工程
次に、低温バッファ層20の上にn型コンタクト層30を形成した(図2(a)参照)。ここで、キャリアガスを水素ガスとし、アンモニアガスを流しながら、基板温度を1100℃まで上昇させた。そして、基板温度が1100℃になったところで、TMG、アンモニアガス、不純物ガスとしてシランガスを供給した。これにより、Si濃度が4.5×1018/cm3 のn−GaNからなるn型コンタクト層30が形成された。
2-2. Step of forming n-type contact layer Next, an n-
2−3.n型ESD層形成工程
次に、n型コンタクト層30の上にn型ESD層40を形成した。基板温度を900℃まで下げて、ノンドープのGaNとSiドープのn−GaNの積層構造を形成した。このときの成長温度は800〜950℃であればよい。また、このn−GaNにおけるSi原子濃度(atom/cm3 )と膜厚(nm)との積で定義される特性値が0.9×1020〜3.6×1020(atom・nm/cm3 )の範囲内であるとよい。
2-3. Step of forming n-type ESD layer Next, an n-
2−4.n型SL層形成工程
次に、n型ESD層40の上にn型SL層50を形成した。n型SL層50として、厚さ2.5nmのInGaN層と、厚さ2.5nmのSiドープのn−GaN層とを交互に積層した。この周期構造を15周期分、繰り返して形成した。InGaN層を形成する際には、基板温度を830℃として、シランガス、TMG、TMI、アンモニアを供給した。n−GaN層を形成する際には、基板温度を830℃として、シランガス、TMG、アンモニアを供給した。これにより、図2(b)に示した積層構造が形成された。
2-4. Step of forming n-type SL layer Next, an n-
2−5.発光層形成工程
続いて、n型SL層50の上にMQW層60を形成した。MQW層60は、InGaN層とAlGaN層との繰り返し構造をしている。InGaN層を、成長温度750〜800℃の範囲内の温度で成長させた。そのために、TMI、TMG、アンモニアの原料ガスを供給した。ここで、Inの組成比は、0.05〜0.15%の範囲内である。結晶を成長させる厚みは、1〜4nmである。
2-5. Light-Emitting Layer Formation Step Subsequently, the
AlGaN層を、成長温度850〜950℃の範囲内の温度で成長させた。そのために、TMA、TMG、アンモニアの原料ガスを供給した。結晶を成長させる厚みは、1〜6nmである。そして、これらのInGaN層とAlGaN層とを、交互に5層積層した。この積層する層の数は3〜7層程度であればよい。 The AlGaN layer was grown at a temperature in the range of 850 to 950 ° C. For this purpose, TMA, TMG, and ammonia source gases were supplied. The thickness for growing the crystal is 1 to 6 nm. Then, five layers of these InGaN layers and AlGaN layers were alternately laminated. The number of layers to be stacked may be about 3 to 7 layers.
2−6.p型クラッド層形成工程
次に、MQW層60の上にp型クラッド層70を形成した。p型クラッド層70は、p−InGaN層と、p−AlGaN層との繰り返し構造とした。p−InGaN層を形成する際には、基板温度を855℃として、CP2 Mg、TMI、TMG、アンモニアを供給した。そして、p−In0.05Ga0.95N層を、厚さ1.7nmに形成した。
2-6. Step of forming p-type cladding layer Next, a p-
p−AlGaN層を形成する際には、基板温度を855℃として、CP2 Mg、TMA、TMG、アンモニアを供給した。そして、p−AlGaN層を、厚さ3.0nmに形成した。その結果、図2(c)に示した積層構造が形成された。 When forming the p-AlGaN layer, CP 2 Mg, TMA, TMG, and ammonia were supplied at a substrate temperature of 855 ° C. A p-AlGaN layer was formed to a thickness of 3.0 nm. As a result, the laminated structure shown in FIG. 2C was formed.
2−7.p型コンタクト層形成工程
2−7−1.第1のp型コンタクト層形成工程
続いて、p型クラッド層70の上に第1のp型コンタクト層81を形成した(図3参照)。キャリアガスとして、窒素と水素の混合気体を用いた。
2-7. p-type contact layer forming step 2-7-1. First p-type contact layer forming step Subsequently, a first p-
水素の存在により、構成原子のマイグレーションが増加する。そのため、結晶品質が向上するとともに、層の表面平坦性が向上する。しかしその反面、結晶中にHが取り込まれて、Mgと結合する。これにより、Mgの活性化を阻害して、正孔濃度を高くすることができない。 The presence of hydrogen increases the migration of constituent atoms. Therefore, the crystal quality is improved and the surface flatness of the layer is improved. However, on the other hand, H is taken into the crystal and bonded to Mg. Thereby, activation of Mg cannot be inhibited and the hole concentration cannot be increased.
一方、窒素ガスは、結晶の分解を阻害して結晶中からNが抜けるのを防止できる。しかしその反面、結晶性を低下させる要因となる。したがって、全キャリアガスに対する窒素のモル比には最適な範囲が存在する。 Nitrogen gas, on the other hand, inhibits the decomposition of the crystal and prevents N from escaping from the crystal. However, on the other hand, it becomes a factor of reducing crystallinity. Therefore, there is an optimum range for the molar ratio of nitrogen to the total carrier gas.
その全キャリアガスに対する窒素のモル比、すなわち混合比(N2 /(H2 +N2 ))の望ましい範囲は、40%以上80%以下であった。そして、さらに好ましい混合比の範囲は、50%以上75%以下であった。その具体的な数値については後述する。混合比(N2 /(H2 +N2 ))が40%より低いと、後述するように、十分な正孔濃度が得られない。混合比(N2 /(H2 +N2 ))が80%より高いと、後述するように、表面荒れやピットが多くなるおそれがある。 A desirable range of the molar ratio of nitrogen to the total carrier gas, that is, the mixing ratio (N 2 / (H 2 + N 2 )) was 40% or more and 80% or less . And the range of the more preferable mixing ratio was 50% or more and 75% or less. The specific numerical value will be described later. When the mixing ratio (N 2 / (H 2 + N 2 )) is lower than 40%, a sufficient hole concentration cannot be obtained as will be described later. If the mixing ratio (N 2 / (H 2 + N 2 )) is higher than 80%, surface roughness and pits may increase as described later.
ここで、結晶を成長させる温度は、900℃以上1050℃以下の範囲内であった。温度が低すぎると、GaNの結晶品質が悪くなるからである。1050℃より高い温度では、各ガスがサファイア基板10の箇所に届く前に、反応を起こしてしまうからである。
Here, the temperature for growing the crystals was in the range of 900 ° C. or higher and 1050 ° C. or lower. This is because if the temperature is too low, the crystal quality of GaN will deteriorate. This is because at temperatures higher than 1050 ° C., the reaction occurs before each gas reaches the
そして、Mgのドープ量は、1×1019/cm3 以上1×1020/cm3 以下であった。Mgのドープ量が1×1020/cm3 以下であれば、形成される第1のp型コンタクト層81に、格子欠陥が入りにくいからである。形成する第1のp型コンタクト層81の膜厚は、100Å以上1000Å以下の範囲内であった。
The doping amount of Mg was 1 × 10 19 / cm 3 or more and 1 × 10 20 / cm 3 or less. This is because if the Mg doping amount is 1 × 10 20 / cm 3 or less, lattice defects are unlikely to enter the first p-
2−7−2.第2のp型コンタクト層形成工程
次に、第1のp型コンタクト層81の上に第2のp型コンタクト層82を形成した。キャリアガスとして、水素のみを用いた。第2のp型コンタクト層82における格子欠陥をあえて多く形成するためである。そのため、窒素ガスの供給を停止して、水素ガスのみをキャリアガスとして供給した。したがって、キャリアガスには窒素は含まれていない。ただし、これらの各層の形成工程は、MOCVD炉の内部で連続的に行われる。そのため、炉内雰囲気中に、残留窒素ガスが含まれていることもある。
2-7-2. Second p-type contact layer forming step Next, a second p-
結晶の成長温度は、800℃以上1050℃以下の範囲内であった。成長温度が800℃より低いと、GaNの結晶品質が悪くなる。一方、成長温度が1050℃より高いと、アンモニアやGa、Mg等が炉内の雰囲気中でサファイア基板10の箇所に届く前に反応してしまうおそれがあるからである。
The crystal growth temperature was in the range of 800 ° C. or higher and 1050 ° C. or lower. When the growth temperature is lower than 800 ° C., the crystal quality of GaN deteriorates. On the other hand, if the growth temperature is higher than 1050 ° C., ammonia, Ga, Mg or the like may react before reaching the location of the
第2のp型コンタクト層82にドープするMgのドープ量は、1×1020/cm3 以上1×1022/cm3 以下の範囲内であった。Mgのドープ量が、1×1020/cm3 以上にすると、形成する半導体層に格子欠陥が入りやすくなるからである。
The amount of Mg doped into the second p-
第2のp型コンタクト層82の膜厚は、10Å以上100Å以下の範囲内であった。10Åより薄ければ、格子欠陥そのものの形成が困難となるからである。GaNのc軸方向の格子定数が5.185Åであるため、2層以上の厚みがあるほうが格子欠陥を形成しやすい。一方、格子欠陥のある層が厚ければ、その分だけ電気抵抗は高くなる。そのため、100Å以下が好ましい。より好ましくは、20Å以上90Å以下の範囲内である。また、30Å以上70Å以下の範囲内であると、さらに好ましい。
The film thickness of the second p-
2−8.冷却工程
次に、窒素ガス雰囲気中で、MOCVD炉を常温まで冷却した。図3に示した積層体90を窒素ガス雰囲気中で冷却することで、離脱させた水素が再び積層体90に取り込まれるのを防止するためである。
2-8. Next, the MOCVD furnace was cooled to room temperature in a nitrogen gas atmosphere. This is because the
2−9.電極形成工程
次に、p型コンタクト層80の表面側からドライエッチングを行って、n型コンタクト層30の途中まで達する溝を形成した。そして、p型コンタクト層80の上にp電極P1を形成した。p電極P1として、p型コンタクト層80の上に、Ni層、Au層、Al層をこの順番で形成した。または、これらの金属の他に、ITOを用いてもよい。または、ITO電極の上に、Ni/Auからなる配線電極を形成してもよい。また、Ag、Rhを用いることもできる。また、露出させたn型コンタクト層30の上にn電極N1を形成した。n電極N1として、n型コンタクト層30の上に、Ni層、Au層をこの順番で形成した。または、Ti層、Al層を順に形成してもよい。
2-9. Next, dry etching was performed from the surface side of the p-
2−10.アニール処理工程
次に、窒素雰囲気中で積層体90に熱処理(アニール処理)を施した。ドーピングしたMgを活性化するためである。なお、このアニール処理工程については、電極形成工程の前に行ってもよい。また、冷却工程の前に行うこともできる。以上により、図1に示した発光素子100が製造された。
2-10. Next, a heat treatment (annealing process) was performed on the laminate 90 in a nitrogen atmosphere. This is to activate the doped Mg. The annealing process may be performed before the electrode formation process. It can also be performed before the cooling step. Thus, the
3.製造された半導体素子
本形態の発光素子100では、p型コンタクト層80は、第1のp型コンタクト層81と第2のp型コンタクト層82とを有している。第2のp型コンタクト層82があるため、p型コンタクト層80とp電極P1との間におけるショットキーバリアの厚みが薄い。そのため、p型コンタクト層80とp電極P1との間にわたって正孔の伝導性が高い。
3. Manufactured Semiconductor Element In the
また、第2のp型コンタクト層82における格子欠陥は多い。もちろん、第1のp型コンタクト層81よりも多い。そのため、p電極P1と第2のp型コンタクト層82との間の正孔の伝導性はさらに高い。
There are many lattice defects in the second p-
なお、第2のp型コンタクト層82を設けない場合について説明する。p電極P1と第1のp型コンタクト層81とを接触させると、駆動電圧Vfは、第2のp型コンタクト層82がない場合に比べて大きい値となる。つまり、第1のp型コンタクト層81とp電極P1との間には、比較的厚いショットキーバリアが形成されていると考えられる。
A case where the second p-
そこで、第2のp型コンタクト層82を設けることによって、そのショットキーバリアは薄くなる。つまり、p電極P1とp型コンタクト層80との間で正孔が移動しやすくなる。そして、第2のp型コンタクト層82では、格子欠陥が第1のp型コンタクト層81に比べて多い。そのため、p電極P1とp型コンタクト層80との間で、正孔はより移動しやすくなる。したがって、本形態の発光素子100における電気抵抗率は小さい。
Therefore, by providing the second p-
4.実験結果
ここで、本形態の発光素子100について行った実験結果について説明する。以下に、第1のp型コンタクト層81を形成するに際して、キャリアガスにおける窒素の混合比を変化させた場合の各物理量の測定値について説明する。
4). Experimental Results Here, experimental results performed on the
4−1.正孔濃度
図4は、窒素の混合比(N2 /(H2 +N2 ))に対する第1のp型コンタクト層81の正孔濃度を示すグラフである。図4において、白抜きのシンボルは、アニール処理を行っていない場合の値を示している。そして、黒塗りのシンボルは、アニール処理を行った場合の値を示している。これらは、図5および図6でも同様である。
4-1. Hole Concentration FIG. 4 is a graph showing the hole concentration of the first p-
図4に示すように、全体的に、アニール処理を行った場合の正孔濃度のほうが、アニール処理を行っていない場合の正孔濃度に比べて高い。つまり、アニール処理を行っている場合には、窒素の混合比によらず、正孔濃度の値は十分に高い。およそ、5×1016/cm3 〜6×1016/cm3 程度の正孔濃度の値が得られた。 As shown in FIG. 4, as a whole, the hole concentration when the annealing treatment is performed is higher than the hole concentration when the annealing treatment is not performed. That is, when annealing is performed, the hole concentration value is sufficiently high regardless of the mixing ratio of nitrogen. A hole concentration value of about 5 × 10 16 / cm 3 to 6 × 10 16 / cm 3 was obtained.
一方、アニール処理を行っていない場合には、窒素濃度を高めたほうが、正孔濃度は高いものとなった。窒素の混合比を44%としたときには、アニール処理を行わなくても、2×1016/cm3 〜3×1016/cm3 程度の正孔濃度の値が得られた。つまり、正孔濃度は、アニール処理を行なった場合の1/2程度の大きさである。したがって、アニール処理を行う前では、半分のMg原子に水素Hが結合していると考えられる。 On the other hand, when the annealing treatment was not performed, the hole concentration was higher when the nitrogen concentration was increased. When the mixing ratio of nitrogen was 44%, a hole concentration value of about 2 × 10 16 / cm 3 to 3 × 10 16 / cm 3 was obtained without annealing. That is, the hole concentration is about ½ of that when annealing is performed. Therefore, it is considered that hydrogen H is bonded to half of the Mg atoms before the annealing treatment.
窒素の混合比を66%としたときには、アニール処理を行わなくても、5×1016/cm3 程度の正孔濃度の値が得られた。つまり、正孔濃度は、アニール処理を行なった場合と同程度の値であった。したがって、アニール処理を行う前であっても、Mg原子への水素Hの結合がほとんどないと考えられる。このように、窒素の混合比を44%もしくは66%とした場合には、正孔濃度の値は十分に高いものであった。 When the nitrogen mixing ratio was 66%, a hole concentration value of about 5 × 10 16 / cm 3 was obtained without annealing. That is, the hole concentration was the same value as when annealing was performed. Therefore, it is considered that there is almost no bonding of hydrogen H to Mg atoms even before annealing. Thus, when the mixing ratio of nitrogen was 44% or 66%, the hole concentration value was sufficiently high.
4−2.正孔の移動度
図5は、窒素の混合比(N2 /(H2 +N2 ))に対する第1のp型コンタクト層81における正孔の移動度である。図5に示すように、正孔の移動度は、アニール処理を行った場合とアニール処理を行わなかった場合とでほとんど差がない。そして、窒素ガスの濃度を高くしていくと、正孔の移動度が向上する。つまり、格子欠陥は、減少している。したがって、結晶品質のよいp−GaN層を形成できたことが解る。
4-2. FIG. 5 shows the mobility of holes in the first p-
窒素の混合比を22%としたときには、アニール処理を行っていないものの正孔の移動度は、およそ2cm2 /V・sであった。アニール処理を行ったものの正孔の移動度は、およそ3cm2 /V・sであった。窒素の混合比を44%としたときには、アニール処理の有無にかかわらず、正孔の移動度は、4cm2 /V・sであった。窒素の混合比を66%としたときには、アニール処理の有無にかかわらず、正孔の移動度は、7〜8cm2 /V・sであった。 When the mixing ratio of nitrogen was 22%, the hole mobility was approximately 2 cm 2 / V · s although the annealing treatment was not performed. The hole mobility of the annealed material was approximately 3 cm 2 / V · s. When the mixing ratio of nitrogen was 44%, the hole mobility was 4 cm 2 / V · s regardless of the presence or absence of the annealing treatment. When the mixing ratio of nitrogen was 66%, the hole mobility was 7 to 8 cm 2 / V · s regardless of the presence or absence of the annealing treatment.
このように、アニール処理の有無による差異は小さい。特に、窒素の混合比が44%と66%の場合には、アニール処理の有無による差異はほとんどない。したがって、正孔の伝導性の良いp−GaN層を形成することができる。 Thus, the difference due to the presence or absence of annealing treatment is small. In particular, when the mixing ratio of nitrogen is 44% and 66%, there is almost no difference depending on the presence or absence of annealing treatment. Therefore, a p-GaN layer with good hole conductivity can be formed.
4−3.電気抵抗率
図6は、窒素の混合比(N2 /(H2 +N2 ))に対する第1のp型コンタクト層81における電気抵抗率を示すグラフである。図6に示すように、全体的に、窒素の混合比が大きいほど、電気抵抗率は低い。この電気抵抗率の減少は、結晶品質が向上し、格子欠陥による抵抗成分が減少したためであると考えられる。これは、正孔の移動度が向上していることから解る。
4-3. Electrical Resistivity FIG. 6 is a graph showing the electrical resistivity in the first p-
窒素の混合比が22%のときには、アニール処理を行っていない第1のp型コンタクト層81の電気抵抗率は、110Ω・cm程度であった。アニール処理を行った第1のp型コンタクト層81の電気抵抗率は、40〜50Ω・cm程度であった。アニール処理を行っていない第1のp型コンタクト層81の電気抵抗率は、アニール処理を行った第1のp型コンタクト層81の電気抵抗率の約2倍程度である。つまり、アニール処理を行う前では、半分のMg原子に水素Hが結合したままである。
When the mixing ratio of nitrogen was 22%, the electrical resistivity of the first p-
窒素の混合比が44%のときには、アニール処理を行っていない第1のp型コンタクト層81の電気抵抗率は、40〜70Ω・cm程度であった。窒素の混合比が22%のときにアニール処理を行った場合と同程度である。また、窒素の混合比が44%のときには、アニール処理を行った第1のp型コンタクト層81の電気抵抗率は、20Ω・cm程度であった。アニール処理を行っていない第1のp型コンタクト層81の電気抵抗率は、アニール処理を行った第1のp型コンタクト層81の電気抵抗率の約2倍程度である。
When the mixing ratio of nitrogen was 44%, the electrical resistivity of the first p-
窒素の混合比が66%のときには、アニール処理を行っていない第1のp型コンタクト層81の電気抵抗率は、15Ω・cm程度であった。窒素の混合比が66%のときには、アニール処理を行った第1のp型コンタクト層81の電気抵抗率は、12Ω・cm程度であった。つまり、アニール処理の有無にかかわらず、両者の電気抵抗率は同程度である。
When the mixing ratio of nitrogen was 66%, the electrical resistivity of the first p-
そして、窒素の混合比が66%の場合においてアニール処理をしていない第1のp型コンタクト層81の電気抵抗率(15Ω・cm)は、窒素の混合比が22%の場合においてアニール処理を施したものの電気抵抗率(40〜50Ω・cm)よりも十分に低い。このように、窒素と水素の混合気体をキャリアガスとして、第1のp型コンタクト層81を形成することによる、電気抵抗を低減する効果は大きい。
The electrical resistivity (15 Ω · cm) of the first p-
4−4.活性化率
図7は、窒素の混合比(N2 /(H2 +N2 ))に対する第1のp型コンタクト層81の活性化率を示すグラフである。ただし、これらはアニール処理を行った場合の値である。
4-4. Activation Rate FIG. 7 is a graph showing the activation rate of the first p-
図7に示すように、キャリアガスに窒素を混入させず、水素のみを用いた場合には、第1のp型コンタクト層81の活性化率は0.12%程度であった。窒素の混合比をあげていくと、一旦は活性化率が下降する。窒素の混合比を22%としたときには、第1のp型コンタクト層81の活性化率は0.07%程度である。
As shown in FIG. 7, when only hydrogen was used without mixing nitrogen into the carrier gas, the activation rate of the first p-
しかし、さらに窒素の混合比をあげていくと、再び活性化率は上昇に転じる。そして、窒素の混合比が35%前後の場合の活性化率は、窒素の混合比が0%の場合の活性化率とほぼ同じとなる。そして、窒素の混合比が40%以上では、活性化率は十分に高い値をとることとなる。 However, when the mixing ratio of nitrogen is further increased, the activation rate starts to increase again. The activation rate when the mixing ratio of nitrogen is around 35% is almost the same as the activation rate when the mixing ratio of nitrogen is 0%. When the mixing ratio of nitrogen is 40% or more, the activation rate takes a sufficiently high value.
なお、窒素の混合比が44%のときには、第1のp型コンタクト層81の活性化率は、0.14%程度であった。そして、窒素の混合比が66%のときには、第1のp型コンタクト層81の活性化率は、0.21%程度であった。この値は、十分に高い値である。
When the nitrogen mixing ratio was 44%, the activation rate of the first p-
4−5.出力
図8は、発光素子の出力について、第1のp型コンタクト層81の形成に際して、水素ガスを用いた場合(従来例)と、窒素ガスと水素ガスとの混合気体(窒素の混合比66%)を用いた場合(実施例)とを比較するためのグラフである。なお、図8に示す結果は、アニール処理を行った場合の結果である。図8の縦軸は、その光の相対光度である。そして、従来例の光度を基準とした。そのため、従来例の相対光度は、もちろん100%である。
4-5. FIG. 8 shows a case where hydrogen gas is used in the formation of the first p-type contact layer 81 (conventional example) and a mixed gas of nitrogen gas and hydrogen gas (mixing ratio of nitrogen 66). %) Is a graph for comparison with the case (Example). In addition, the result shown in FIG. 8 is a result at the time of performing an annealing process. The vertical axis | shaft of FIG. 8 is the relative luminous intensity of the light. The light intensity of the conventional example was used as a reference. Therefore, the relative luminous intensity of the conventional example is of
図8に示すように、キャリアガスとして、窒素ガスと水素ガスとの混合気体(窒素の混合比66%)を用いて第1のp型コンタクト層81を形成した場合のほうが、従来例に比べて、光の出力は10%程度高い。これは、前述のように、キャリアガスに混合ガスを用いて製造された発光素子のほうが、電気抵抗率、正孔濃度、正孔の移動度、活性化率において、好ましい値をもっているからである。
As shown in FIG. 8, the case where the first p-
実験では、窒素の混合比が66%の場合に、最も良好な結果が得られた。そして、窒素の混合比が44%の場合でも、良好な結果が得られた。よって、窒素の混合比が44%以上66%以下の範囲内では、さらに、窒素の混合比の高い領域、すなわち、窒素の混合比が80%以下の領域でも適用可能であると考えられる。ただし、窒素の混合比が大きいと、表面荒れやピットが生じるおそれがある。したがって、窒素の混合比が50%以上75%以下の範囲内であると好ましい。そして、より好ましくは、55%以上70%以下の範囲内であると考えられる。 In the experiment, the best results were obtained when the mixing ratio of nitrogen was 66%. Even when the mixing ratio of nitrogen was 44%, good results were obtained. Therefore, it is considered that the present invention can be applied even in a region where the mixing ratio of nitrogen is high, that is, a region where the mixing ratio of nitrogen is 80% or less, within a range where the mixing ratio of nitrogen is 44% or more and 66% or less. However, when the mixing ratio of nitrogen is large, surface roughness and pits may occur. Accordingly, the mixing ratio of nitrogen is preferably in the range of 50% to 75%. More preferably, it is considered to be in the range of 55% or more and 70% or less.
5.変形例
5−1.アニール処理工程の不実施
本実施例では、積層体90にp電極P1およびn電極N1を形成した後に、アニール処理(熱処理)を行うこととした。しかし、図4〜図6までに示したように、必ずしもアニール処理を行わなくともよい。正孔濃度(図4参照)、正孔の移動度(図5参照)、電気抵抗率(図6参照)、活性化率(図7参照)のそれぞれについて、アニール処理を行わなくとも、ある程度電気抵抗率の低い発光素子を製造することができる。これにより、製造工程がひとつ減る。つまり、発光素子の生産性が向上する。
5. Modified example 5-1. In the present embodiment, after the p-electrode P1 and the n-electrode N1 are formed on the
5−2.p型コンタクト層の材質
本実施例では、第1のp型コンタクト層81および第2のp型コンタクト層82のいずれも、p−GaNから成るとした。しかし、これらの層81、82を、p−GaNとする代わりに、p−InGaNとしてもよい。p−GaNでオーミック性の改善が得られたのであるから、p−GaNよりもバンドギャップの小さいp−InGaNであっても当然に、同様の効果が得られるはずである。
5-2. In the present embodiment, both the first p-
具体的には、第1のp型コンタクト層81を、p−GaNとするとともに、第2のp型コンタクト層82を、p−InGaNとする場合が挙げられる。また、第1のp型コンタクト層81を、p−InGaNとするとともに、第2のp型コンタクト層82を、p−InGaNとしてもよい。この場合には、第2のp型コンタクト層82におけるIn組成を、第1のp型コンタクト層81におけるIn組成よりも大きくするとよい。
Specifically, there is a case where the first p-
6.まとめ
以上、詳細に説明したように、本実施例に係る発光素子100の製造方法では、第1のp型コンタクト層形成工程ではキャリアガスとして窒素と水素との混合気体を用いて第1のp型コンタクト層81を形成するとともに、第2のp型コンタクト層形成工程ではキャリアガスとして水素を用いて第2のp型コンタクト層82を形成する方法である。
6). Summary As described above in detail, in the method of manufacturing the
これにより、p型コンタクト層80での正孔の移動度を向上させるとともに、p型コンタクト層80とp電極P1との間の接触抵抗を小さくすることのできるIII 族窒化物半導体発光素子の製造方法が実現されている。
This improves the mobility of holes in the p-
なお、本実施の形態は単なる例示にすぎず、本発明を何ら限定するものではない。したがって本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本形態では、積層体90として図3に示したものを用いた。しかし、積層体の積層構造については、必ずしも図3に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。そしてもちろん、p型コンタクト層80以外の各層の組成についても、本形態と異なっていて構わない。また、有機金属気相成長法(MOCVD法)に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。
In addition, this Embodiment is only a mere illustration and does not limit this invention at all. Therefore, the present invention can be variously improved and modified without departing from the scope of the invention. In this embodiment, the laminate 90 shown in FIG. 3 is used. However, the laminated structure of the laminated body is not necessarily limited to that shown in FIG. You may select arbitrarily, such as a laminated structure and the repetition frequency of each layer. Of course, the composition of each layer other than the p-
10…サファイア基板
20…低温バッファ層
30…n型コンタクト層
40…n型ESD層
50…n型SL層
60…MQW層
70…p型クラッド層
80…p型コンタクト層
81…第1のp型コンタクト層
82…第2のp型コンタクト層
90…積層体
100…発光素子
P1…p電極
N1…n電極
DESCRIPTION OF
Claims (3)
前記発光層の上にp型クラッド層を形成するp型クラッド層形成工程と、
前記p型クラッド層の上にp型コンタクト層を形成するp型コンタクト層形成工程と、
前記p型コンタクト層の上にp電極を形成するp電極形成工程と、
を有する半導体素子の製造方法であって、
前記p型コンタクト層形成工程は、
前記p型クラッド層の上に第1のp型コンタクト層を形成する第1の工程と、
前記第1のp型コンタクト層の上に第2のp型コンタクト層を形成する第2の工程と、
を有し、
前記第1の工程では、
キャリアガスとして、窒素と水素との混合気体を用い、
そのキャリアガスの全モル数に対する窒素のモル比を50%以上75%以下の範囲内とし、
前記第1のp型コンタクト層のMg濃度を、1×10 19 /cm 3 以上1×10 20 /cm 3 以下の範囲内とし、
前記第1のp型コンタクト層の膜厚を、100Å以上1000Å以下の範囲内とし、
前記第2の工程では、
キャリアガスとして、水素を用い、
前記第2のp型コンタクト層のMg濃度を、前記第1のp型コンタクト層のMg濃度より高い2×10 20 /cm 3 以上9×10 21 /cm 3 以下の範囲内とし、
前記第2のp型コンタクト層の膜厚を、20Å以上90Å以下の範囲内とすること
を特徴とする半導体素子の製造方法。 A light emitting layer forming step of forming a light emitting layer;
A p-type cladding layer forming step of forming a p-type cladding layer on the light emitting layer;
A p-type contact layer forming step of forming a p-type contact layer on the p-type cladding layer;
A p-electrode forming step of forming a p-electrode on the p-type contact layer;
A method of manufacturing a semiconductor device having
The p-type contact layer forming step includes
A first step of forming a first p-type contact layer on the p-type cladding layer;
A second step of forming a second p-type contact layer on the first p-type contact layer;
Have
In the first step,
As a carrier gas, a mixed gas of nitrogen and hydrogen is used ,
The molar ratio of nitrogen to the total number of moles of the carrier gas is in the range of 50% to 75%,
The Mg concentration of the first p-type contact layer is in the range of 1 × 10 19 / cm 3 to 1 × 10 20 / cm 3 ,
The film thickness of the first p-type contact layer is in the range of 100 to 1000 mm,
In the second step,
Hydrogen is used as the carrier gas ,
The Mg concentration of the second p-type contact layer is in a range of 2 × 10 20 / cm 3 to 9 × 10 21 / cm 3 higher than the Mg concentration of the first p-type contact layer ,
The method of manufacturing a semiconductor element, wherein the thickness of the second p-type contact layer is in the range of 20 to 90 mm .
前記p型コンタクト層を低抵抗化するためのアニール処理工程を行い、
正孔濃度を5×10 16 /cm 3 以上6×10 16 /cm 3 以下の範囲内とすること
を特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
Performing an annealing process for reducing the resistance of the p-type contact layer;
The method of manufacturing a semiconductor device characterized <br/> that the hole concentration 5 × 10 16 / cm 3 or more 6 × 10 16 / cm 3 within the following range.
前記p型コンタクト層を低抵抗化するためのアニール処理工程を行わず、
正孔濃度を2×10 16 /cm 3 以上3×10 16 /cm 3 以下の範囲内とするとともに電気抵抗率を40Ω・cm以上70Ω・cm以下の範囲内とすること
を特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to claim 1 or 2,
Without performing an annealing process for reducing the resistance of the p-type contact layer ,
The hole concentration is in the range of 2 × 10 16 / cm 3 to 3 × 10 16 / cm 3 and the electrical resistivity is in the range of 40 Ω · cm to 70 Ω · cm. A method for manufacturing a semiconductor device.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011277184A JP5630434B2 (en) | 2011-12-19 | 2011-12-19 | Manufacturing method of semiconductor device |
TW101147220A TWI497766B (en) | 2011-12-19 | 2012-12-13 | Method for producing semiconductor device |
CN201210548623.3A CN103165785B (en) | 2011-12-19 | 2012-12-17 | The method being used for producing the semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011277184A JP5630434B2 (en) | 2011-12-19 | 2011-12-19 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013128055A JP2013128055A (en) | 2013-06-27 |
JP5630434B2 true JP5630434B2 (en) | 2014-11-26 |
Family
ID=48588703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011277184A Active JP5630434B2 (en) | 2011-12-19 | 2011-12-19 | Manufacturing method of semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5630434B2 (en) |
CN (1) | CN103165785B (en) |
TW (1) | TWI497766B (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015167177A (en) * | 2014-03-04 | 2015-09-24 | 豊田合成株式会社 | Method for manufacturing group iii nitride semiconductor light-emitting device |
JP6229609B2 (en) * | 2014-07-18 | 2017-11-15 | 豊田合成株式会社 | Group III nitride semiconductor light emitting device manufacturing method |
CN104103721B (en) * | 2014-08-04 | 2017-04-05 | 湘能华磊光电股份有限公司 | P-type LED epitaxial structure, growing method |
CN104377278B (en) * | 2014-09-30 | 2017-07-18 | 湘能华磊光电股份有限公司 | A kind of preparation method of p-type GaN low resistance ohmic contact layers |
CN104269474B (en) * | 2014-09-30 | 2017-12-08 | 湘能华磊光电股份有限公司 | LED epitaxial structure |
CN104538528A (en) * | 2014-12-29 | 2015-04-22 | 苏州汉克山姆照明科技有限公司 | High-strength LED chip |
WO2016143653A1 (en) * | 2015-03-06 | 2016-09-15 | 株式会社トクヤマ | Group iii nitride laminate and light emitting element comprising said laminate |
CN105070653B (en) * | 2015-08-18 | 2017-11-07 | 湘能华磊光电股份有限公司 | It is a kind of to strengthen the LED epitaxial growth methods of device antistatic effect |
JP6908422B2 (en) * | 2016-04-20 | 2021-07-28 | Dowaエレクトロニクス株式会社 | Group III nitride semiconductor light emitting device and its manufacturing method |
JP6404890B2 (en) * | 2016-11-24 | 2018-10-17 | 日機装株式会社 | Manufacturing method of semiconductor light emitting device |
CN109346582B (en) * | 2018-08-30 | 2020-03-27 | 华灿光电(浙江)有限公司 | GaN-based light emitting diode epitaxial wafer and preparation method thereof |
CN109346562A (en) * | 2018-08-30 | 2019-02-15 | 华灿光电(浙江)有限公司 | A kind of preparation method and LED epitaxial slice of LED epitaxial slice |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3209096B2 (en) * | 1996-05-21 | 2001-09-17 | 豊田合成株式会社 | Group III nitride compound semiconductor light emitting device |
JP2002100806A (en) * | 2001-07-19 | 2002-04-05 | Matsushita Electric Ind Co Ltd | Nitride semiconductor light-emitting element |
JP4457691B2 (en) * | 2004-02-18 | 2010-04-28 | 三菱化学株式会社 | GaN-based semiconductor device manufacturing method |
WO2005122290A1 (en) * | 2004-06-14 | 2005-12-22 | Mitsubishi Cable Industries, Ltd. | Nitride semiconductor light-emitting device |
JP2007227832A (en) * | 2006-02-27 | 2007-09-06 | Matsushita Electric Ind Co Ltd | Nitride semiconductor element |
JP2008294018A (en) * | 2007-05-22 | 2008-12-04 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride-based compound semiconductor light emitting element |
JP5218117B2 (en) * | 2008-03-18 | 2013-06-26 | 三菱電機株式会社 | Nitride semiconductor multilayer structure, optical semiconductor device, and manufacturing method thereof |
-
2011
- 2011-12-19 JP JP2011277184A patent/JP5630434B2/en active Active
-
2012
- 2012-12-13 TW TW101147220A patent/TWI497766B/en active
- 2012-12-17 CN CN201210548623.3A patent/CN103165785B/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI497766B (en) | 2015-08-21 |
TW201332151A (en) | 2013-08-01 |
CN103165785B (en) | 2016-08-17 |
CN103165785A (en) | 2013-06-19 |
JP2013128055A (en) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5630434B2 (en) | Manufacturing method of semiconductor device | |
JP5996846B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP5533744B2 (en) | Group III nitride semiconductor light emitting device | |
JP7101347B2 (en) | Manufacturing method of light emitting element | |
JP2013149938A (en) | Group iii nitride semiconductor light emitting element | |
JP2007150076A (en) | Nitride semiconductor light-emitting element | |
TWI636581B (en) | Semiconductor light-emitting element | |
US9972745B2 (en) | Group III nitride semiconductor light-emitting device | |
JP5626123B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
JP5229048B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
TW201607076A (en) | Led element | |
JP5353821B2 (en) | SEMICONDUCTOR LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, LAMP, ELECTRONIC DEVICE, MECHANICAL DEVICE | |
JP5423026B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
JP2014143338A (en) | Nitride semiconductor light-emitting element | |
JP2016143771A (en) | Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and manufacturing method of epitaxial wafer | |
JP5800251B2 (en) | LED element | |
JP2015115343A (en) | Method of manufacturing nitride semiconductor element | |
JP2014003121A (en) | Nitride semiconductor light-emitting element | |
JP2014146684A (en) | Semiconductor light-emitting element and manufacturing method of the same | |
JP2012069988A (en) | Semiconductor light-emitting element and method of manufacturing the same | |
JP2010232290A (en) | Nitride semiconductor light-emitting diode and manufacturing method therefor | |
JP5800252B2 (en) | LED element | |
JP2014082396A (en) | Nitride semiconductor light-emitting element | |
JP2016225525A (en) | Nitride semiconductor light-emitting element | |
US9508895B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5630434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |