Nothing Special   »   [go: up one dir, main page]

JP5654884B2 - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP5654884B2
JP5654884B2 JP2011014280A JP2011014280A JP5654884B2 JP 5654884 B2 JP5654884 B2 JP 5654884B2 JP 2011014280 A JP2011014280 A JP 2011014280A JP 2011014280 A JP2011014280 A JP 2011014280A JP 5654884 B2 JP5654884 B2 JP 5654884B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
semiconductor device
nitride semiconductor
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011014280A
Other languages
English (en)
Other versions
JP2012156321A (ja
Inventor
泰伸 斉藤
泰伸 斉藤
藤本 英俊
英俊 藤本
大野 哲也
哲也 大野
啓 吉岡
啓 吉岡
齋藤 渉
渉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011014280A priority Critical patent/JP5654884B2/ja
Priority to CN201110254450XA priority patent/CN102623494A/zh
Priority to US13/238,684 priority patent/US8759878B2/en
Publication of JP2012156321A publication Critical patent/JP2012156321A/ja
Priority to US14/275,281 priority patent/US20140246700A1/en
Application granted granted Critical
Publication of JP5654884B2 publication Critical patent/JP5654884B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Description

本発明の実施形態は、窒化物半導体装置の製造方法に関する。
窒化物半導体を用いた半導体装置は、その優れた材料特性から、耐圧とオン抵抗の間のトレードオフ関係を改善でき、低オン抵抗化と高耐圧化が可能である。このような窒化物半導体装置の構造の一例として、AlGaN及びGaNのへテロ構造を用いた電界効果トランジスタがある。この構造でノーマリオフ化を実現しようとする場合、ゲート電極下のAlGaN層をエッチングにより他の部分よりも薄くするリセスゲート構造が用いられる。このような窒化物半導体装置において、安定した特性を得るためにさらなる改善が求められている。
特開2008−10526号公報
本発明の実施形態は、特性の安定化を達成できる窒化物半導体装置の製造方法を提供する。
また、他の実施形態に係る窒化物半導体装置の製造方法は、支持基板上に、Al Ga 1−x N(0≦X≦1)を含む第1半導体層と、前記第1半導体層の上に接して設けられ、前記第1半導体層の禁制帯幅以上の禁制帯幅を有し、Al Ga 1−Y N(0≦Y≦1、X≦Y)を含む第2半導体層と、前記第2半導体層の上に接して設けられたGaNである第3半導体層と、を連続してエピタキシャル成長させる工程と、前記第3半導体層の上にマスクを形成する工程と、前記第3半導体層の上において、前記マスクが形成されていない部分に設けられ、前記第2半導体層の禁制帯幅以上の禁制帯幅を有し、Al Ga 1−z N(0≦Z≦1、X≦Z)を含む第4半導体層を形成する工程と、前記第3半導体層の上において前記第4半導体層が形成されていない部分に第1電極を形成し、前記第4半導体層の上において前記第1電極の両側に第2電極及び第3電極をそれぞれ前記第4半導体層に接して形成する工程と、を備える。
第1実施形態に係る窒化物半導体装置の構成を例示する模式図である。 第1実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第1実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第1実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第2実施形態に係る窒化物半導体装置を例示する模式的断面図である。 第3実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。 第3実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第3実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第3実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第3実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第3実施形態に係る窒化物半導体装置の他の例を示す模式的断面図である。 第4実施形態に係る窒化物半導体装置を例示する模式的断面図である。
以下、実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、第1実施形態に係る窒化物半導体装置の構成を例示する模式図である。
図1に表したように、第1実施形態に係る窒化物半導体装置110は、第1半導体層3、第2半導体層4、第3半導体層5及び第4半導体層6を備える。また、窒化物半導体装置110は、第1電極10、第2電極8及び第3電極9を備える。
窒化物半導体装置110では、支持基板1の上に形成されたバッファ層2を介して、第1半導体層3が形成されている。ここで、説明の便宜上、第1半導体層3から第2半導体層4に向かう方向を上(上側)、その反対を下(下側)ということにする。
第1半導体層3は、窒化物半導体を含む。第2半導体層4は、第1半導体層3の上に設けられる。第2半導体層4は、第1半導体層3の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む。第3半導体層5は、第2半導体層4の上に設けられる。第3半導体層5は、窒化物半導体であって第2半導体層4よりもアルミニウムの含有量が少ない。第4半導体層6は、第3半導体層5の上において一部に隙間を有した状態で設けられる。第4半導体層6は、第2半導体層4の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む。
図1に表した窒化物半導体装置110は、ノーマリオフ型の電界効果トランジスタである。
本明細書において「窒化物半導体」とは、BαInβAlγGa1−α−β−γN(0≦α≦1,0≦β≦1,0≦γ≦1,α+β+γ≦1)なる化学式において組成比α、β及びγをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
実施形態では、窒化物半導体として、GaN及びAlGaNのIII−V族窒化物半導体を例とする。
第1半導体層3には、アンドープのAlGa1−XN(0≦X≦1)が用いられる。一例として、実施形態では、第1半導体層3は、GaNである。第1半導体層3は、チャネル層として機能する。ここで、アンドープとは、意図的に不純物をドープしていない状態を言う。
第2半導体層4には、アンドープまたはn形のAlGa1−YN(0≦Y≦1、X≦Y)が用いられる。一例として、実施形態では、第2半導体層4は、Al組成が25パーセント(%)のAlGaNである。
第3半導体層5には、第2半導体層4よりもAlの含有量が少ない窒化物半導体が用いられる。一例として、実施形態では、第3半導体層5は、Alを含まない窒化物半導体であるGaNである。GaNは化学的に安定であり、AlGaNに比べて酸化しにくい材料である。第3半導体層5は、AlGaNである第2半導体層4の上に形成されている。第2半導体層4及び第3半導体層5の厚さは、第3半導体層5と第2半導体層4との界面に2次元電子ガス7を生成しない厚さになっている。
第4半導体層6には、アンドープまたはn形のAlGa1−zN(0≦Z≦1、X≦Z)が用いられる。一例として、実施形態では、第4半導体層4は、Al組成が25%のAlGaNである。実施形態において、第4半導体層4は、第2半導体層4と同じ禁制帯幅を有する。
第4半導体層6は、第3半導体層5の上において一部に隙間を有した状態で設けられる。具体的には、後述する第1電極10を形成する領域以外に設けられる。第4半導体層6の厚さは、第3半導体層5と第2半導体層4との界面に2次元電子ガス7を発生させるのに十分な厚さである。
第1電極10は、第3半導体層5の上において第4半導体層6が設けられていない部分に設けられる。第1電極10は、第3半導体層5の上に設けられた絶縁膜11を介して形成されている。実施形態において、第1電極10はゲート電極である。このゲート電極は、MIS(Metal Insulator Semiconductor)型ゲート電極である。なお、ゲート電極の構造は、MIS型に限定されず、第3半導体層5と第1電極10とがショットキー接合しているショットキーゲート電極であってもよい。
第2電極8は、第4半導体層6の上において、第1電極10の一方側に設けられる。第2電極8は、第4半導体層6とオーミック接合している。実施形態において、第2電極8は、ソース電極である。
第3電極9は、第4半導体層6の上において、第1電極10の他方側(第2電極8が設けられた側とは反対側)に設けられる。第3電極9は、第4半導体層6とオーミック接合している。実施形態において、第3電極9は、ドレイン電極である。
このような窒化物半導体装置110では、ゲート電極である第1電極10の直下の半導体層が、ソース電極及びドレイン電極である第2電極8及び第3電極9の直下の半導体層よりも薄いリセス構造になっている。リセス構造では、第1電極10の下にあるAlGaNの第2半導体層4及びGaNの第3半導体層5の厚さが薄いため、チャネル層である第1半導体層3と第2半導体層4との界面に2次元電子ガス7は発生しない。このため、窒化物半導体装置110は、ノーマリオフ型の電界効果トランジスタとなる。
また、リセス構造以外の部分では、AlGaN及びGaNによるへテロ構造になっており、低抵抗を実現することができる。
これらにより、低抵抗かつ高耐圧なノーマリオフ型の窒化物半導体装置を実現することができる。
図2〜図4は、第1実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。
先ず、図2(a)に表したように、例えばSiCの支持基板1の上に、例えばAlNのバッファ層2を形成する。次に、バッファ層2の上に、例えばGaNの第1半導体層3、その上に例えばAlGaNの第2半導体層4、その上に例えばGaNの第3半導体層5を形成する。第1半導体層3、第2半導体層4及び第3半導体層5は、エピタキシャル成長によって連続して形成される。すなわち、第1半導体層3から第3半導体層5が形成されるまで、エピタキシャル成長の炉から出されることはない。
次に、図2(b)に表したように、第3半導体層5まで形成した状態でエピタキシャル成長の炉から取り出し、第3半導体層5の上に絶縁膜13を形成する。絶縁膜13は、例えばSiOである。絶縁膜13は、後述の第4半導体層6を形成する部分が除去され、第1電極10を形成する部分だけ残される。
次に、図3(a)に表したように、絶縁膜13をマスク材として、第3半導体層5の上に例えばAlGaNの第4半導体層6を形成する。第4半導体層6は、絶縁膜13以外の部分にエピタキシャル成長によって形成される。第4半導体層6を形成した後は、図3(b)に表したように、絶縁膜13を除去する。
次に、図4(a)に表したように、第4半導体層6及び第3半導体層5の露出する部分を覆うように絶縁膜11を形成する。その後、図4(b)に表したように、第4半導体層6上の一部の絶縁膜11を除去し、第4半導体層6が形成されていない部分にゲート電極である第1電極10を形成する。そして、第4半導体層6上の一部の絶縁膜11を除去した部分(第4半導体層6の露出部分)にソース電極である第2電極8及びドレイン電極である第3電極9を形成する。これにより、窒化物半導体装置110が完成する。
実施形態に係る窒化物半導体装置110において、電界効果トランジスタの閾値を決める第2半導体層(AlGaN)4の厚さ、及び第3半導体層(GaN)5の厚さは、エピタキシャル成長の条件によって正確に決定される。したがって、半導体層のエッチングによりリセス構造を実現する場合に比べて電界効果トランジスタの閾値を均一にすることができる。
さらに、ゲート電極である第1電極10を形成する領域以外に形成される第4半導体層(AlGaN)6は、再成長によって厚く形成されるため、この部分に対応する第1半導体層(GaN)3と第2半導体層(AlGaN)4との界面に2次元電子ガス7が発生し、低抵抗を実現できる。
実施形態に係る窒化物半導体装置110では、第1半導体層3から第3半導体層5まで炉から取り出すことなく連続してエピタキシャル成長している。このため、半導体層の積層体が炉から取り出されるのは、積層体の最上層(最表面)にGaNが形成された後である。GaNは、AlGaNに比べて化学的に安定であり、酸化しにくい。したがって、積層体を形成した後、炉から一旦取り出し、マスク材である絶縁膜13を形成した後に、再度、炉に戻して第4半導体層6をエピタキシャル成長させる際、酸化の影響が少ないGaNの上にAlGaNである第4半導体層6を結晶成長させることができる。
ここで、積層体の最上層がAlGaNの状態で炉から取り出すと、AlGaNの層表面に薄い酸化膜や不純物が設けられ、その上に形成する半導体層に結晶欠陥や、結晶欠陥に起因するトラップ準位が形成されやすい。このようなトラップ準位が存在すると、キャリアがトラップされたり、放出されたりして、特性変動の原因となる。また、トラップ経由で導電経路が形成され、リーク電流の増加や耐圧低下の要因となる。
実施形態に係る窒化物半導体装置110では、積層体の最上層が酸化されにくいGaNの状態で炉から取り出すため、GaNの上に再度エピタキシャル成長させる層に結晶欠陥が発生しにくい。このようなトラップ準位が形成されにくく、電界効果トランジスタの閾値ばらつきを抑制することができる。したがって、特性異常や特性変動の少ない窒化物半導体装置110を実現することができる。
(第2実施形態)
図5は、第2実施形態に係る窒化物半導体装置を例示する模式的断面図である。
第2実施形態に係る窒化物半導体装置112については、第1実施形態に係る窒化物半導体装置110との相違点を中心に説明する。
窒化物半導体装置112は、第3半導体層5と、第4半導体層6と、のあいだに第5半導体層12を備えている。
第5半導体層12は、n形の窒化物半導体を含む。一例として、実施形態では、n形にドープされたAlGaNが用いられる。第4半導体層6がn形にドーピングされている場合、第5半導体層12のドーピング濃度は、第4半導体層6のドーピング濃度よりも高い。第5半導体層12のドーピングの濃度は、例えば、1×1018cm−3以上が望ましい。
第5半導体層12は、第3半導体層5の上にエピタキシャル成長によって形成される。第5半導体層12の上に、連続して第4半導体層6がエピタキシャル成長によって形成される。
第5半導体層12が設けられていると、再成長界面のトラップ準位を補償することができる。すなわち、第1実施形態に係る窒化物半導体装置110のように、第3半導体層5の上に第4半導体層6を結晶成長させた場合でも、再成長界面にわずかながらトラップ準位が形成される可能性がある。高濃度ドープ層である第5半導体層12を、第3半導体層5と第4半導体層6とのあいだに設けることで、再成長界面のトラップ準位を補償することができる。
すなわち、第5半導体層12によって、トラップされたキャリアの再放出が容易になる。また、第5半導体層12によって、再成長界面に電界がかからないようになるため、キャリア捕獲が起こりにくくなる。したがって、特性変動の少ない窒化物半導体装置112を実現することが可能になる。
なお、高濃度ドープ層である第5半導体層12の厚さが厚いと、この高濃度ドープ層を経由して導電経路が発生し、リーク電流の増加や耐圧低下につながる。したがって、第5半導体層12は、空乏化してフリーキャリアが存在しない厚さにする必要がある。具体的には、第5半導体層12の厚さは5ナノメートル(nm)以下であることが望ましい。
(第3実施形態)
図6は、第3実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。
第3実施形態に係る窒化物半導体装置113については、第1実施形態に係る窒化物半導体装置110との相違点を中心に説明する。
第3実施形態に係る窒化物半導体装置113において、第3半導体層5は、第2半導体層4の一部に設けられている。
また、第4半導体層5は、第2半導体層4の上において、第3半導体層5をあいだにした両側に設けられている。
第3実施形態に係る窒化物半導体装置113では、第2半導体層4と第4半導体層6とのあいだに第3半導体層5が設けられていない。このため、第3半導体層5が介在する場合に比べて、ソース電極である第2電極8及びドレイン電極である第3電極9と、第4半導体層6及び第2半導体層4とのあいだのオーミック抵抗を下げることができる。
図7〜図10は、第3実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。
先ず、図7(a)に表したように、例えばSiCの支持基板1の上に、例えばAlNのバッファ層2を形成する。次に、バッファ層2の上に、例えばGaNの第1半導体層3、その上に例えばAlGaNの第2半導体層4、その上に例えばGaNの第3半導体層5を形成する。第1半導体層3、第2半導体層4及び第3半導体層5は、エピタキシャル成長によって連続して形成される。すなわち、第1半導体層3から第3半導体層5が形成されるまで、エピタキシャル成長の炉から出されることはない。
次に、図7(b)に表したように、第3半導体層5まで形成した状態でエピタキシャル成長の炉から取り出し、第3半導体層5の上に絶縁膜13を形成する。絶縁膜13は、例えばSiOである。絶縁膜13は、後述の第4半導体層6を形成する部分が除去され、第1電極10を形成する部分だけ残される。
次に、図8(a)に表したように、絶縁膜13をマスク材として、第3半導体層5を選択的にエッチングする。第3半導体層5の選択的なエッチングは、例えば、水素及びアンモニアの混合雰囲気中による熱処理にて行う。これにより、第3半導体層5は、絶縁膜13によってマスクされた部分以外が除去される。
次に、図8(b)に表したように、絶縁膜13をマスク材として、第3半導体層5の上に例えばAlGaNの第4半導体層6を形成する。第4半導体層6は、絶縁膜13以外の部分で、露出した第2半導体層4の上にエピタキシャル成長によって形成される。第4半導体層6を形成した後は、図9(a)に表したように、絶縁膜13を除去する。
次に、図9(b)に表したように、第4半導体層6及び第3半導体層5の露出する部分を覆うように絶縁膜11を形成する。その後、図10に表したように、第4半導体層6上の一部の絶縁膜11を除去し、第4半導体層6が形成されていない部分にゲート電極である第1電極10を形成する。そして、第4半導体層6上の一部の絶縁膜11を除去した部分(第4半導体層6の露出部分)にソース電極である第2電極8及びドレイン電極である第3電極9を形成する。これにより、窒化物半導体装置113が完成する。
第3実施形態に係る窒化物半導体装置113においても、第1実施形態に係る窒化物半導体装置110と同様に、第1電極10の下にあるAlGaNの第2半導体層4及びGaNの第3半導体層5の厚さが薄いため、チャネル層である第1半導体層3と第2半導体層4との界面に2次元電子ガス7は発生しない。このため、窒化物半導体装置110は、ノーマリオフ型の電界効果トランジスタとなる。電界効果トランジスタの閾値を決める第2半導体層(AlGaN)4の厚さ、及び第3半導体層(GaN)5の厚さは、エピタキシャル成長の条件によって正確に決定される。したがって、半導体層のエッチングによりリセス構造を実現する場合に比べて電界効果トランジスタの閾値を均一にすることができる。
また、ゲート電極である第1電極10を形成する領域以外に形成される第4半導体層(AlGaN)6は、再成長によって厚く形成されるため、この部分に対応する第1半導体層(GaN)3と第2半導体層(AlGaN)4との界面に2次元電子ガス7が発生し、低抵抗を実現できる。
さらに、第3実施形態に係る窒化物半導体装置113では、ゲート電極である第1電極10の直下以外の第3半導体層(GaN)5が除去されているため、GaNの存在によるオーミック抵抗の増加を抑制することができる。
なお、窒化物半導体装置113の製造方法において、図8(b)に表した第4半導体層6のエピタキシャル成長を行う前に、図8(a)に表した第2半導体層(AlGaN)4に対してサーマルクリーニングを施すようにしてもよい。サーマルクリーニングは、第2半導体層4が露出した支持基板1をエピタキシャル成長を行う炉に投入し、所定の温度に加熱して、第2半導体層4の表面酸化物等を除去する処理である。
第2半導体層4に対してサーマルクリーニングを施した場合、第2半導体層4の表面がわずかに除去される。
図11は、第3実施形態に係る窒化物半導体装置の他の例を示す模式的断面図である。
図11に表した窒化物半導体装置113Aにおいて、第2半導体層4にはサーマルクリーニングが施されている。
したがって、第1電極10の直下の第2半導体層4の厚さに比べ、第4半導体層6の直下の第2半導体層4の厚さが薄くなっている。
第2半導体層4に対するサーマルクリーニングによって、第2半導体層4の表面酸化物等が除去され、この状態で第4半導体層6がエピタキシャル成長される。したがって、第4半導体層6の成長の際、結晶欠陥の発生を抑制でき、特性異常や特性変動の少ない窒化物半導体装置113Aを実現することができる。
(第4実施形態)
図12は、第4実施形態に係る窒化物半導体装置を例示する模式的断面図である。
第4実施形態に係る窒化物半導体装置114については、第3実施形態に係る窒化物半導体装置113との相違点を中心に説明する。
窒化物半導体装置114は、第2半導体層4と、第4半導体層6と、のあいだに第5半導体層12を備えている。
第5半導体層12については、第2実施形態に係る窒化物半導体装置112と同様である。すなわち、第5半導体層12は、n形の窒化物半導体を含む。また、第5半導体層12の厚さは、例えば、5nm以下であることが望ましい。
第5半導体層12が設けられていると、再成長界面のトラップ準位を補償することができる。すなわち、第3実施形態に係る窒化物半導体装置113のように、第2半導体層4の上に第4半導体層6を結晶成長させた場合、再成長界面にわずかながらトラップ準位が形成される可能性がある。そこで、高濃度ドープ層である第5半導体層12を、第2半導体層5と第4半導体層6とのあいだに設けることにより、再成長界面のトラップ準位を補償することができる。
すなわち、第5半導体層12によって、トラップされたキャリアの再放出が容易になる。また、第5半導体層12によって、再成長界面に電界がかからないようになるため、キャリア捕獲が起こりにくくなる。したがって、特性変動の少ない窒化物半導体装置114を実現することが可能になる。
なお、上記に実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、実施形態では、半導体層としてAlGaN及びGaNの組み合わせで説明を行ったが、GaN及びInGaN、AlN及びAlGaNなどの組み合わせでも実施可能である。
また、バッファ層2の構造や厚さについては、その上に結晶品質の良いGaN層等が形成できれば良い。また支持基板1についても結晶品質の良いGaN層等が形成できれば任意でよい。
また、実施形態では、電界効果トランジスタの例について説明したが、ショットキーバリアダイオードなど、他の素子にも容易に適用することができる。
以上説明したように、実施形態に係る窒化物半導体装置及びその製造方法によれば、半導体層の再成長によってリセス構造を形成する場合、再成長界面での欠陥形成を抑制することができ、閾値のばらつきが小さいノーマリーオフ型の窒化物半導体装置を実現できる。したがって、特性の安定した窒化物半導体装置を提供することが可能となる。
上記に実施形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…支持基板、2…バッファ層、3…第1半導体層、4…第2半導体層、5…第3半導体層、6…第4半導体層、8…第2電極、9…第3電極、10…第1電極、11…絶縁膜、12…第5半導体層、110,112,113,113A,114…窒化物半導体装置

Claims (1)

  1. 支持基板上に、AlGa1−xN(0≦X≦1)を含む第1半導体層と、前記第1半導体層の上に接して設けられ、前記第1半導体層の禁制帯幅以上の禁制帯幅を有し、AlGa1−YN(0≦Y≦1、X≦Y)を含む第2半導体層と、前記第2半導体層の上に接して設けられたGaNである第3半導体層と、を連続してエピタキシャル成長させる工程と、
    前記第3半導体層の上にマスクを形成する工程と、
    前記第3半導体層の上において、前記マスクが形成されていない部分に設けられ、前記第2半導体層の禁制帯幅以上の禁制帯幅を有し、AlGa1−zN(0≦Z≦1、X≦Z)を含む第4半導体層を形成する工程と、
    前記第3半導体層の上において前記第4半導体層が形成されていない部分に第1電極を形成し、前記第4半導体層の上において前記第1電極の両側に第2電極及び第3電極をそれぞれ前記第4半導体層に接して形成する工程と、
    を備えたことを特徴とする窒化物半導体装置の製造方法。
JP2011014280A 2011-01-26 2011-01-26 窒化物半導体装置の製造方法 Expired - Fee Related JP5654884B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011014280A JP5654884B2 (ja) 2011-01-26 2011-01-26 窒化物半導体装置の製造方法
CN201110254450XA CN102623494A (zh) 2011-01-26 2011-08-31 氮化物半导体装置及其制造方法
US13/238,684 US8759878B2 (en) 2011-01-26 2011-09-21 Nitride semiconductor device and method for manufacturing same
US14/275,281 US20140246700A1 (en) 2011-01-26 2014-05-12 Nitride semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011014280A JP5654884B2 (ja) 2011-01-26 2011-01-26 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012156321A JP2012156321A (ja) 2012-08-16
JP5654884B2 true JP5654884B2 (ja) 2015-01-14

Family

ID=46543531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011014280A Expired - Fee Related JP5654884B2 (ja) 2011-01-26 2011-01-26 窒化物半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8759878B2 (ja)
JP (1) JP5654884B2 (ja)
CN (1) CN102623494A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681831B (zh) * 2012-09-14 2017-02-08 中国科学院微电子研究所 高电子迁移率晶体管及其制造方法
CN103681323B (zh) * 2012-09-14 2016-06-08 中国科学院微电子研究所 高电子迁移率晶体管的制造方法
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
KR20160090095A (ko) 2015-01-21 2016-07-29 (재)남해마늘연구소 마늘종 나물의 제조방법
JP6685870B2 (ja) * 2016-09-15 2020-04-22 株式会社東芝 半導体装置
JP6685890B2 (ja) * 2016-12-19 2020-04-22 株式会社東芝 半導体装置及びその製造方法
CN107768249A (zh) * 2017-08-24 2018-03-06 北京大学深圳研究生院 一种高电子迁移率晶体管及其制造方法
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
CN111834435A (zh) * 2019-04-15 2020-10-27 联华电子股份有限公司 高电子迁移率晶体管
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
WO2021214933A1 (ja) * 2020-04-23 2021-10-28 日本電信電話株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7714359B2 (en) * 2005-02-17 2010-05-11 Panasonic Corporation Field effect transistor having nitride semiconductor layer
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
EP2166575B1 (en) * 2006-03-16 2011-08-17 Fujitsu Limited Compound semiconductor device
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP5087240B2 (ja) * 2006-06-28 2012-12-05 新日本無線株式会社 窒化物半導体装置の製造方法
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたAlGaN/GaN−HEMTの製造方法
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JP2010225765A (ja) * 2009-03-23 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP2011009493A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120187413A1 (en) 2012-07-26
US20140246700A1 (en) 2014-09-04
US8759878B2 (en) 2014-06-24
JP2012156321A (ja) 2012-08-16
CN102623494A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
JP5654884B2 (ja) 窒化物半導体装置の製造方法
CN102623490B (zh) 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
JP6371986B2 (ja) 窒化物半導体構造物
JP4775859B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP5388839B2 (ja) Iii族窒化物半導体電界効果トランジスタ
JP5495257B2 (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
US9660063B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming the same
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP5494474B2 (ja) 半導体装置及びその製造方法
JP4955292B2 (ja) 半導体装置
CN102239550A (zh) 场效应晶体管
JP2011044647A (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
JP2011009493A (ja) 半導体装置およびその製造方法
JP2010166027A (ja) GaN系電界効果トランジスタおよびその製造方法
JPWO2015008430A1 (ja) 半導体装置
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
JP2015106627A (ja) 半導体積層基板
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP5605353B2 (ja) Mis型半導体装置およびその製造方法
JP2007250727A (ja) 電界効果トランジスタ
JP2005302861A (ja) Iii−v族窒化物半導体を用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141121

LAPS Cancellation because of no payment of annual fees