Nothing Special   »   [go: up one dir, main page]

JP5565548B2 - 樹脂封止型電子部品及びその製造方法 - Google Patents

樹脂封止型電子部品及びその製造方法 Download PDF

Info

Publication number
JP5565548B2
JP5565548B2 JP2009069974A JP2009069974A JP5565548B2 JP 5565548 B2 JP5565548 B2 JP 5565548B2 JP 2009069974 A JP2009069974 A JP 2009069974A JP 2009069974 A JP2009069974 A JP 2009069974A JP 5565548 B2 JP5565548 B2 JP 5565548B2
Authority
JP
Japan
Prior art keywords
resin
electronic component
plating layer
wiring board
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009069974A
Other languages
English (en)
Other versions
JP2010225752A (ja
Inventor
盛一 田島
茂 浅見
豊隆 小林
孝彰 土門
隆範 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009069974A priority Critical patent/JP5565548B2/ja
Publication of JP2010225752A publication Critical patent/JP2010225752A/ja
Application granted granted Critical
Publication of JP5565548B2 publication Critical patent/JP5565548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、封止樹脂の表面に金属膜を形成した樹脂封止型電子部品及びその製造方法に関する。
従来、樹脂基板を使用したモジュール製品に電磁シールドを施す方法として、金属薄板を加工したシールドケースをはんだ接合したものを使用していた。この方法は基板上への部品搭載時の最後にシールドケースを搭載し、その後のはんだリフロー処理で一括接合処理が出来るというメリットがある。一方、デメリットとしては、(1)シールドケースと部品上面とのギャップが必要になる、(2)金属薄板の板厚を薄くすると強度が取れない、(3)はんだ接合部の分の専有面積が発生する等があり、近年要求の有る小型化・薄型化に不利なものとなって来ている。シールドケースでの上記デメリットを改善する技術として、下記特許文献１及び２のように、全体を封止樹脂で封止(モールド)した後で封止樹脂表面に金属膜を形成する(メタライズを施す)ことで電磁シールドする工法が検討されている。
下記特許文献１は、「表面を絶縁処理した磁心１ａ、１ｂにコイル２、３を巻いて一体に接合し、コイル収容部６を設けた絶縁基板４に取り付けて、封止樹脂１１に封入した構造」の表面実装型トランスであって、「封止樹脂表面に金属メッキして電磁シールド膜に」したものを開示している([要約]の[解決手段])。
下記特許文献２は、「回路基板面２にフォトダイオード、集積回路、コンデンサ及び抵抗等の電子部品を実装し、前記電子部品の上面を透光性の封止樹脂７（エポキシ樹脂）で封止したモジュール本体」において、「封止樹脂７の全表面にＮｉメッキ層２１を形成する」ことを開示している([要約]の[解決手段])。これによれば、「シールドケースを使用しないので、部材費での製品のコストダウン、組立工数、検査工数等での製品のコストダウン、Ｎｉメッキ層２１によるシールド対策、放熱効果アップでの信頼性の向上、小型、薄型化が可能となる」としている(同)。
下記特許文献３は、電磁シールドを主目的とするものではないが、「熱硬化性樹脂で封止した際の冷却時に発生する半導体装置の反りを抑え、実装時の電気的接続不良を未然に防ぐ」ために([要約]の[課題])、「半導体チップ１１と配線板１２とを電気接続された状態で重ね、これら半導体チップ１１及び配線板１２を金型の上面側に装着すると共に、熱膨張率がモールド樹脂１３のそれよりも小さい補強板１４を金型の下面側に装着し、金型内に溶融状態の熱硬化性のモールド樹脂組成物を注入固化した後、脱型冷却して半導体装置１を得る」こととし、これにより、「脱型冷却の際、補強板１４により樹脂の反りが抑えられ、電気的接続不良が防止される」としている([要約]の[解決手段])。さらに、電磁シールドに関して、「補強板１４は金属製板からなるので、この補強板１４を接地電位に接続することによって、電磁波に対するシールド性を向上させることができる」としている(段落[００３４])。
下記特許文献４は、電磁シールドに関するものではないが、「回路幅や回路間スペース幅の相違等、回路パターンによる電流密度の不均一さを解消し、回路パターンの如何にかかわらず導体回路部のめっき厚さを均一に形成する」ために([要約]の[課題])、「基板のめっき下地層上２１に導体回路形成のための電気絶縁性のレジスト層２２を形成し、そのレジスト層２２の上表面に導電層２４を形成し、導電層２４とめっき下地層２１とを同電位に接続した条件で電解めっきを行い、電解めっき完了後にレジスト層２２を除去する」こととしている([要約]の[解決手段])。
特開平１１−２０４３５２号公報 特開平１１−１３１２８３号公報 特開平１０−１１６９３７号公報 特開２００４−１６５１９６号公報
封止樹脂表面に金属膜を形成することで電磁シールドする工法としては、例えば湿式めっきやドライプロセス(具体的には例えば蒸着、スパッタ成膜)が考えられる。しかし、ドライプロセスでは、成膜された金属膜と封止樹脂との密着強度が上げられない等の不具合がある。一方、湿式めっきでも、下地の無電解めっき膜と封止樹脂との密着強度が上げられず、また膜厚を厚くすると密着強度が低下する等の不具合がある。封止樹脂に対する密着強度が弱い金属膜では、リフロー時に金属膜が封止樹脂の表面から剥離したり、熱衝撃で金属膜とグランド端子との接合点が乖離する等の不具合が発生しやすいという問題がある。
本発明はこうした状況を認識してなされたものであり、その目的は、封止樹脂の表面に密着強度の高い金属膜を有する信頼性の高い樹脂封止型電子部品及びその製造方法を提供することにある。
本発明の第１の態様は、樹脂封止型電子部品である。この樹脂封止型電子部品は、
配線基板と、
前記配線基板の外縁にまで延在するように前記配線基板に形成されたグランドラインを含む配線パターンと、
前記配線基板に搭載又は形成された素子と、
前記素子を封止する封止樹脂と、
前記封止樹脂の上面に全面的に固着された金属箔と、
前記金属箔の上面に全面的に接合され且つ前記グランドラインのうち前記配線基板の外縁に露出した部分に接合された金属膜とを備える。
第１の態様の樹脂封止型電子部品において、前記金属箔は、硬化前のシート状の前記封止樹脂上に載置され、前記配線基板の厚み方向への加圧の後に前記封止樹脂を硬化させることで前記封止樹脂の上面に固着されているとよい。
第１の態様の樹脂封止型電子部品において、前記金属箔は、前記素子に対するシールド効果を有するものであるとよい。
第１の態様の樹脂封止型電子部品において、前記金属膜は、めっき処理によって形成され、少なくとも無電解めっき層を含むものであるとよい。
第１の態様の樹脂封止型電子部品において、
前記封止樹脂は熱硬化性樹脂であり、
前記金属箔は銅箔であり、
前記金属膜は、前記銅箔及び前記グランドラインに接合された無電解銅めっき層と、前記無電解銅めっき層上に形成された電解銅めっき層と、前記電解銅めっき層上に形成された電解ニッケルめっき層とを含むとよい。
本発明の第２の態様は、樹脂封止型電子部品の製造方法である。この方法は、
グランドラインを含む配線パターンが形成された配線基板に搭載又は形成された素子を封止樹脂で封止するとともに、金属箔を前記封止樹脂の上面に全面的に固着する封止工程と、
前記封止樹脂の上面側から前記配線基板の所定深さにまで至る切込みを入れ、前記グランドラインを前記切込みに臨んで露出させるハーフダイス工程と、
前記金属箔の上面に全面的に接合し且つ前記グランドラインのうち前記切込みに臨んで露出した部分と接合する金属膜を形成する金属膜形成工程と、
前記切込みを入れた箇所を切断して個々の樹脂封止型電子部品に分割する切断工程とを有する。
本発明の第３の態様は、樹脂封止型電子部品の製造方法である。この方法は、
グランドラインを含む配線パターンが形成された配線基板に搭載又は形成された素子を封止樹脂で封止するとともに、金属箔を前記封止樹脂の上面に固着する封止工程と、
前記封止樹脂の上面側から前記配線基板の所定深さにまで至る切込みを入れ、前記グランドラインを前記切込みに臨んで露出させるハーフダイス工程と、
前記金属箔の上面に全面的に接合し且つ前記グランドラインのうち前記切込みに臨んで露出した部分と接合する金属膜を形成する金属膜形成工程と、
前記切込みを入れた箇所を切断して個々の樹脂封止型電子部品に分割する切断工程とを有し、
前記金属膜形成工程の前に、前記配線基板の表面のうち金属膜を形成しない部分にレジスト及び金属箔を前記レジストが前記配線基板側となるように付着させるレジスト工程をさらに有し、
前記金属膜形成工程の後に、前記レジスト工程で付着させた前記レジスト及び前記金属箔を取り除く。
第２又は第３の態様の樹脂封止型電子部品の製造方法において、前記封止工程は、前記配線基板上にシート状の前記封止樹脂及び前記金属箔を前記封止樹脂が前記配線基板側となるように載置し、前記配線基板と前記封止樹脂と前記金属箔とを前記配線基板の厚み方向に加圧した後にシート状の前記封止樹脂を硬化させるものであるとよい。
さらに、シート状の前記封止樹脂は熱硬化性樹脂であり、
前記封止工程の前記加圧は減圧環境下において行われ、かつ、前記加圧とともに少なくともシート状の前記封止樹脂を加熱するとよい。
第２又は第３の態様の樹脂封止型電子部品の製造方法において、前記金属膜形成工程は、前記金属箔の上面に全面的に接合し且つ前記グランドラインのうち前記切込みに臨んで露出した部分と接合する無電解めっき層を形成する無電解めっき工程と、前記無電解めっき層上に電解めっき層を形成する電解めっき工程とを含むとよい。
さらに、前記金属箔は銅箔であり、
前記無電解めっき層は無電解銅めっき層であり、
前記電解めっき工程は、前記無電解銅めっき層上に電解銅めっき層を形成し、前記電解銅めっき層上に電解ニッケルめっき層を形成するものであるとよい。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法やシステムなどの間で変換したものもまた、本発明の態様として有効である。
本発明の第１の態様によれば、配線基板に搭載又は形成された素子を封止する封止樹脂に固着されて前記封止樹脂の表面に少なくとも一部が露出した金属体と、前記配線基板の外縁にまで延在するように前記配線基板に形成された配線パターンとが、前記封止樹脂の表面の少なくとも一部を覆う金属膜と強固に密着接合するため、封止樹脂の表面に密着強度の高い金属膜を有する信頼性の高い樹脂封止型電子部品を実現することができる。
本発明の第２の態様によれば、配線基板に形成された配線パターンのうち前記配線基板に入れられた切込みに臨んで露出した部分、及び配線基板に搭載又は形成された素子を封止する封止樹脂に固着された金属体のうち前記封止樹脂の表面に露出した部分の双方と接合する金属膜を形成し、前記封止樹脂の表面の少なくとも一部を前記金属膜で覆うことにより、前記金属膜を前記配線パターン及び前記金属体と強固に密着接合させることができるため、封止樹脂の表面に密着強度の高い金属膜を有する信頼性の高い樹脂封止型電子部品を製造することができる。
本発明の実施の形態に係る樹脂封止型電子部品の構成を示す断面図であり、(Ａ)は銅めっき層の形成前の状態、(Ｂ)はニッケルめっき層の形成前の状態、(Ｃ)は完成状態。 同実施の形態に係る樹脂封止型電子部品の製造方法の流れを示す工程説明図(その１)。 同工程説明図(その２)。 同工程説明図(その３)。 (Ａ)は同実施の形態に係る樹脂封止型電子部品の製造方法における無電解銅めっき処理の詳細説明図、(Ｂ)は同製造方法における電解銅めっき処理の詳細説明図。 銅めっき層の膜厚を０μｍ(銅めっき層無し),５μｍ,１０μｍとした場合の各々において、モジュール部品の外部における磁界強度をモジュール部品の上側で横方向３０ｍｍに渡って測定した場合の磁界強度比較図。
以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材、処理等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。
図１は、本発明の実施の形態に係る樹脂封止型電子部品１００の構成を示す断面図であり、(Ａ)は銅めっき層３０の形成前の状態を示し、(Ｂ)はニッケルめっき層４０の形成前の状態を示し、(Ｃ)は完成状態を示す。まず、同図(Ｃ)を参照し、完成状態の樹脂封止型電子部品１００の例示的な構成について説明する。
樹脂封止型電子部品１００は、配線基板１０と、配線パターンとしてのグランドライン１１と、電源ライン１２と、信号ライン１３,１４と、素子としての受動素子１５及び表面実装型ＩＣ１６(ＩＣ：Integrated Circuit)と、内蔵ＩＣ１７と、封止樹脂１８と、金属体としての銅箔２０と、金属膜としての銅めっき層３０及びニッケルめっき層４０とを備える。なお、樹脂封止型電子部品１００は、本実施の形態では一つのモジュール部品としている。
配線基板１０は、例えば多層樹脂基板であり、グランドライン１１及び電源ライン１２が内部の配線層に形成され、内蔵ＩＣ１７が内部に埋め込まれ、表面には信号ライン１３,１４が形成されるとともに受動素子１５及び表面実装型ＩＣ１６が搭載されている。ここで、グランドライン１１は、配線基板１０の外縁にまで延在するように配線基板１０に形成されている。なお、グランドライン１１、電源ライン１２及び信号ライン１３,１４は、例えば銅パターンである。
受動素子１５及び表面実装型ＩＣ１６は封止樹脂１８によって封止され、封止樹脂１８の表面(ここでは上面)に銅箔２０が固着され、さらに銅めっき層３０及びニッケルめっき層４０が形成されて封止樹脂１８を覆っている。封止樹脂１８は例えば熱硬化性樹脂である。銅めっき層３０は、より詳細には、銅箔２０の上面(封止樹脂１８の表面に露出した部分に相当)から封止樹脂１８の側面、さらに配線基板１０の側面にまで延在し、銅箔２０の上面と接合され、かつグランドライン１１のうち配線基板１０の外縁に露出した部分と接合されている。これにより、銅箔２０の上面とグランドライン１１のうち配線基板１０の外縁に露出した部分とが銅めっき層３０のアンカーとして機能することとなり、銅めっき層３０を電気的・機械的に封止樹脂１８に密着させることができる。なお、銅めっき層３０は、好ましくは下地層としての無電解銅めっき層上に電解銅めっき層を形成したものである(図１(Ａ)→(Ｂ))。そして銅めっき層３０上にはニッケルめっき層４０がさらに形成される(同図(Ｂ)→(Ｃ))。
以下、樹脂封止型電子部品１００の製造方法を詳細に説明する。なお、ここでは樹脂封止型電子部品１００を複数個同時に作製する場合で説明する。
図２は、本発明の実施の形態に係る樹脂封止型電子部品１００の製造方法の流れを示す工程説明図(その１)である。図３は同工程説明図(その２)、図４は同工程説明図(その３)である。
図２で説明する封止工程の前に、配線基板１０(寸法例：150mm×150mm×0.3mm)上にはんだ(例えば千住金属製 M705)をスクリーン印刷し、はんだ印刷された配線基板１０上に受動素子１５及び表面実装型ＩＣ１６をマウンターで搭載する。受動素子１５は例えば0603,1005,2520サイズのＳＭＤ部品(ＳＭＤ：Surface Mount Device)、表面実装型ＩＣ１６(半導体ＩＣ)は例えば5050QFN PackageIC(ＱＦＮ：Quad Flat Non-leaded package)を使用する。受動素子１５及び表面実装型ＩＣ１６の搭載後、リフロー炉を通しはんだ接合を行う。はんだ接合後、はんだフラックスの洗浄を行い、配線基板１０表面のフラックスを除去する。この際、洗浄液は例えばナフテン系炭化水素液(日本石油化学株式会社製 商品名：ナフデゾールMS-20P)を使用する。
(封止工程)
図２(Ａ)に示すように、部品が実装された配線基板１０上にモールド向けエポキシ樹脂系のシート状封止樹脂１８(寸法例：140mm×140mm×0.6mm)を静置する。シート状封止樹脂１８は例えば日東電工株式会社製のものを使用する。さらに、シート状封止樹脂１８上に銅箔２０(寸法例：140mm×140mm×0.012mm)を静置(載置)する。そして、部品搭載済みの配線基板１０にシート状封止樹脂１８及び銅箔２０を載せたものをＳＵＳ板５０(ＳＵＳ：ステンレス鋼)上に載せ、高さ合わせ用のＳＵＳ枠材５１を配線基板１０の周囲に置く。次に、図２(Ｂ)に示すように、部品搭載済みの配線基板１０、シート状封止樹脂１８及び銅箔２０を載せたＳＵＳ板５０を真空槽７０内の真空熱プレス用のプレス下板６１上に静置(載置)する。なお、銅箔２０の少なくとも一方の面は粗面化処理され、その粗面化された面をシート状封止樹脂１８側にして載置する(銅箔２０の粗面化された面をシート状封止樹脂１８と貼り合わせる)ことが好ましい。
真空槽７０の真空引きを始め、真空槽７０内を減圧環境(実質的な真空状態)にする。このときの到達真空度は例えば１ＫＰａ未満とする。また、プレス下板６１及びプレス上板６２を加熱して所定温度(例えば８０℃以上)まで上げる。その後、プレス下板６１を上昇させ、ＳＵＳ板５０に静置されている部品搭載済みの配線基板１０、シート状封止樹脂１８及び銅箔２０を配線基板１０の厚み方向に加圧(熱プレス)する。プレス圧は例えば３ＭＰａとする。３ＭＰａの状態で所定時間(例えば１分間)プレスを継続した後、プレス圧を下げ、プレス下板６１を下降させる。プレス下板６１の下降と同時に真空槽７０をリークさせて大気圧に戻し、プレス下板６１及びプレス上板６２の加熱を止め、冷却を開始する。プレス下板６１及びプレス上板６２の温度が所定温度以下(例えば４０℃以下)になったところで、真空槽７０の中に入れてあるＳＵＳ板５０、部品搭載済みの配線基板１０、シート状封止樹脂１８及び銅箔２０を取り出す。その後、真空熱プレスを経た部品搭載済みの配線基板１０、シート状封止樹脂１８及び銅箔２０を別のＳＵＳ板(不図示)上に載せ、１５０℃に設定された恒温槽に所定時間(例えば９０分間)だけ入れ、封止樹脂１８を硬化させる。硬化後の状態は図２(Ｃ)に示される。この状態で、配線基板１０に搭載された受動素子１５及び表面実装型ＩＣ１６は封止樹脂１８によって封止され、封止樹脂１８の上面には銅箔２０が固着されている。
(ハーフダイス工程)
封止樹脂１８の硬化後、配線基板１０の裏面をダイシングテープでダイシング装置のテーブル側に貼り合わせ、図３(Ａ)に示すように、封止樹脂１８の表面から配線基板１０の所定深さにまで至る切込み８０(溝)をダイシング装置で入れ、グランドライン１１を切込み８０に臨んで露出させる。切込み８０の位置は、後工程で個々の樹脂封止型電子部品１００に分割する際の切断ラインと同じである。
(レジスト工程)
配線基板１０の裏面(封止樹脂１８のない面)は後工程でめっき層を形成しないため、本工程で図３(Ｂ),(Ｃ)に示すように配線基板１０の裏面にめっきレジスト材８５を付着させる(貼り合わせる)。ここで、めっきレジスト材８５は、単独ではなく、金属箔(ここでは銅箔８２で、封止樹脂１８上に固着した銅箔２０とは別のもの)に貼り合わせたマスク材８７とした状態で用いる。この意義については後述する。このマスク材８７は、配線基板１０の裏面側の電極パターンを電磁シールドのためのめっき浴から保護することが目的である。
マスク材８７の貼り合わせの手順は次のとおりである。まず、一方の面が粗面化処理された銅箔８２を、粗面側を上にしてスクリーン印刷機のステージ上に置く。そして、スクリーン印刷機でめっきレジスト材８５を図３(Ｄ)に示すように銅箔８２の周辺部を除いた全面に印刷する(膜厚は約２０μｍ)。なお、周辺部を除いて印刷するのは、めっき処理の後の剥離を容易にするためである。その後、めっきレジスト材８５の印刷された銅箔８２を所定高温度(例えば１３０℃)の恒温槽に所定時間(例えば２分間)入れる(仮乾燥)。次に、封止樹脂１８で封止(モールド)された配線基板１０の裏面に、銅箔８２にめっきレジスト材８５を印刷したもの(マスク材８７)を、めっきレジスト材８５が配線基板１０側となるように貼り合わせる(図３(Ｂ)→(Ｃ), 真空ラミネート)。ラミネート装置によるマスク材８７の貼り合わせ条件は、例えば、プレス板を１３０℃まで加熱し、５ｈＰａ以下の真空度を２０秒間維持した後、プレス圧０．５ＭＰａで６０秒間プレスするものとする。
(金属膜形成工程)
本工程は、無電解めっき工程と電解めっき工程とを含む。最初に無電解めっき工程を行う。すなわち、図４(Ａ)に示すように、マスク材８７を配線基板１０の裏面にラミネートした状態で、無電解銅めっき処理を施す(図５(Ａ)に処理の詳細を示す)。ここで形成した無電解銅めっき層３１(膜厚は約０.５μｍ)は、以降の電解めっき工程で給電膜(下地層)として機能する。続いて電解めっき工程を行う。すなわち、無電解銅めっき層３１上に電解銅めっき処理を施し(図５(Ｂ)に処理の詳細を示す)、電解銅めっき層上に、必要に応じて例えば防錆を目的に、電解ニッケルめっき処理を施す。ここで形成する電解銅めっき層の膜厚は、例えば、２ＧＨｚの周波数帯を使用するモジュール部品では約１０μｍとする。また、電解ニッケルめっき層の膜厚は、例えばは３〜５μｍとする。電解めっき工程後の状態を図４(Ｂ)に示す。
(切断工程)
めっき処理の後、配線基板１０の裏面に貼り合わせてあるマスク材８７を剥がし(図４(Ｃ))、配線基板１０の裏面をダイシングテープでダイシング装置のテーブル側に貼り合わせ、ダイシング装置で切断して個々の樹脂封止型電子部品１００に分割する。このときの切断箇所は、上述のハーフダイス工程で切込み８０(溝)を入れた箇所である。
本実施の形態によれば、下記の効果を奏することができる。
(1) 樹脂封止型電子部品１００においては、配線基板１０に搭載された受動素子１５及び表面実装型ＩＣ１６を封止する封止樹脂１８の上面に銅箔２０が固着され、配線基板１０の外縁にまで延在するようにグランドライン１１が配線基板１０に形成され、銅箔２０の上面から封止樹脂１８の側面、さらに配線基板１０の側面にまで延在するように銅めっき層３０が形成されて銅めっき層３０が銅箔２０の上面及びグランドライン１１のうち配線基板１０の外縁に露出した部分と接合されている。このため、銅箔２０の上面とグランドライン１１のうち配線基板１０の外縁に露出した部分とが銅めっき層３０のアンカーとして機能することとなり、銅めっき層３０は電気的・機械的に封止樹脂１８に強固に密着する。したがって、封止樹脂１８の表面に密着強度の高い銅めっき層３０を電磁シールドとして有する信頼性の高い樹脂封止型電子部品１００を実現することができる。
(2) 樹脂封止型電子部品１００の製造方法においては、封止工程で封止樹脂１８の上面に銅箔２０を固着し、かつハーフダイス工程で封止樹脂１８の表面から配線基板１０の所定深さにまで至る切込み８０を入れてグランドライン１１を切込み８０に臨んで露出させている。このため、無電解めっき工程で形成した無電解銅めっき層は、銅箔２０の上面及びグランドライン１１のうち切込み８０に臨んで露出した部分と接合されることとなり、銅箔２０の上面及びグランドライン１１のうち切込み８０に臨んで露出した部分のアンカー効果によって封止樹脂１８の表面に強固に密着する。したがって、封止樹脂１８の表面に密着強度の高い銅めっき層３０を電磁シールドとして有する信頼性の高い樹脂封止型電子部品１００を製造することができる。
(3) 封止工程では、部品が実装された配線基板１０上にシート状封止樹脂１８を静置し、かつシート状封止樹脂１８上に銅箔２０を静置し、配線基板１０とシート状封止樹脂１８と銅箔２０とを配線基板１０の厚み方向にプレスしているため、多数個分の樹脂封止を一括して実行でき、かつシート状封止樹脂１８への銅箔２０の固着も同時に行えるため効率がよい。
(4) レジスト工程では、めっきレジスト材８５を単独ではなく銅箔８２に貼り合わせたマスク材８７とした状態で配線基板１０の裏面に付着させているため、めっきレジスト材８５に付着した無電解めっき層が電解めっき工程でめっき液中に剥離して分散することを防止することができる。すなわち、めっきレジスト材８５を単独で用いた場合、めっきレジスト材８５に付着した無電解めっき層(密着強度が弱い)が電解めっき工程においてめっき液中に分散する現象が発生してめっき液中の銅濃度の管理に支障を来し、めっき仕上がりのバラツキ原因となる問題があるところ、本実施の形態のようにめっきレジスト材８５を単独ではなく銅箔８２に貼り合わせたマスク材８７とした状態で配線基板１０の裏面に付着させた場合、銅箔８２に付着した無電解めっき層はめっきレジスト材８５に付着したものよりも密着強度が大きいため、そのような問題を解決してめっき仕上がりを良好にすることができる。なお、めっきレジスト材８５に付着した無電解めっき層の密着強度が弱いのは、めっきレジスト材８５は酸・アルカリに強いことが求められ、めっき処理が有効に効かないことによる。
(5) 銅箔２０は銅めっき層３０のアンカーとして機能するのみならず自身も電磁シールド効果を有するため、より高い電磁シールド効果を得ることができる。ここで、封止樹脂１８の上面は電磁シールドの観点から金属の厚みを大きく確保することが望ましいため、封止樹脂１８の上面に銅箔２０を固着することは、封止樹脂１８の上面の金属の厚みを稼ぐ点においても有意義である。
(6) 封止樹脂１８は配線基板１０よりも熱膨張率が大きいため、封止樹脂１８の硬化後の冷却時(恒温層から出した時)やリフロー加熱時に反りが発生するところ、本実施の形態では、封止樹脂１８の上面に銅箔２０(熱膨張率は配線基板１０と近い)が固着されているため、反りの発生が防止されて例えば端子浮きによる裏面端子の接合不具合が起こらなくなる。
(7) 銅めっき層３０上にニッケルめっき層４０をさらに形成しているため、銅めっき層３０で主として電磁シールド効果を確保しつつ、ニッケルめっき層４０で主として防錆効果も併せて有することができる。
(8) グランドライン１１及び銅箔２０のアンカー効果により銅めっき層３０を強固に密着させることができるため、銅めっき層３０の膜厚を大きく確保することができる。膜厚の確保は、１００ＭＨｚ程度の周波数帯を使用するモジュール部品で特に必要となる。このことを以下説明する。図６は、銅めっき層３０の膜厚を０μｍ(銅めっき層無し),５μｍ,１０μｍとした場合の各々において、モジュール部品(１０ｍｍ×１０ｍｍ×１ｍｍ)の外部における磁界強度をモジュール部品の上側で横方向３０ｍｍに渡って測定した場合の磁界強度比較図であり、(Ａ)はモジュール部品が１ＧＨｚの周波数帯を使用した場合、(Ｂ)はモジュール部品が１００ＭＨｚの周波数帯を使用した場合をそれぞれ示す。同図(Ａ)に示されるように、モジュール部品の使用周波数帯が１ＧＨｚであるときは、銅めっき層３０の膜厚が５μｍであっても同膜厚が１０μｍの場合と遜色ないシールド効果を得られる。一方、同図(Ｂ)に示されるように、モジュール部品の使用周波数帯が１００ＭＨｚであるときは、銅めっき層３０の膜厚が５μｍであると、同膜厚が１０μｍの場合と比較して、特にモジュール部品の真上部分においてシールド効果が低くなっている。したがって、本実施の形態で膜厚を大きく確保可能である点の有意義性は明らかといえる。
以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素や各処理プロセスには請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。以下、変形例について触れる。
実施の形態では銅箔２０が封止樹脂１８の上面全体に渡って固着される場合を説明したが、変形例では銅箔２０は封止樹脂１８の上面の一部に固着されてもよい。封止樹脂１８の上面のうちどの部分に銅箔２０を固着するかは、配線基板１０に搭載する素子や設計上の都合により適宜決めることができる。また、銅箔２０は、封止樹脂１８の上面に替えて又はそれに加えて、封止樹脂１８の側面の少なくとも一部に固着されてもよい。銅めっき層３０に対するアンカー機能に関する限りは、側面への固着も上面への固着と同様に銅めっき層３０の密着強度を高める効果がある。さらに、銅箔２０に替えて銅以外を材料とする金属箔(電磁シールド可能なもの)を用いてもよい。さらに、金属箔に替えて、封止樹脂１８に埋め込まれて一部のみが封止樹脂１８の表面に露出した金属体を用いても、銅めっき層３０に対するアンカー機能を実現できる。
実施の形態では銅めっき層３０が封止樹脂１８の表面を全面的に覆う場合を説明したが、配線基板１０に搭載する素子や設計上の都合によっては銅めっき層３０は封止樹脂１８の表面の一部を覆うものであってもよい。さらに、めっき層は銅、ニッケルに限定されず、条件に合った任意の材質でかまわない。
実施の形態では電解銅めっき層の膜厚を約１０μｍとしたが、電解銅めっき層の膜厚はそれに限らずモジュール部品の仕様によって適宜決められる。
実施の形態では配線基板１０に搭載された受動素子１５及び表面実装型ＩＣ１６を素子として例示したが、素子は配線基板１０に搭載されたものに限らず、配線基板１０に直接形成されたものであってもよい。
実施の形態では配線基板１０が樹脂基板である場合を説明したが、変形例では配線基板１０はＬＴＣＣ(ＬＴＣＣ: Low Temperature Co-fired Ceramics)等の多層基板やシリコンウェハ等としてもよい。
実施の形態では封止樹脂１８がエポキシ樹脂等の熱硬化性樹脂である場合を説明したが、変形例ではその他の条件に合った任意の材質でかまわない。また、プレス、無電解めっき、電解めっきの条件も、実施の形態で説明した例に限定されず、適時必要な条件を採用しても構わない。
１０ 配線基板
１１ グランドライン
１２ 電源ライン
１３,１４ 信号ライン
１５ 受動素子
１６ 表面実装型ＩＣ
１７ 内蔵ＩＣ
１８ 封止樹脂
２０ 銅箔
３０ 銅めっき層
４０ ニッケルめっき層
１００ 封止型電子部品

Claims (11)

  1. 配線基板と、
    前記配線基板の外縁にまで延在するように前記配線基板に形成されたグランドラインを含む配線パターンと、
    前記配線基板に搭載又は形成された素子と、
    前記素子を封止する封止樹脂と、
    前記封止樹脂の上面に全面的に固着された金属箔と、
    前記金属箔の上面に全面的に接合され且つ前記グランドラインのうち前記配線基板の外縁に露出した部分に接合された金属膜とを備える、樹脂封止型電子部品。
  2. 請求項１に記載の樹脂封止型電子部品において、前記金属箔は、硬化前のシート状の前記封止樹脂上に載置され、前記配線基板の厚み方向への加圧の後に前記封止樹脂を硬化させることで前記封止樹脂の上面に固着されている、樹脂封止型電子部品。
  3. 請求項１又は２に記載の樹脂封止型電子部品において、前記金属箔は、前記素子に対するシールド効果を有するものである、樹脂封止型電子部品。
  4. 請求項１から３のいずれかに記載の樹脂封止型電子部品において、前記金属膜は、めっき処理によって形成され、少なくとも無電解めっき層を含むものである、樹脂封止型電子部品。
  5. 請求項１から４のいずれかに記載の樹脂封止型電子部品において、
    前記封止樹脂は熱硬化性樹脂であり、
    前記金属箔は銅箔であり、
    前記金属膜は、前記銅箔及び前記グランドラインに接合された無電解銅めっき層と、前記無電解銅めっき層上に形成された電解銅めっき層と、前記電解銅めっき層上に形成された電解ニッケルめっき層とを含む、樹脂封止型電子部品。
  6. グランドラインを含む配線パターンが形成された配線基板に搭載又は形成された素子を封止樹脂で封止するとともに、金属箔を前記封止樹脂の上面に全面的に固着する封止工程と、
    前記封止樹脂の上面側から前記配線基板の所定深さにまで至る切込みを入れ、前記グランドラインを前記切込みに臨んで露出させるハーフダイス工程と、
    前記金属箔の上面に全面的に接合し且つ前記グランドラインのうち前記切込みに臨んで露出した部分と接合する金属膜を形成する金属膜形成工程と、
    前記切込みを入れた箇所を切断して個々の樹脂封止型電子部品に分割する切断工程とを有する、樹脂封止型電子部品の製造方法。
  7. グランドラインを含む配線パターンが形成された配線基板に搭載又は形成された素子を封止樹脂で封止するとともに、金属箔を前記封止樹脂の上面に固着する封止工程と、
    前記封止樹脂の上面側から前記配線基板の所定深さにまで至る切込みを入れ、前記グランドラインを前記切込みに臨んで露出させるハーフダイス工程と、
    前記金属箔の上面に全面的に接合し且つ前記グランドラインのうち前記切込みに臨んで露出した部分と接合する金属膜を形成する金属膜形成工程と、
    前記切込みを入れた箇所を切断して個々の樹脂封止型電子部品に分割する切断工程とを有し、
    前記金属膜形成工程の前に、前記配線基板の表面のうち金属膜を形成しない部分にレジスト及び金属箔を前記レジストが前記配線基板側となるように付着させるレジスト工程をさらに有し、
    前記金属膜形成工程の後に、前記レジスト工程で付着させた前記レジスト及び前記金属箔を取り除く、樹脂封止型電子部品の製造方法。
  8. 請求項６又は７に記載の樹脂封止型電子部品の製造方法において、前記封止工程は、前記配線基板上にシート状の前記封止樹脂及び前記金属箔を前記封止樹脂が前記配線基板側となるように載置し、前記配線基板と前記封止樹脂と前記金属箔とを前記配線基板の厚み方向に加圧した後にシート状の前記封止樹脂を硬化させるものである、樹脂封止型電子部品の製造方法。
  9. 請求項８に記載の樹脂封止型電子部品の製造方法において、
    シート状の前記封止樹脂は熱硬化性樹脂であり、
    前記封止工程の前記加圧は減圧環境下において行われ、かつ、前記加圧とともに少なくともシート状の前記封止樹脂を加熱する、樹脂封止型電子部品の製造方法。
  10. 請求項６から９のいずれかに記載の樹脂封止型電子部品の製造方法において、前記金属膜形成工程は、前記金属箔の上面に全面的に接合し且つ前記グランドラインのうち前記切込みに臨んで露出した部分と接合する無電解めっき層を形成する無電解めっき工程と、前記無電解めっき層上に電解めっき層を形成する電解めっき工程とを含む、樹脂封止型電子部品の製造方法。
  11. 請求項１０に記載の樹脂封止型電子部品の製造方法において、
    前記金属箔は銅箔であり、
    前記無電解めっき層は無電解銅めっき層であり、
    前記電解めっき工程は、前記無電解銅めっき層上に電解銅めっき層を形成し、前記電解銅めっき層上に電解ニッケルめっき層を形成するものである、樹脂封止型電子部品の製造方法。
JP2009069974A 2009-03-23 2009-03-23 樹脂封止型電子部品及びその製造方法 Active JP5565548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009069974A JP5565548B2 (ja) 2009-03-23 2009-03-23 樹脂封止型電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069974A JP5565548B2 (ja) 2009-03-23 2009-03-23 樹脂封止型電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010225752A JP2010225752A (ja) 2010-10-07
JP5565548B2 true JP5565548B2 (ja) 2014-08-06

Family

ID=43042654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069974A Active JP5565548B2 (ja) 2009-03-23 2009-03-23 樹脂封止型電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP5565548B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491009B (zh) 2010-10-08 2015-07-01 晶片級電磁干擾屏蔽結構及製造方法
JP5849874B2 (ja) * 2012-07-09 2016-02-03 株式会社ソシオネクスト 半導体装置、基板の製造方法およびシステム
JP5735036B2 (ja) * 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
DE112015004424B4 (de) * 2014-10-29 2021-05-20 Hitachi Automotive Systems, Ltd. Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102015121979B4 (de) * 2015-12-16 2022-08-18 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
JP6679162B2 (ja) * 2016-02-17 2020-04-15 株式会社ディスコ 半導体パッケージの製造方法
JP6728917B2 (ja) 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
JP6745136B2 (ja) * 2016-05-16 2020-08-26 株式会社アルバック 電子部品の製造方法および処理システム
JP7047893B2 (ja) * 2018-02-15 2022-04-05 株式会社村田製作所 高周波モジュール
WO2020218272A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
CN111225496B (zh) * 2020-01-10 2023-03-10 东莞市五株电子科技有限公司 一种金属半包边结构制作工艺
WO2024171762A1 (ja) * 2023-02-16 2024-08-22 株式会社村田製作所 モジュールおよびモジュールアセンブリ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264671A (ja) * 1995-03-27 1996-10-11 Sumise Device:Kk パッケージの防湿装置
JP4401330B2 (ja) * 2002-04-23 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP2004342861A (ja) * 2003-05-16 2004-12-02 Sony Corp チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP4020891B2 (ja) * 2004-06-14 2007-12-12 三洋電機株式会社 素子搭載基板の製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法

Also Published As

Publication number Publication date
JP2010225752A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JP5565548B2 (ja) 樹脂封止型電子部品及びその製造方法
TWI629929B (zh) 電子裝置及其製造方法
KR101847691B1 (ko) 전자 부품의 제조 방법 및 제조 장치
CN106328607A (zh) 半导体器件及其制造方法
US11160160B1 (en) PCB for bare die mount and process therefore
KR20170121157A (ko) 전자 부품, 그 제조 방법 및 제조 장치
US6853060B1 (en) Semiconductor package using a printed circuit board and a method of manufacturing the same
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
KR20150078911A (ko) 반도체 패키지 및 그 제조방법
EP2070113B1 (en) Semiconductor device and method for manufacturing a semiconductor device
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2020161781A (ja) 電子部品内蔵構造体
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP2815462B2 (ja) 金属積層基板
KR101107756B1 (ko) 리드 프레임 및 그 제조 방법
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JP2000124401A (ja) 半導体装置
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
KR101163905B1 (ko) 리드 프레임 및 이의 제조 방법
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JP2002217327A (ja) 半導体素子収納用パッケージおよびその製造方法
WO2014188493A1 (ja) 部品内蔵基板及びその製造方法
JPH0360191B2 (ja)
JP2016025096A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140603

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5565548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150